DE60304225T2 - NIickelsilizid mit verminderter Grenzflächenrauhigkeit - Google Patents

NIickelsilizid mit verminderter Grenzflächenrauhigkeit Download PDF

Info

Publication number
DE60304225T2
DE60304225T2 DE60304225T DE60304225T DE60304225T2 DE 60304225 T2 DE60304225 T2 DE 60304225T2 DE 60304225 T DE60304225 T DE 60304225T DE 60304225 T DE60304225 T DE 60304225T DE 60304225 T2 DE60304225 T2 DE 60304225T2
Authority
DE
Germany
Prior art keywords
layer
nitrogen
gate electrode
angstroms
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60304225T
Other languages
English (en)
Other versions
DE60304225D1 (de
Inventor
N. Eric Morgan Hill PATON
R. Paul Sunnyvale BESSER
S. Simon Saratoga CHAN
N. Fred Austin HAUSE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE60304225D1 publication Critical patent/DE60304225D1/de
Application granted granted Critical
Publication of DE60304225T2 publication Critical patent/DE60304225T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleiterbauelementen und betrifft insbesondere die selbstjustierte Silizid-(Salzid-)Technologie und die daraus entstehenden Halbleiterbauelemente. Die vorliegende Erfindung ist insbesondere auf integrierte Schaltungssysteme mit äußerst hoher Integrationsdichte (ULSI) mit Strukturelementen im Bereich deutlich unter 1 μm anwendbar.
  • Hintergrund der Erfindung
  • Wenn die Geometrien integrierter Schaltungen den Bereich deutlich unter 1 μm erreichen, wird es zunehmend schwierig, einzelne Bauelemente auf einem Halbleitersubstrat herzustellen, die die erforderliche Zuverlässigkeit aufweisen. Anwendungen mit äußerst leistungsfähigen Mikroprozessoren erfordern Halbleiterschaltungen mit hoher Geschwindigkeit. Die Geschwindigkeit von Halbleiterschaltungen hängt umgekehrt von dem Widerstand (R) und der Kapazität (C) des Verbindungssystems ab. Je größer der Wert des Produkts R × C ist, desto geringer ist die Arbeitsgeschwindigkeit der Schaltung. Das Miniaturisieren erfordert lange Verbindungsleitungen mit kleinen Kontakten und kleinen Querschnitten. Folglich erfordert das ständige Verringern der Entwurfsregeln bis in den Bereich deutlich unter 1 μm das Reduzieren von R und C, die mit den Verbindungsleitungen verknüpft sind. Daher sind Verbindungsweg mit geringern Widerstand für die Herstellung kompakter, leistungsfähiger Bauelemente wesentlich.
  • Ein üblicher Ansatz, um den Widerstand der Verbindungsleitungen kleiner zu machen, als dieser für Polysilizium alleine wäre, beispielsweise unter ungefähr 15 bis 300 Ohm/Quadrat, beinhaltet das Herstellen einer Mehrschichtstruktur mit einem Material mit kleinem Widerstand, beispielsweise ein hochschmelzendes Metallsilizid, auf einer dotierten polykristallinen Siliziumschicht, die typischerweise als Polyzid bezeichnet wird. Vorteilhafterweise behält die Polyzid-Gate/Verbindungsstruktur die bekannte Austrittsarbeit von polykristallinem Silizium und die äußerst zuverlässige Grenzfläche zwischen polykristallinem Silizium und Siliziumoxid, da polykristallines Silizium direkt auf dem Gateoxid ausgebildet ist.
  • Es werden diverse Metallsilizide in der Salizid-Technologie eingesetzt, etwa Titan, Wolfram und Kobalt. Nickel bringt jedoch gewisse Vorteile mit sich im Vergleich zu anderen Metallen in der Salizid-Technologie. Nickel erfordert ein geringes thermisches Budget, da Nickel in einem einzelnen Wärmebehandlungsschritt bei relativ geringer Temperatur von ungefähr 250°C bis ungefähr 600°C mit einer damit einhergehenden Reduzierung des Verbrauchs von Silizium in dem Substrat hergestellt werden kann, wodurch die Herstellung äußerst flacher Source/Drain-Übergänge möglich ist.
  • Bei der Durchführung von Experimenten und Untersuchungen, um die Nickelherstellung zu integrieren, wurde entdeckt, dass die Nickeldisilizidphase mit hohem Widerstand (NiSi2) auf dotiertem Silizium gebildet wird und eine unerwünschte raue Grenzfläche bildet. Eine derartige Grenzfläche kann eine Dicke im Bereich von 200 Angstrom bis 1000 Angstrom aufweisen und kann sich über geringe Entfernungen bis zu 1 μm erstrecken. Eine derartige Grenzflächenrauhigkeit beeinflusst den Widerstand und die Kapazität nachteilig, und kann zu einem Hineinreichen in das Source/Drain-Gebiet führen oder kann durch die Gatedielektrikumsschicht durchtreten. Dieses Problem kann insbesondere in Silizium-auf-Isolator-(SOI-)Strukturen sehr dringlich werden, in denen sich ein derartiges Ausbilden von Spitzen bis zu der darunter liegenden vergrabenen Oxidschicht erstrecken kann und auch deutlich den Kontaktwiderstand erhöhen kann.
  • Die Herstellung einer rauen Grenzfläche ist schematisch in 1 gezeigt, wobei eine Gateelektrode 11 auf einem Halbleitersubstrat 10 ausgebildet ist, wobei eine Gatedielektrikumsschicht 12 dazwischen angeordnet ist. Dielektrische Seitenwandabstandshalter 13 sind an Seitenflächen der Gateelektrode 11 ausgebildet. Flache Source/Drain-Erweiterungsgebiete 14 und moderat oder stark dotierte Source/Drain-Gebiete 15 sind ausgebildet. Es wird eine Schicht aus Nickel abgeschieden, woran sich das Aufheizen anschließt, um eine Silizidierung zu bewirken, die zu der Ausbildung von Nickelsilizidschichten 16 auf den Source/Drain-Gebieten 15 und einer Nickelsilizidschicht 17 auf der Gateelektrode 11 führt. Die Grenzfläche 18 zwischen den Nickelsilizidschichten 16 und dem Substrat 10 und die Grenzfläche 19 zwischen der Nickelsilizidschicht und der Gateelektrode 11 ist äußerst rau und kann zu dem zuvor genannten Problemen führen, wozu auch das Hineinragen in das Substrat 10 sowie das Eindringen oder Durchdringen der Gatedielektrikumsschicht 12 gehört.
  • Die übliche Lehre ist, dass sich NiSi2 bei einer Temperatur von ungefähr 600°C bildet und dass die eigentlichen Formierungstemperaturen eine Funktion der Linienbreite und der Dotierstoffart sind. Beim Ausführen weiterer Experimente und Untersuchungen zeigte es sich, dass NiSi2 sich bei sehr geringer Temperatur bilden kann, selbst bei unter 450°C, etwa 310°C. Da Nickel sehr rasch diffundiert, ist es äußerst schwierig, die Bildung von NiSi2 und damit von rauen Grenzflächen zu verhindern.
  • Weitere Probleme ergeben sich in dem Versuch, die Nickelsilizidierung zu integrieren. In der konventionellen Salizidtechnologie wird eine Schicht aus Metall auf der Gateelektrode und auf den freiliegenden Oberflächen der Source/Drain-Gebiete abgeschieden, woran sich eine Wärmebehandlung anschließt, um das Metall mit dem darunter liegenden Silizium zur Herstellung des Metallsilizids zur Reaktion zu bringen. Nicht reagiertes Metall wird dann von den dielektrischen Seitenwandabstandshaltern entfernt, wodurch Metallsilizidkontakte auf der oberen Fläche der Gateelektrode und auf den Source/Drain-Gebieten zurückbleiben. Bei der Implementierung der Salizidtechnologie wird es als vorteilhaft empfunden, Siliziumnitridseitenwandabstandshalter zu verwenden, da Siliziumnitrid äußerst konform abscheidbar ist und das Bauteilverhalten verbessert, insbesondere für p-Transistoren. Obwohl jedoch Siliziumnitridabstandshalter vorteilhaft sind für derartige Aspekte, erweist es sich als äußerst schwierig, eine Nickelsilizidierung auf der Gateelektrode und den Source/Drain-Gebieten zu bewirken, ohne eine unerwünschte Nickelsilizidbrücke und damit einen Kurzschluss entlang der Oberfläche der Siliziumseitenwandabstandshalter zu erzeugen.
  • Dokument XP 335344 offenbart die Verwendung einer TiN-Barrierenschicht zum Anhalten des Ablaufs einer Nickelsilizidierung.
  • Häufig besteht ein Bedarf für Halbleiterbauelemente mit Nickelsilizidverbindungen mit geringerer Rauhigkeit an der Grenzfläche zwischen den Nickelsilizidschichten und dem darunter liegenden Silizium und für einen entsprechenden Verfahrensablauf. Es besteht ferner ein Bedarf, die Nickelsilizidtechnologie einzurichten, ohne dass eine Brücke zwischen Nickelsilizidschichten auf der Gateelektrode und auf den Source/Drain-Gebieten gebildet werden, insbesondere, wenn Siliziumnitrid-Seitenwandabstandshalter an der Gateelektrode verwendet werden.
  • Überblick über die Erfindung
  • Ein Vorteil der vorliegenden Erfindung ist ein Halbleiterbauelement mit Nickelsilizidschichten mit reduzierter Rauhigkeit der Grenzfläche zwischen der Nickelsilizidschicht und dem darunter liegenden Silizium.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Halbleiterbauelements mit reduzierter Rauhigkeit an der Grenzfläche zwischen Nickelsilizidschichten und darunter liegendem Silizium.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Halbleiterbauelements mit Nickelsilizidkontakten auf einer Gateelektrode und zugeordneten Source/Drain-Gebieten ohne leitende Brücken dazwischen entlang isolierender Seitenwandabstandshalter, und insbesondere isolierender Siliziumnitridabstandsdhalter.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist ein Halbleiterbauelement mit Nickelsilizidkontakten auf einer Gateelektrode und auf entsprechenden Source/Drain-Gebieten ohne leitende Verbindung dazwischen entlang isolierender Seitenwandabstandshalter und insbesondere isolierender Siliziumnitridabstandshalter.
  • Weitere Vorteile und Merkmale der vorliegenden Erfindung sind in der folgenden Beschreibund dargelegt und werden teilweise auch für den Fachmann beim Studium des Folgenden offenkundig oder können durch die Praktizierung der vorliegenden Erfindung erworben werden. Die Vorteile der vorliegenden Erfindung können insbesondere in der Art und Weise realisiert und erhalten werden, wie dies in den angefügten Patentansprüchen dargelegt ist.
  • Gemäß der vorliegenden Erfindung werden die vorgenannten Vorteile und weitere Vorteile teilweise durch ein Halbleiterbauelement gemäß dem Anspruch 1 erreicht.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß Anspruch 3.
  • Ausführungsformen der vorliegenden Erfindung enthalten das Ionenimpiantieren von Stickstoff in die Gateelektrode und das Halbleitersubstrat, das Abscheiden einer Schicht aus Titan oder einer Schicht aus Tantal etwa bis zu einer Dicke von ungefähr 10 Angstrom bis ungefähr 50 Angstrom, das Abscheiden einer Schicht aus Nickel mit einer Dicke von ungefähr 100 Angstrom bis ungefähr 200 Angstrom und das Erwärmen bis zu einer Temperatur von ungefähr 400°C bis ungefähr 600°C. Während des Erwärmens wird eine diffusionsmodulierende Schicht mit einer Dicke von ungefähr 10 Angstrom bis ungefähr 50 Angstrom gebildet, die eine Mischung aus nitriertem Titansilizid und nitriertem Nickelsilizid aufweist, wenn Titan abgeschieden wird, oder es wird eine diffusionsmodulierende Schicht mit einer Mischung aus nitriertem Tantalsilizid und nitriertem Nickelsilizid gebildet, wenn eine Schicht aus Tantal abgeschieden wird. Ausführungsformen der vorliegenden Erfindung umfassen ferner das Bilden einer Siliziumoxidbeschichtung auf den Seitenflächen der Gateelektrode und einer oberen Fläche des Halbleitersubstrats benachbart zu gegenüberliegenden Seitenflächen der Gateelektrode und eines dielektrischen Seitenwandabstandshalters aus Siliziumnitrid auf der Beschichtung.
  • Weitere Vorteile der vorliegenden Erfindung werden für den Fachmann aus der folgenden detaillierten Beschreibung offenkundig, wobei Ausführungsformen der vorliegenden Erfindung lediglich durch eine Art und Weise anschaulich beschrieben sind, die für die beste Art zum Ausführen der vorliegenden Erfindung erachtet wird. Wie man entnehmen kann, kann die vorliegende Erfindung in anderen und unterschiedlichen Ausführungsformen verwirklicht werden, und deren Details können Modifizierungen in diversen offensichtlichen Aspekten unterliegen, ohne damit vom Schutzbereich der Patentansprüche abzuweichen. Daher sind die Zeichnungen und die Beschreibung als lediglich anschaulich und nicht als einschränkend zu betrachten.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt schematisch eine problematische Oberflächenrauhigkeit an den Grenzflächen zwischen Nickelsilizidschichten und darunter liegendem Silizium.
  • 2 bis 7 zeigen schematisch der Reihe nach Phasen eines Verfahrens gemäß einer Ausführungsform der vorliegenden Erfindung, wobei gleiche Merkmale mit gleichen Bezugszeichen belegt sind.
  • Beschreibung der Erfindung
  • Die vorliegende Erfindung richtet sich an die zuvor genannten Probleme, die beim Einrichten einer konventionellen Salizid-Technologie unter Einsatz von Nickel als Metall für die Silizidierung entstehen, und löst diese Probleme. Zu derartigen Problemen gehören das Ausbilden einer äußerst rauen Grenzfläche zwischen Niekelsilizidschichten und darunter liegendem Silizium, wobei diese Rauhigkeit zu der Ausbildung von Spitzen und zum Eindringen in die Source/Drain-Gebiete sowie zum Durchdringen einer Gatedielektrikumsschicht führen können. Weitere Probleme betreffen den raschen Verbrauch an Silizium in der Gateelektrode, wodurch die bekannte Austrittsarbeit des polykristallinen Siliziums und die äußerst zuverlässige Grenzfläche zwischen polykristallinem Silizium und Siliziumoxid zerstört wurde. Weitere Probleme entstehen durch die Nickelsilizidbrückenbildung entlang der Oberfläche an Siliziumnitridseitenwandabstandshaltern zwischen der Nickelsilizidschicht auf der Gateelektrode und den Nickelsilizidschichten auf entsprechenden Source/Drain-Gebieten. Es wird angenommen, dass die Nickelsilizidbrücken von der Reaktion des Nickels mit offenen Siliziumbindungen in den Siliziumnitridseitenwandabstandshaltern herrühren.
  • Die vorliegende Erfindung gründet sich zum Teil auf die Erkenntnis, dass die Grenzflächenrauhigkeit zwischen Nickelsilizidschichten und darunter liegendem Silizium durch die Ausbildung von NiSi2 selbst bei geringeren Temperaturen als erwartet hervorgerufen wird teilweise auf Grund der raschen Nickeldiffusion, insbesondere wenn die Bauteilgeometrien deutlich unter 1 μm liegen. Eine derartige Oberflächenrauhigkeit kann im Bereich von 200 Angstrom bis 1000 Angstrom über diverse Strecken betragen, über eine sehr geringe Strecke sogar 1 μm. NiSi2 kann sich bei äußerst geringen Temperaturen bilden, wobei geringe Temperaturen eine vorteilhafte Begleiterscheinung bei der Nickelsilizidierung sind, jedoch leider zu einer Ausbildung einer rauen Grenzfläche auf Grund der raschen Diffusion von Nickel und der Ausbildung von NiSi2 führt. Es ist schwierig, die Nickelsilizidierung zu integrieren, und dabei die Ausbildung von NiSi2 zu verhindern, insbesondere auf Grund des raschen Diffundierens von Nickel selbst durch eine Schicht aus Kobalt hindurch.
  • Gemäß der vorliegenden Erfindung wird das Problem der Grenzflächenrauhigkeit, die sich aus der schnellen Nickeldiffusion und der Ausbildung von NiSi2 ergibt, angesprochen und gelöst, indem eine diffusionsmodulierende Schicht an der Grenzfläche zwischen Nickelsilizidschichten und darunter liegendem Silizium gebildet wird. Eine derartige diffusionsmodulierende Schicht behindert die Diffusion von Nickel in das Silizium und reduziert ferner die Diffusion von Silizium in die darüber liegende Schicht aus Nickel.
  • Ausführungsformen der vorliegenden Erfindung umfassen das Ionenimplantieren von Stickstoff in die Gateelektrode und in freiliegende Flächen des Siliziumsubstrats auf gegenüberliegenden Seiten der Gateelektrode, um stickstoffimplantierte Gebiete zu bilden. Eine Schicht aus Titan oder Tantal wird dann abgeschieden, und es wird eine Schicht aus Nickel darauf abgeschieden. Es wird dann eine Wärmebehandlung ausgeführt, während welcher eine stickstoffenthaltende diffusionsmodulierende Schicht an der Grenzfläche zwischen Nickelsilizidschichten und dem darunter liegenden Silizium gebildet wird.
  • Unter Berücksichtigung der offenbarten Ziele und der Lehre hierin können optimale Bedingungen für die Stickstoffimplantation, für die Dicken der einzelnen Schichten und die Wärmebehandlung entsprechend einer jeweiligen Situation bestimmt werden. Beispielsweise wurde als geeignet ermittelt, dass die Ionenimplantation von Stickstoff bei einer Implantationsdosis von ungefähr 5 × 1020 bis ungefähr 5 × 1021 Ionen/cm2 und einer Implantationsenergie von ungefähr 1 KeV bis 5 KeV durchgeführt werden kann. Typischerweise umfasst die Gateelektrode polykristallines Silizium, während das Substrat dotiertes monokristallines Silizium aufweist. Das Eindringen des Stickstoffs in die Gateelektrode ist vorteilhafterweise tiefer als die Stickstoffeindringung in das Substrat. Typischerweise wird ein stickstoffimplantiertes Gebiet in dem Substrat mit einem Verunreinigungskonzentrationsmaximum bei einem Abstand von ungefähr 50 Angstrom bis ungefähr 300 Angstrom von der oberen Oberfläche des Substrats entfernt gebildet, und es wird ein stickstoffimplantiertes Gebiet in der Gateelektrode mit einem Verunreinigungskonzentrationsmaximum bei einem Abstand von ungefähr 100 Angstrom bis ungefähr 350 Angstrom von der oberen Oberfläche der Gateelektrode ausgebildet.
  • Eine dünne Schicht aus Titan oder Tantal wird auf dem stickstoffimplantierten Gebieten der Gateelektrode und des Substrats typischerweise mit einer Dicke von ungefähr 10 Angstrom bis 50 Angstrom aufgebracht, und die Schicht aus Nickel wird mit einer Dicke von 100 Angstrom bis 200 Angstrom darauf abgeschieden. Es wird dann eine Erwärmung bei einer Temperatur von ungefähr 400°C bis ungefähr 600°C durchgeführt. Während des Erwärmens bildet sich eine stickstoffenthaltende diffusionsmodulierende Schicht an der Grenzfläche zwischen den resultierenden Nickelsilizidschichten und dem darunter liegenden Silizium. Wenn Titan abgeschieden wird, enthält die stickstoffenthaltende diffusionsmodulierende Schicht typischerweise eine Mischung aus nitriertem Titansilizid und nitriertem Nickelsilizid. Wenn Tantal abgeschieden ist, enthält die diffusionsmodulierende Schicht typischerweise eine Mischung aus nitriertem Tantelsilizid und nitriertem Nickelsilizid. Die diffusionsmodulierende Schicht wird typischerweise mit einer Dicke von ungefähr 10 Angstrom bis ungefähr 50 Angstrom gebildet und die kombinierte Dicke der Nickelsilizidschicht und der darunter liegenden diffusionsmodulierenden Schicht beträgt ungefähr 50 Angstrom bis 300 Angstrom.
  • Vorteilhafterweise reduziert die Ausbildung einer diffusionsmodulierenden Schicht, die die Nickeldiffusion verringert, die Ausbildung von NiSi2 und reduziert damit deutlich die Grenzflächenrauhigkeit. Des weiteren verhindert die Ausbildung einer diffusionsmodulierenden Schicht in der Gateelektrode einen Verbrauch der gesamten Gateelektrode durch die Nickelsilizidherstellung und eine Durchdringung der Gatedielektrikumsschicht. Ein weiterer Vorteil der vorliegenden Erfindung ergibt sich aus der Reduzierung der Anzahl an offenen Siliziumbindungen an der äußeren Fläche der Siliziumnitridseitenwandabstandshalter auf Grund der Stickstoffimplantation, wodurch die Nickelsilizidüberbrückung zwischen der Nickelsilizidschicht, die auf der Gateelektrode ausgebildet ist, und den Nickelsilizidschichten, die auf dem Source/Drain-Gebieten gebildet sind, reduziert wird.
  • Eine Ausführungsform der vorliegenden Erfindung ist schematisch in den 2 bis 7 gezeigt, wobei ähnliche Bezugszeichen ähnliche Strukturelemente bezeichnen. Gemäß 2 wird eine Gateelektrode 22, beispielsweise dotiertes polykristallines Silizium, auf einem Halbleitersubstrat 20 gebildet, das ein n- oder ein p-Substrat sein kann, wobei eine Gateisolationsschicht 21 dazwischen angeordnet ist. Die Gateisolationsschicht 21 ist typischerweise aus Siliziumdioxid hergestellt, das durch thermische Oxidation oder chemische Dampfabscheidung (CVD) gebildet wird. Gemäß Ausführungsformen der vorliegenden Erfindung ist eine dünne Oxidbeschichtung 23 mit einer Dicke von ungefähr 130 Angstrom bis ungefähr 170 Angstrom an den gegenüberliegenden Seitenflächen der Gateelektrode 22 gebildet. Eine Siliziumoxidbeschichtung kann durch plasmaunterstützte chemische Dampfabscheidung (PECVD) unter Anwendung von Silan mit einer Durchflussrate von ungefähr 50 bis ungefähr 100 sccm, mit N2O mit einer Durchflussrate von ungefähr 1000 bis ungefähr 4000 sccm und einer RF-Leistung von ungefähr 100 Watt bis ungefähr 300 Watt, einem Druck bei ungefähr 2,4 Torr bis ungefähr 3,2 Torr und einer Temperatur von ungefähr 380°C bis ungefähr 420°C, beispielsweise ungefähr 400°C, hergestellt werden. Die Siliziumoxidbeschichtung 23 verhindert vorteilhafterweise den Verbrauch der Gateelektrode 21 durch die Silizidierung ausgehend von deren Seitenflächen.
  • Nach der Herstellung der Siliziumoxidbeschichtung 23 werden Siliziumnitridseitenwandabstandshalter 24 gebildet, indem eine konforme Schicht abgeschieden wird, woran sich ein anisotroper Ätzprozess anschließt. Die Siliziumnitridseitenwandabstandshalter können durch PECVD unter Anwendung einer Silandurchflussrate von ungefähr 200 bis ungefähr 400 sccm, beispielsweise ungefähr 375 sccm, einer Stickstoffdurchflussrate von ungefähr 2000 bis ungefähr 4000 sccm, beispielsweise ungefähr 2800 sccm, einer Ammoniakdurchflussrate von ungefähr 2500 bis ungefähr 4000 sccm, beispielsweise ungefähr 3000 sccm, einer Hochfrequenz- RF-Leistung von ungefähr 250 Watt bis ungefähr 450 Watt, beispielsweise 350 Watt, einer Niedrigfrequenz-LF-Leistung von ungefähr 100 bis ungefähr 200 Watt, beispielsweise ungefähr 140 Watt, einem Druck von ungefähr 1,6 Torr bis ungefähr 2,2 Torr, beispielsweise ungefähr 1,9 Torr, und einer Temperatur von ungefähr 380°C bis ungefähr 420°C, beispielsweise ungefähr 400°C, gebildet werden. Die Siliziumnitridseitenwandabstandshalter besitzen typischerweise eine Dicke von ungefähr 850 Angstrom bis ungefähr 950 Angstrom.
  • Nachfolgend wird gemäß Ausführungsformen der vorliegenden Erfindung Stickstoff in die Gateelektrode 22 und freiliegende Oberflächen des Substrats 20 auf gegenüberliegenden Seiten der Gateelektrode 22 als Ionen implantiert, wie dies in 3 durch Pfeile 30 gezeigt ist. Als Folge werden stickstoffimplantierte Gebiete 31 in dem Substrat und stickstoffimplantiertes Gebiet 32 in einer oberen Fläche der Gateelektrode gebildet.
  • Danach wird, wie schematisch in 4 gezeigt ist, eine Schicht aus Titan oder eine Schicht aus Tantal 40 über der Gateelektrode und dem Substrat abgeschieden. Es wird dann eine Schicht Nickel 50, wie in 5 gezeigt ist, über der Schicht 40 abgeschieden.
  • Gemäß 6 wird dann eine Wärmebehandlung ausgeführt, wodurch sich eine stickstoffenthaltende diffusionsmodulierende Schicht 61 in den Source/Drain-Gebieten bildet und es wird eine Schicht aus Nickelsilizid 63 darauf gebildet. Ferner wird eine stickstoffenthaltende diffusionsmodulierende Schicht 62 in der oberen Fläche der Gateelektrode gebildet, und es wird eine Schicht aus Nickelsilizid 64 darauf gebildet. Wenn die Schicht 40 aus Titan aufgebaut ist, umfassen die diffusionsmodulierenden Gebiete 61, 62 eine Mischung aus nitriertem Titansilizid und nitriertem Nickelsilizid. Wenn die Schicht 40 aus Tantal aufgebaut ist, enthalten die diffusionsmodulierenden Gebiete 61, 62 eine Mischung aus nitriertem Tantalsilizid und nitriertem Nickelsilizid. Anschließend werden, wie in 7 gezeigt ist, die nicht reagierten Anteile der Schichten 40 und 50 von dem Seitenwandabstandshalter entfernt.
  • In einer weiteren Ausführungsform wird nach dem Bilden der Source/Drain-Gebiete eine Schicht aus Titannitrid oder Tantalnitrid durch Einführen von Stickstoff abgeschieden, während Titan oder Tantal über der Gateelektrode und den freiliegenden Oberflächen des Substrats durch Sputtern aufgebracht wird. Es wird dann eine Schicht aus Nickel abgeschieden. Sodann wird die Wärmebehandlung ausgeführt, um die diffusionsmodulierende Schicht mit einer Mischung aus nitriertem Nickelsilizid und nitriertem Titansilizid oder nitriertem Tantalsilizid zu bilden.
  • Die vorliegende Erfindung ermöglicht vorteilhafterweise eine Implementierung einer Nickelsilizidierung mit einer deutlich reduzierten Grenzflächenrauigkeit zwischen Nickelsilizidschichten und darunter liegendem Silizium, indem Stickstoff in das Substrat und die Gateelektrode geeignet implantiert wird, woran sich das Abscheiden einer dünnen Schicht aus Titan oder Tantal und das Abscheiden einer Schicht aus Nickel und ein anschließendes Erwärmen anschließt. Während der Wärmebehandlung wird eine nitrierte diffusionsmodulierende Schicht, die eine Diffusion von Nickel behindert, auf dem Substrat und der Gateelektrode ausgebildet, wobei diese Schicht die Nickelsilizidschichten von dem darunter liegenden Silizium trennt. Die diffusionsmodulierenden Schichten sind relativ glatt und verhindern eine Zapfenbildung sowie den Verbrauch der Gateelektrode durch Nickel. Des weiteren verringert die Stickstoffimplantation die Ausbildung leitender Brücken entlang der Siliziumnitridseitenwandabstandshalter zwischen der Nickelsilizidschicht auf der Gateelektrode und dem Nickelsilizidschichten auf den entsprechenden Source/Drain-Gebieten.
  • Die vorliegende Erfindung kann industriell bei der Fertigung diverser Arten von Halbleiterbauelementen einschließlich von Halbleiterbauelementen auf der Grundlage von SOI-Substraten eingesetzt werden. Die vorliegende Erfindung ist insbesondere bei der Herstellung von Halbleiterbauelementen mit Entwurfsstrukturelementen im Bereich deutlich unter 1 μm einsetzbar.
  • In der vorhergehenden detaillierten Beschreibung ist die vorliegende Erfindung mit Bezug zu speziellen beispielhaften Ausführungsformen davon erläutert. Es ist jedoch klar, dass diverse Modifizierungen und Änderungen durchgeführt werden können, ohne von dem Schutzbereich der vorliegenden Erfindung, wie sie in den Patentansprüchen dargelegt ist, abzuweichen. Die Beschreibung und die Zeichnungen sind daher lediglich als anschaulich und nicht als einschränkend zu bewerten. Selbstverständlich kann die vorliegende Erfindung unter Anwendung diverser anderer Kombinationen und Situationen praktiziert werden und kann Änderungen oder Modifizierungen unterliegen, die innerhalb des Schutzbereichs der Patentansprüche liegen.

Claims (7)

  1. Halbleiterbauelement mit einer mit gegenüberliegenden Seitenflächen und einer oberen Fläche versehenen Siliziumgateelektrode (22), die auf einer oberen Fläche eines Siliziumhalbleitersubstrats (20) ausgebildet ist, wobei eine Gatedielektrikumsschicht (21) dazwischen angeordnet ist; Source/Drain-Gebieten (26) in dem Halbleitersubstrat (20) auf gegenüberliegenden Seiten der Gateelektrode (22); dielektrischen Seitenwandabstandselementen (24) auf den gegenüberliegenden Seiten der Gateelektrode (22); einer stickstoffenthaltenden diffusionsmodulierenden Schicht (61, 62), die eine Nickeldiffusion behindert, auf den Source/Drain-Gebieten (26) und auf der oberen Fläche der Gateelektrode (22); und einer Schicht aus Nickelsilizid (63, 64) auf der stickstoffenthaltenden diffusionsmodulierenden Schicht (61, 62); wobei die stickstoffenthaltende diffusionsmodulierende Schicht (61, 62) eine Mischung aus stickstoffenthaltenden Titansilizid und stickstoffenthaltenden Nickelsilizid oder eine Mischung aus stickstoffenthaltenden Tantalsilizid und stickstoffenthaltenden Nickelsilizid enthält.
  2. Halbleiterbauelement nach Anspruch 1, wobei die stickstoffenthaltende diffusionsmodulierende Schicht (61, 62) eine Dicke von 10 Angstrom bis 50 Angstrom aufweist, und wobei die kombinierte Dicke der stickstoffenthaltenden diffusionsmodulierenden Schicht (61, 62) und der Nickelsilizidschicht (63, 64) 50 Angstrom bis 300 Angstrom beträgt.
  3. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden einer Siliziumgateelektrode (22) mit gegenüberliegenden Seitenflächen und einer oberen Fläche auf einer oberen Fläche eines Siliziumhalbleitersubstrats (20) mit einer dazwischenliegenden Gatedielektrikumsschicht (21); Bilden dielektrischer Seitenwandabstandselemente (24) auf den gegenüberliegenden Seitenflächen der Gateelektrode (22); Bilden von Source/Drain-Gebieten (26) in dem Halbleitersubstrat (20) an gegenüberliegenden Seiten der Gateelektrode (22); Implantieren von Stickstoffionen (31, 32) in die Gateelektrode (22) und freiliegende Oberflächen des Halbleitersubstrats (20) an gegenüberliegenden Seiten der Gateelektrode (22); Abscheiden einer Schicht aus Titan oder Tantal (40) auf die mit Stickstoff implantierte Gateelektrode (22) und auf den mit Stickstoff implantierten freiliegenden Oberflächen des Halbleitersubstrats (20); Abscheiden einer Schicht aus Nickel (50) auf der Schicht aus Titan oder der Schicht aus Tantal (40); Ausheizen, um zu bilden: eine stickstoffenthaltende diffusionsmodulierende Schicht (61, 62), die eine Nickeldiffusion behindert, auf der oberen Fläche der Gateelektrode (22) und auf den Source/Drain-Gebieten (26); und eine Schicht aus Nickelsilizid (63, 64) auf der stickstoffenthaltenden diffusionsmodulierenden Schicht (61, 62).
  4. Verfahren nach Anspruch 3, das das Erwärmen auf eine Temperatur von 400°C bis 600°C umfasst, um die stickstoffenthaltende diffusionsmodulierende Schicht (61, 62) mit einer Dicke von 10 Angstrom bis 50 Angstrom zu bilden.
  5. Verfahren nach Anspruch 3 oder 4, das das Implantieren von Stickstoffionen mit einer Implantationsdosis von 5 × 1020 bis 5 × 1021 Ionen/cm2 und einer Implantationsenergie von 1 keV bis 5 keV umfasst.
  6. Verfahren nach Anspruch 3, 4 oder 5, das das Implantieren von Stickstoffionen umfasst, um zu bilden: stickstoffimplantierte Schichten (31) in dem Substrat (20) mit einem Verunreinigungskonzentrationsmaximum bei einer Tiefe von 50 Angstrom bis 300 Angstrom von der Oberfläche des Halbleitersubstrats (20) aus gesehen; und eine stickstoffimplantierte Schicht (32) in der Gateelektrode mit einem Verunreinigungskonzentrationsmaximum bei 100 Angstrom bis 350 Angstrom von der oberen Fläche der Gateelektrode (22) aus gesehen.
  7. Verfahren nach Anspruch 3, 4, 5 oder 6, das das Abscheiden der Schicht aus Titan oder der Schicht aus Tantal (40) mit einer Dicke von 10 Angstrom bis 50 Angstrom umfasst.
DE60304225T 2002-05-31 2003-05-13 NIickelsilizid mit verminderter Grenzflächenrauhigkeit Expired - Lifetime DE60304225T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US157807 2002-05-31
US10/157,807 US6873051B1 (en) 2002-05-31 2002-05-31 Nickel silicide with reduced interface roughness
PCT/US2003/014982 WO2004040622A2 (en) 2002-05-31 2003-05-13 Nickel silicide with reduced interface roughness

Publications (2)

Publication Number Publication Date
DE60304225D1 DE60304225D1 (de) 2006-05-11
DE60304225T2 true DE60304225T2 (de) 2006-12-14

Family

ID=32228405

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60304225T Expired - Lifetime DE60304225T2 (de) 2002-05-31 2003-05-13 NIickelsilizid mit verminderter Grenzflächenrauhigkeit

Country Status (9)

Country Link
US (2) US6873051B1 (de)
EP (1) EP1509947B1 (de)
JP (1) JP4866549B2 (de)
KR (1) KR101117320B1 (de)
CN (1) CN1333441C (de)
AU (1) AU2003299495A1 (de)
DE (1) DE60304225T2 (de)
TW (1) TWI289328B (de)
WO (1) WO2004040622A2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440851B1 (en) * 1999-10-12 2002-08-27 International Business Machines Corporation Method and structure for controlling the interface roughness of cobalt disilicide
KR100870176B1 (ko) * 2003-06-27 2008-11-25 삼성전자주식회사 니켈 합금 샐리사이드 공정, 이를 사용하여 반도체소자를제조하는 방법, 그에 의해 형성된 니켈 합금 실리사이드막및 이를 사용하여 제조된 반도체소자
JP2005072264A (ja) * 2003-08-25 2005-03-17 Seiko Epson Corp トランジスタの製造方法、トランジスタ、回路基板、電気光学装置及び電子機器
US20050056881A1 (en) * 2003-09-15 2005-03-17 Yee-Chia Yeo Dummy pattern for silicide gate electrode
BE1015721A3 (nl) * 2003-10-17 2005-07-05 Imec Inter Uni Micro Electr Werkwijze voor het reduceren van de contactweerstand van de aansluitgebieden van een halfgeleiderinrichting.
JP3879003B2 (ja) * 2004-02-26 2007-02-07 国立大学法人名古屋大学 シリサイド膜の作製方法
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US7132352B1 (en) * 2004-08-06 2006-11-07 Advanced Micro Devices, Inc. Method of eliminating source/drain junction spiking, and device produced thereby
JP2006060045A (ja) * 2004-08-20 2006-03-02 Toshiba Corp 半導体装置
US9659769B1 (en) * 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
JP2006261635A (ja) 2005-02-21 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
KR100679224B1 (ko) * 2005-11-04 2007-02-05 한국전자통신연구원 반도체 소자 및 그 제조방법
JP5042517B2 (ja) * 2006-04-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4920310B2 (ja) * 2006-05-30 2012-04-18 株式会社東芝 半導体装置およびその製造方法
JPWO2008035490A1 (ja) * 2006-09-20 2010-01-28 日本電気株式会社 半導体装置およびその製造方法
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
DE102008035809B3 (de) * 2008-07-31 2010-03-25 Advanced Micro Devices, Inc., Sunnyvale Technik zum Verringern der Silizidungleichmäßigkeiten in Polysiliziumgateelektroden durch eine dazwischenliegende Diffusionsblockierschicht
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US20110001169A1 (en) * 2009-07-01 2011-01-06 International Business Machines Corporation Forming uniform silicide on 3d structures
CN102593174B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102593173B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
US9607842B1 (en) * 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
CN112864240B (zh) * 2021-01-14 2022-05-31 长鑫存储技术有限公司 半导体结构的制造方法及两种半导体结构
EP4199110A4 (de) 2021-01-14 2024-04-10 Changxin Memory Tech Inc Herstellungsverfahren für eine halbleiterstruktur und zwei halbleiterstrukturen

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183180A (ja) * 1986-02-07 1987-08-11 Hitachi Ltd 半導体集積回路装置の製造方法
US5170242A (en) * 1989-12-04 1992-12-08 Ramtron Corporation Reaction barrier for a multilayer structure in an integrated circuit
US5545575A (en) * 1994-10-24 1996-08-13 Motorola, Inc. Method for manufacturing an insulated gate semiconductor device
US5545574A (en) 1995-05-19 1996-08-13 Motorola, Inc. Process for forming a semiconductor device having a metal-semiconductor compound
JPH098297A (ja) 1995-06-26 1997-01-10 Mitsubishi Electric Corp 半導体装置、その製造方法及び電界効果トランジスタ
US5648287A (en) * 1996-10-11 1997-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of salicidation for deep quarter micron LDD MOSFET devices
US6180469B1 (en) * 1998-11-06 2001-01-30 Advanced Micro Devices, Inc. Low resistance salicide technology with reduced silicon consumption
US5970370A (en) * 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures
JP2000307110A (ja) * 1999-04-23 2000-11-02 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6228730B1 (en) * 1999-04-28 2001-05-08 United Microelectronics Corp. Method of fabricating field effect transistor
US6281102B1 (en) * 2000-01-13 2001-08-28 Integrated Device Technology, Inc. Cobalt silicide structure for improving gate oxide integrity and method for fabricating same
US6483154B1 (en) * 2000-10-05 2002-11-19 Advanced Micro Devices, Inc. Nitrogen oxide plasma treatment for reduced nickel silicide bridging
US6465349B1 (en) * 2000-10-05 2002-10-15 Advanced Micro Devices, Ins. Nitrogen-plasma treatment for reduced nickel silicide bridging
US6602754B1 (en) * 2001-02-02 2003-08-05 Advanced Micro Devices, Inc. Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
US6432805B1 (en) * 2001-02-15 2002-08-13 Advanced Micro Devices, Inc. Co-deposition of nitrogen and metal for metal silicide formation
US6339021B1 (en) * 2001-05-09 2002-01-15 Chartered Semiconductor Manufacturing Ltd. Methods for effective nickel silicide formation
US6495460B1 (en) * 2001-07-11 2002-12-17 Advanced Micro Devices, Inc. Dual layer silicide formation using a titanium barrier to reduce surface roughness at silicide/junction interface

Also Published As

Publication number Publication date
DE60304225D1 (de) 2006-05-11
JP2005539402A (ja) 2005-12-22
TWI289328B (en) 2007-11-01
AU2003299495A8 (en) 2004-05-25
WO2004040622A2 (en) 2004-05-13
TW200403731A (en) 2004-03-01
US6967160B1 (en) 2005-11-22
JP4866549B2 (ja) 2012-02-01
KR101117320B1 (ko) 2012-03-22
EP1509947B1 (de) 2006-03-22
EP1509947A2 (de) 2005-03-02
CN1656605A (zh) 2005-08-17
CN1333441C (zh) 2007-08-22
AU2003299495A1 (en) 2004-05-25
KR20050005524A (ko) 2005-01-13
WO2004040622A3 (en) 2004-07-22
US6873051B1 (en) 2005-03-29

Similar Documents

Publication Publication Date Title
DE60304225T2 (de) NIickelsilizid mit verminderter Grenzflächenrauhigkeit
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19950708C2 (de) Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke
DE3211761C2 (de)
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
EP0463332B1 (de) Verfahren zur Herstellung einer dotiertes Polysilizium und Metallsilizid enthaltenden Mehrschichtgateelektrode für einen MOS-Transistor
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
EP0163871B1 (de) Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE10255849A1 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit großem ε
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102004019199B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102009020348B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE10345374B4 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist und Verfahren zu seiner Herstellung
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE102009035438B4 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE10240422B4 (de) Verfahren zur Herstellung eines Halbleiterelements mit einer Leitungsstruktur mit vergrößertem Metallsilizidbereich

Legal Events

Date Code Title Description
8364 No opposition during term of opposition