JPWO2008035490A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2008035490A1
JPWO2008035490A1 JP2008535277A JP2008535277A JPWO2008035490A1 JP WO2008035490 A1 JPWO2008035490 A1 JP WO2008035490A1 JP 2008535277 A JP2008535277 A JP 2008535277A JP 2008535277 A JP2008535277 A JP 2008535277A JP WO2008035490 A1 JPWO2008035490 A1 JP WO2008035490A1
Authority
JP
Japan
Prior art keywords
region
gate
film
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008535277A
Other languages
English (en)
Inventor
間部　謙三
謙三 間部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2008035490A1 publication Critical patent/JPWO2008035490A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

シリコン基板と、シリコン基板上の第１ゲート絶縁膜、第１ゲート絶縁膜上の第１ゲート電極、及び第１ソース・ドレイン領域を有するＮチャネル電界効果トランジスタと、シリコン基板上の第２ゲート絶縁膜、第２ゲート絶縁膜上の第２ゲート電極、及び第２ソース・ドレイン領域を有するＰチャネル電界効果トランジスタとを備えた半導体装置であって、第１及び第２ゲート電極は、それぞれ、第１及び第２ゲート絶縁膜と接し且つ不純物元素を含有する結晶化ニッケルシリサイド領域と、当該ゲート電極上面を含む上部にその下方部より高濃度のＮｉ拡散抑制元素を含むバリア層領域を有する半導体装置。

Description

本発明は、フルシリサイドゲート電極を有する半導体装置ならびにその製造方法に関するものであり、特にＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の高性能化と高信頼性化に関する技術である。
トランジスタの微細化が進む先端ＣＭＯＳ（相補型ＭＯＳ）デバイスの開発ではポリシリコン（ｐｏｌｙ−Ｓｉ）電極の空乏化による駆動電流の劣化が問題となっている。そこで、メタルゲート電極の適用により電極の空乏化を回避することで駆動電流の劣化を防ぐ技術が検討されている。
メタルゲート電極に用いる材料として、純金属や金属窒化物あるいはシリサイド材料等が検討されているが、いずれの場合においても、ＮチャネルＭＯＳＦＥＴ（以下「ｎＭＯＳ」）及びＰチャネルＭＯＳＦＥＴ（以下「ｐＭＯＳ」）のしきい値電圧（Ｖｔｈ）を適切な値に設定可能でなければならない。
高性能ＣＭＯＳトランジスタではＶｔｈを±０．１ｅＶ程度とする必要があるが、そのためｎＭＯＳでは仕事関数がｎ型ポリシリコンの仕事関数（４．０ｅＶ）以下の材料を、ｐＭＯＳではｐ型ポリシリコンの仕事関数（５．２ｅＶ）以上の材料をゲート電極に用いる必要がある。
これらを実現する手段として、異なる仕事関数を持った異種の金属あるいは合金をｎＭＯＳのゲート電極およびｐＭＯＳのゲート電極にそれぞれ使い分けることでトランジスタのＶｔｈを制御する方法（デュアルメタルゲート技術）が提案されている。
例えば、非特許文献１（インターナショナル・エレクトロン・デバイス・ミーティング・テクニカルダイジェスト（Ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅｓ ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ）２００２，ｐ．３５９）には、ＳｉＯ２上に形成したＴａとＲｕの仕事関数はそれぞれ４．１５ｅＶと４．９５ｅＶであり、この二つの電極間で０．８ｅＶの仕事関数変調が可能であると述べられている。
一方、ポリシリコン電極をＮｉ、Ｈｆ、Ｗなどで完全にシリサイド化したフルシリサイド電極に関する技術が最近注目されている。
例えば、特許文献１（米国特許出願公開第２００５／００７００６２号明細書）には、ゲート絶縁膜にＳｉＯ２を用い、ゲート電極として、ＰやＢなどの不純物を注入したポリシリコンを完全にシリサイド化して得られたシリサイド電極を用いることで、形成プロセスが従来のＣＭＯＳプロセスと整合性が高くなり、ＳｉＯ２上でシリサイド化前のポリシリコンへの不純物添加により、しきい値電圧制御が行えることが開示されている。
このことから、フルシリサイド電極は有望なメタルゲートと考えられている。特に不純物添加によるしきい値制御は、従来半導体プロセスで用いられている不純物（ｐＭＯＳ用：Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ、ｎＭＯＳ用：Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ）を用いると、ｎＭＯＳ用には４．２−４．４ｅＶ程度の、またｐＭＯＳ用には４．７−４．９ｅＶ程度の実効仕事関数が得られている。このようなしきい値変化は、シリサイド化時に上記の添加不純物がいわゆる「雪かき」効果によってシリサイド電極／ＳｉＯ２ゲート絶縁膜界面に偏析することによって生じる。不純物添加によるしきい値制御は、ｐＭＯＳとｎＭＯＳの作り分けが可能であることから、ＳｉＯ２をゲート絶縁膜に用いたトランジスタのしきい値制御法として有望と考えられている。
また、特許文献２（特開２００５−１２９５５１号公報）に記載の技術では、ｎＭＯＳ用にはゲート電極のＮｉ組成が３０−６０％でｎ型不純物を含む場合、ｐＭＯＳ用にはゲート電極のＮｉ組成が４０−７０％でｐ型不純物を含む場合、それぞれ４．１ｅＶ程度及び５．１ｅＶ程度の実効仕事関数が得られている。
しかしながら、上記の技術にはそれぞれ以下のような問題点がある。
異なる仕事関数を持った異種の金属あるいは合金を作り分けるデュアルメタルゲート技術は、ｐＭＯＳとｎＭＯＳのどちらかのゲート絶縁膜上に堆積されたメタル層をエッチング除去するプロセスが必要であり、そのエッチングの際にゲート絶縁膜の品質を劣化させてしまうため、素子の特性や信頼性が低下する。
ＳｉＯ２ゲート絶縁膜上のゲート電極として、ＰやＢなどの不純物を注入したポリシリコン電極をＮｉで完全にシリサイド化して得られたＮｉＳｉ電極（ニッケルモノシリサイド電極）を適用する場合、上述のようにｎＭＯＳ用に得られている実効仕事関数は４．２−４．４ｅＶ程度であり、またｐＭＯＳ用に得られている実効仕事関数は４．７−４．９ｅＶ程度であるが、高性能トランジスタの実現には、実効仕事関数の制御によってより低いしきい値を実現することが必要である。
特許文献２においては、ｎＭＯＳ用にはゲート電極のＮｉ組成が３０−６０％でｎ型不純物を含む場合、ｐＭＯＳ用にはゲート電極のＮｉ組成が４０−６０％でｐ型不純物を含む場合には、それぞれ４．１ｅＶ程度及び５．１ｅＶ程度の実効仕事関数が得られているが、この組成領域において高性能なｎＭＯＳ及びｐＭＯＳに必要なしきい値を実現できる実効仕事関数（ｎＭＯＳ用：４．０ｅＶ、ｐＭＯＳ用：５．２ｅＶ）を持つＮｉシリサイド電極は見出されていない。
ゲート電極のＮｉ組成が４０％以上である場合、そのゲート電極とＳｉＯ２ゲート絶縁膜との密着性が非常に低いため、ゲート電極／絶縁膜界面でのはがれが起きやすく、その結果、素子性能が低下しやすい。また、ゲート電極のＮｉ組成が４０％以上の場合、電極起因の圧縮応力がゲート絶縁膜に加わり、ゲート絶縁膜の信頼性が低下することが知られている（インターナショナル・エレクトロン・デバイス・ミーティング・テクニカルダイジェスト［Ｉｎｔｅｒｎａｔｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｄｅｖｉｃｅｓ ｍｅｅｔｉｎｇ ｔｅｃｈｎｉｃａｌ ｄｉｇｅｓｔ］２００５，ｐ．７０９）。以上の点から、ゲート電極のＮｉ組成は４０％よりも小さいことが好ましいが、この組成領域において高性能なｐＭＯＳに必要なしきい値を実現できるＮｉシリサイド電極は見出されていない。
ＣＭＯＳデバイスを作製する場合、工程の簡便化によるコスト低減のため、一回のシリサイド化でｎＭＯＳ及びｐＭＯＳのシリサイド電極を形成できることが好ましい。そのためにはｎＭＯＳ及びｐＭＯＳのＮｉフルシリサイド電極の組成は同一であることが必要であるが、ｎＭＯＳとｐＭＯＳのゲート電極を構成するシリサイドが同一の組成でありながら、高性能なＣＭＯＳデバイスに必要なしきい値を実現できる実効仕事関数（ｎＭＯＳ用：４．０ｅＶ、ｐＭＯＳ用：５．２ｅＶ）を持つＮｉシリサイド電極は見出されていない。
素子の微細化に伴い、トランジスタのしきい値のばらつきを抑制することも求められている。
ＮｉＳｉ２結晶相からなるゲート電極を形成するためには、シリサイド化のための熱処理時の温度を６００℃あるいは６５０℃以上にすることが必要であるが、ソース・ドレイン領域のコンタクト領域に低抵抗のＮｉＳｉ（ニッケルモノシリサイド）を形成している場合、その熱処理によってＮｉＳｉの抵抗値の増大を招いてしまう問題がある。
本発明の目的は、高性能で信頼性に優れた半導体装置およびその製造方法を提供することにある。
本発明によれば、以下の態様の半導体装置およびその製造方法が提供される。
（１）シリコン基板と、
前記シリコン基板上の第１ゲート絶縁膜、第１ゲート絶縁膜上の第１ゲート電極、及び第１ソース・ドレイン領域を有するＮチャネル電界効果トランジスタと、
前記シリコン基板上の第２ゲート絶縁膜、第２ゲート絶縁膜上の第２ゲート電極、及び第２ソース・ドレイン領域を有するＰチャネル電界効果トランジスタとを備えた半導体装置であって、
第１及び第２ゲート電極は、それぞれ、第１及び第２ゲート絶縁膜と接し且つ不純物元素を含有する結晶化ニッケルシリサイド領域と、当該ゲート電極上面を含む上部にその下方部より高濃度のＮｉ拡散抑制元素を含むバリア層領域を有する半導体装置。
（２）前記Ｎｉ拡散抑制元素が、窒素原子および酸素原子の少なくとも一方である上記１項に記載の半導体装置。
（３）前記バリア層領域のＮｉ拡散抑制元素の濃度が０．１〜１０原子％である上記１項又は２項に記載の半導体装置。
（４）前記バリア層領域の基板に垂直方向の厚みが１〜１０ｎｍである上記１〜３項のいずれかに記載の半導体装置。
（５）第１ゲート電極は、ｎ型不純物を含有する結晶化ニッケルシリサイド領域を有し、
第２ゲート電極は、ｐ型不純物を含有し、第１のゲート電極の結晶化ニッケルシリサイド領域と同じニッケルシリサイド組成をもつ第２の結晶化ニッケルシリサイド領域を有する上記１〜４項のいずれかに記載の半導体装置。
（６）前記結晶化ニッケルシリサイド領域を構成するシリサイドは、ＮｉｘＳｉ１−ｘ（０．２≦ｘ＜０．４）で表される組成をもつ上記１〜５項のいずれかに記載の半導体装置。
（７）前記結晶化ニッケルシリサイド領域を構成するシリサイドは、ＮｉＳｉ２結晶相からなる上記１〜５項のいずれかに記載の半導体装置。
（８）第１ゲート電極は、第１ゲート絶縁膜に接する部分に、その上方より高濃度のｎ型不純物を含む領域を有し、
第２ゲート電極は、第２ゲート絶縁膜に接する部分に、その上方より高濃度のｐ型不純物を含む領域を有する上記１〜７項のいずれかに記載の半導体装置。
（９）第１ゲート電極は、第１ゲート絶縁膜に接する部分に、ｎ型不純物濃度が１×１０２０ｃｍ−３以上である領域を有し、
第２ゲート電極は、第２ゲート絶縁膜に接する部分に、ｐ型不純物濃度が１×１０２０ｃｍ−３以上である領域を有する上記１〜８項に記載の半導体装置。
（１０）第１及び第２ゲート絶縁膜は、それぞれ第１及び第２ゲート電極と接するシリコン酸化膜、シリコン酸窒化膜またはシリコン窒化膜を有する上記１〜９項のいずれかに記載の半導体装置。
（１１）上記１項に記載の半導体装置の製造方法であって、
ｐ型活性領域とｎ型活性領域を有するシリコン基板を用意する工程と、
前記シリコン基板上に第１及び第２ゲート絶縁膜用の絶縁膜を形成する工程と、
前記絶縁膜上にゲート用シリコン膜を形成する工程と、
Ｎチャネル電界効果トランジスタを形成する領域の前記ゲート用シリコン膜にｎ型不純物を添加する工程と、
Ｐチャネル電界効果トランジスタを形成する領域の前記ゲート用シリコン膜にｐ型不純物を添加する工程と、
前記ゲート用シリコン膜を加工してゲートパターンを形成する工程と、
Ｎチャネル電界効果トランジスタを形成する領域に第１ソース・ドレイン領域を形成する工程と、
Ｐチャネル電界効果トランジスタを形成する領域に第２ソース・ドレイン領域を形成する工程と、
前記ゲートパターンを覆うように層間絶縁膜を形成する工程と、
前記ゲートパターンが露出するように層間絶縁膜の上層部分を除去する工程と、
露出したゲートパターン上にニッケル膜を形成する工程と、
前記ニッケル膜の全面にＮｉ拡散抑制元素を照射する工程と、
熱処理を行って前記ゲートパターンをシリサイド化して第１及び第２ゲート電極を形成する工程と、
シリサイド化しなかった前記ニッケル膜の余剰ニッケルを除去する工程を有する半導体装置の製造方法。
（１２）前記Ｎｉ拡散抑制元素が、窒素原子および酸素原子の少なくとも一方である上記１１項に記載の半導体装置の製造方法。
（１３）前記Ｎｉ拡散抑制元素の照射を、プラズマ照射法またはイオン注入法により行う上記１１項又は１２項に記載の半導体装置の製造方法。
本明細書において、ゲート電極の「実効仕事関数」とは、一般にＣＶ測定によるフラットバンド電圧より求められるものであり、ゲート電極本来の仕事関数の他に、絶縁膜中の固定電荷、界面に形成される双極子、フェルミレベルピンニング等の影響を受ける。ゲート電極を構成する材料本来の「仕事関数」とは区別される。
また、本明細書において、「ＭＯＳ」（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）とは、導電体、絶縁体、半導体の積層構造を意味し、導電体が金属単体、絶縁体が二酸化ケイ素に限定されるものではない。
本発明によれば、高性能で信頼性に優れた半導体装置およびその簡便な製造方法を提供することができる。
本発明の半導体製造装置の一実施形態を示す模式的断面図である。 結晶化Ｎｉシリサイドの組成と、シリサイド化前のポリシリコンとＮｉの膜厚比（Ｎｉ膜厚／Ｓｉ膜厚）との関係を示す図である。 結晶化Ｎｉシリサイドの実効仕事関数とＮｉ組成と不純物添加効果との関係を示す図である。 本発明に従って作製したシリサイド電極の仕事関数により実現できるトランジスタのしきい値の範囲の説明図である。 本発明を説明するための半導体装置の製造工程を示す断面図である。 本発明を説明するための半導体装置の製造工程を示す断面図である。 本発明に従って作製したＭＯＳＦＥＴのドレイン電流−ゲート電圧特性の測定結果を示す図である（図７（ａ）はｎＭＯＳ、図７（ｂ）はｐＭＯＳの測定結果を示す）。 従来技術（比較例）に係わるＮｉシリサイド組成と、シリサイド化前のポリシリコンとＮｉの膜厚比との関係を示す図である。 従来技術（比較例）に係わるＮｉシリサイドの実効仕事関数と、Ｎｉ組成との関係を示す図である。 本発明および従来技術（比較例）に従って作製したトランジスタのしきい値のばらつきを示す図である。 本発明に係る半導体装置の製造方法を示す工程断面図である。 本発明に係る半導体装置の製造方法を示す工程断面図である。 本発明に係る半導体装置の製造方法を示す工程断面図である。 窒素プラズマ照射時間に対するシリサイド領域の厚みの変化を示す図である。 シリサイド化による厚み方向（深さ方向）の組成分布を示す図である（図１５（ａ）は窒素プラズマ照射を行わなかった場合、図１５（ｂ）は窒素プラズマ照射を行った場合を示す）。 本発明に係る半導体装置の製造方法を示す工程断面図である。
以下、本発明を実施形態に基づき詳細に説明する。
図１に、本発明による一実施形態であるＣＭＯＳ構造を示す。図中の１はシリコン基板、２は素子分離領域、３はゲート絶縁膜、４ａ及び４ｂは不純物添加シリサイド層、６はエクステンション拡散領域、７はゲート側壁、８はソース・ドレイン拡散領域、１０はシリサイド層、１１及び２４は層間絶縁膜、１９及び２０は不純物偏析領域、２１はバリア層領域、１０１及び１０２はゲート電極を示す。
このＣＭＯＳ構造において、ｐＭＯＳのゲート電極１０２及びｎＭＯＳのゲート電極１０１は、いずれもその母材がＮｉＳｉ２結晶相で形成されている。ｐＭＯＳのゲート電極１０２は、ＮｉＳｉ２結晶相からなる母材にｐ型不純物が添加され、ｎＭＯＳのゲート電極１０１には、ＮｉＳｉ２結晶相からなる母材にｎ型不純物が添加されている。ｐＭＯＳのゲート電極１０２は、ゲート絶縁膜との界面付近にｐ型不純物の偏析領域２０を有し、上部にバリア層領域２１を有する。ｎＭＯＳのゲート電極１０１は、ゲート絶縁膜との界面付近にｎ型不純物の偏析領域１９を有し、上部にバリア層領域２１を有する。
このようなＣＭＯＳ構造によれば、ゲート電極の空乏化が回避できるだけでなく、信頼性が高く、所望のしきい値を有する高性能デバイスを再現性よく作製することができる。
本発明は、下記事項を新たに見出し、これに基づいて得られたものである。
シリコン酸化膜もしくはシリコン酸窒化膜を最表面とするゲート絶縁膜上に、結晶性が高い不純物添加Ｎｉフルシリサイドからなるゲート電極を形成した場合、シリサイドのＮｉ組成の減少に伴い不純物添加による実効仕事関数変化（不純物添加の場合と無添加の場合との差）が増大し、従来技術によるものと比べてしきい値制御により適した実効仕事関数を実現できる。特にＮｉ組成が４０％より小さく、不純物元素が添加された結晶化Ｎｉシリサイドをゲート電極に用いると、従来技術によるものより低いしきい値のｐＭＯＳ及びｎＭＯＳを実現できる。
上記事項は、以下のＭＯＳ容量を用いた予備実験から見出すことができた。
まず、シリコン基板上にＳｉＯ２ゲート絶縁膜（膜厚：３ｎｍ）を形成し、その上に膜厚８０ｎｍのポリシリコン膜を形成した。
次に、このポリシリコン膜に不純物をイオン注入した。ｎＭＯＳを実現するためには、Ｓｉに対してｎ型不純物であるＮ、Ｐ、Ａｓ、Ｓｂ、Ｂｉなどを、ｐＭＯＳを実現するためには、Ｓｉに対してｐ型不純物であるＢ、Ａｌ、Ｉｎ、Ｇａ、Ｔｌなどをイオン注入することができる。
その後、ポリシリコン膜（膜厚：ＴＳｉ）上にＮｉ膜（膜厚：ＴＮｉ）を堆積し、次いで熱処理を行ってポリシリコン膜をフルシリサイド化した。
表１に、シリサイド化前のポリシリコン膜（Ｓｉ膜）とＮｉ膜の厚みの比と、シリサイド化により形成されたニッケルシリサイドの結晶相の種類との関係を示す。
Figure 2008035490
表１に示すように、Ｎｉシリサイドの結晶相は、ポリシリコン膜上に堆積したＮｉ膜の厚さ、すなわち、ポリシリコンに供給されるＮｉの量に対して段階的に決まる。例えば、実効仕事関数に影響を与えるゲート電極／絶縁膜界面付近のＮｉシリサイドの結晶相を主にＮｉＳｉ相としたい場合は、ポリシリコン膜の厚さ（ＴＳｉ）とＮｉ膜（ＴＮｉ）の比（ＴＮｉ／ＴＳｉ）を０．５５〜０．９５の範囲に設定すればよく、また主にＮｉ３Ｓｉ相にしたい場合は、ＴＮｉ／ＴＳｉを１．６以上にすればよい。ゲート電極／絶縁膜界面付近のＮｉシリサイドの結晶相をＮｉＳｉ２相を主成分とするシリサイドにする場合は、ＴＮｉ／ＴＳｉ＝０．２８〜０．５４の範囲にしてかつシリサイド化温度を６００℃以上、好ましくは６５０℃以上にすることが必要である。Ｎｉシリサイドの仕事関数を決定する組成比（Ｎｉ／（Ｎｉ＋Ｓｉ））は、ＮｉＳｉ２、ＮｉＳｉ、Ｎｉ３Ｓｉなどの結晶相の形成によりほぼ自己整合的に決まるため、同じ結晶相を得る（すなわち同じ仕事関数を得る）ことができるＮｉ膜の厚みやシリサイド化温度などのプロセス条件のマージンが広く、製造プロセスに起因するバラツキを抑えることができる。
このフルシリサイド化の際に、不純物が「雪かき」効果によってシリサイド電極／絶縁膜界面近傍に偏析した。その際、偏析した不純物の濃度が、その界面近傍において、１×１０２０ｃｍ−３を下回るとほとんど実効仕事関数が変化しなかった。したがって、実効仕事関数を変化させるためには、ゲート電極／ゲート絶縁膜界面近傍のゲート電極部分にその上方より高濃度の不純物を含む不純物偏析領域を有することが好ましく、その不純物偏析領域の不純物濃度が１×１０２０ｃｍ−３以上であることが好ましい。一方、素子の信頼性の点から、この不純物濃度は１×１０２３ｃｍ−３以下が好ましく、５×１０２２ｃｍ−３以下がより好ましい。すなわち、本発明におけるゲート電極は、ゲート絶縁膜と接する部分に上記濃度範囲にある不純物を含むことが好ましい。また、ゲート電極における上記濃度範囲にある不純物領域（不純物偏析領域）は、ゲート電極／絶縁膜界面から厚み方向（基板平面に垂直方向）に沿って５ｎｍ以上にわたって存在することが好ましい。
上記のように作製したＭＯＳ容量のＮｉシリサイドは、その結晶相をＸＲＤで特定した。表１に示すように、ＴＮｉ／ＴＳｉ＝０．２８〜０．５４の場合は形成されるＮｉシリサイドは実質的にＮｉＳｉ２からなる。ただし、ＸＲＤにおいて、ＮｉＳｉ２はピーク強度が弱くＮｉＳｉのピークが見られる。ＸＰＳによるシリサイド電極組成の深さ方向分析によれば、電極表面側に若干Ｎｉ組成がＮｉＳｉ２のものに比べて高いところがあり、ＮｉＳｉは主にその部分に存在すると考えられる。ＴＮｉ／ＴＳｉ＝０．５５〜０．９５の場合は形成されるＮｉシリサイドは実質的にＮｉＳｉからなる。また、ＴＮｉ／ＴＳｉが１．６以上の場合は形成されるＮｉシリサイドは実質的にＮｉ３Ｓｉからなる。
図２は、上記のように作製したＭＯＳ容量の電極／絶縁膜界面近傍における電極中Ｎｉ組成とシリサイド化前のＮｉ膜厚／ポリシリコン膜厚（Ｓｉ膜厚）の比（ＴＮｉ／ＴＳｉ）との関係を示す。電極中Ｎｉ組成はＸＰＳ測定から求めた。電極組成のエラーバーはＸＰＳによる多点測定におけるバラツキを示す。
この図より、界面近傍における電極中Ｎｉ組成はＴＮｉ／ＴＳｉ比に応じて段階的に決まることがわかる。例えば、ＴＮｉ／ＴＳｉ＝０．２８〜０．５４、０．５５〜０．９５、及び１．６以上の場合、電極中Ｎｉ組成はそれぞれ３３．３±７％、５０±５％、及び７５±５％であった。これらの組成はそれぞれ実質的にＮｉＳｉ２のＮｉ組成（３３．３％）、ＮｉＳｉのＮｉ組成（５０％）、及びＮｉ３ＳｉのＮｉ組成（７５％）に一致した。これは、界面近傍における電極中Ｎｉ組成が、表１に見られるように結晶相の形成によって自己整合的に決定されているためと考えられる。
図３に、上記のようにして作製したＭＯＳ容量について、不純物を添加していない場合（ｕｎｄｏｐｅ）、Ａｓを添加した場合及びＢを添加した場合（Ａｓ及びＢのポリシリコン中への添加量はいずれも５×１０２０ｃｍ−３）の結晶化Ｎｉシリサイドの実効仕事関数と界面付近のシリサイド電極組成との関係を示す。電極組成のエラーバーはＸＰＳによる多点測定におけるバラツキを示す。また、図中にはその組成における主結晶相を示した。
この図からわかるように不純物無添加の場合、結晶化Ｎｉシリサイドの実効仕事関数は組成にほとんど依存しない。よって、たとえＮｉ組成が±５％程度ばらついてもしきい値のばらつきは抑制される。
一方、不純物を添加した場合を見ると、Ｎｉ組成の減少（Ｓｉ組成の増加）に伴い、不純物添加による実効仕事関数変化（不純物添加の場合と無添加の場合との差）が増大している。特に主結晶相がＮｉＳｉ２であるＮｉ組成２６原子％から４０原子％の領域における実効仕事関数は、Ａｓ添加の場合で４．０ｅＶ、Ｂ添加の場合で５．２ｅＶとなり、高性能ＣＭＯＳＦＥＴデバイスに必要な実効仕事関数（ｎＭＯＳ用：４．０ｅＶ以下、ｐＭＯＳ用：５．２ｅＶ以上）が実現できる。
不純物添加による実効仕事関数変化が、Ｎｉシリサイド中のＮｉ組成の減少（Ｓｉ組成の増加）に伴い増加する傾向は、仕事関数を変調する効果を持つすべての不純物に対して確認した。また、特に結晶化ＮｉＳｉ２における実効仕事関数は、ｎ型不純物（Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉなど）の場合で４．０ｅＶ以下、ｐ型不純物（Ｂ、Ａｌ、Ｉｎ、Ｇａ、Ｔｌなど）の場合で５．２ｅＶ以上となり、高性能ＣＭＯＳデバイスに必要な実効仕事関数（ｎＭＯＳ用：４．０ｅＶ以下、ｐＭＯＳ用：５．２ｅＶ以上）が実現できることを確認した。
このような不純物添加による実効仕事関数変化の電極中Ｎｉ組成依存性は、特開２００５−１２９５５１号公報で開示されている傾向とは全く異なる。特にｐ型不純物を添加した場合、実効仕事関数の電極中Ｎｉ組成依存性が本実施形態とこの公報の場合とで逆になっている。
これは以下のような理由による。特開２００５−１２９５５１号公報の場合、不純物の添加による実効仕事関数変化（不純物添加の場合と無添加の場合との差）が不純物種および量のみに依存し、母体のＮｉフルシリサイド電極の組成にほとんど依存しない。また、不純物無添加のＮｉフルシリサイド電極の実効仕事関数はＮｉ組成の増加（３０原子％から１００原子％）に伴い増加する（４．４３ｅＶから５．１ｅＶ）。これに対して、本実施形態の場合、図３に示すように不純物無添加の結晶化Ｎｉシリサイドの実効仕事関数はＮｉ組成にほとんど依存せず、不純物の添加による実効仕事関数変化はＮｉ組成の減少（Ｓｉ組成の増加）に伴い増大する。このように、本実施形態と上記公報の場合とは、不純物の添加による実効仕事関数変化の電極組成依存性が大きく相違している。この相違は、後に比較例で述べるように形成方法の違いによる結晶性の違いに起因すると考えられる。
図３に示すように、不純物が添加されたＮｉシリサイドの実効仕事関数は、Ｎｉ組成に影響を受けるため、Ｎｉ組成が自己整合的に決定されるシリサイドを形成することが好ましい。すなわち、熱力学的に安定である結晶相を主結晶相とするシリサイドを形成することが好ましく、特にＮｉＳｉ２結晶相が主結晶相であるシリサイドを形成することが好ましい。前述したように、ＮｉＳｉ２結晶相の形成により、Ｎｉ組成が自己整合的に決まるため、プロセス条件のマージンが広く、製造プロセスに起因するＮｉ組成のバラツキを抑えることができる。すなわち、不純物が添加された結晶化ＮｉＳｉ２をゲート電極に適用した本発明によれば、電極組成がフルシリサイド化時に自己整合的に決定されるため、しきい値のばらつきが抑えられたトランジスタを形成することができる。また、Ｎｉ組成が４０原子％未満のシリサイドを形成できるため、シリサイド電極とゲート絶縁膜との密着性が良好になり、またゲート絶縁膜へのゲート電極起因の圧縮応力を抑制でき、信頼性の高いトランジスタを形成することができる。
酸化膜厚が１．８ｎｍの場合、実効仕事関数から予想できるＭＯＳＦＥＴのしきい値（Ｖｔｈ）の範囲は、チャネル不純物濃度に対して図４に示すようになる。不純物を添加して実効仕事関数がｎＭＯＳ用に４．０ｅＶ以下、もしくはｐＭＯＳ用に５．２ｅＶ以上に変調されている結晶化Ｎｉシリサイド電極を用いる本発明によれば、通常のＣＭＯＳデバイスのチャネル濃度（１０１７〜１０１８ｃｍ−３）において従来の不純物添加ＮｉＳｉ電極を用いることでは得られなかった０．１Ｖ程度の低いしきい値を持つ高性能デバイスを実現することができる。
本発明において、ゲート電極を構成する結晶化Ｎｉシリサイドは、そのＮｉ組成が４０原子％未満であることが好ましい。Ｎｉ組成が４０原子％未満であると、シリコン酸化膜（ＳｉＯ２膜）やシリコン酸窒化膜（ＳｉＯＮ膜）等のゲート絶縁膜に対する密着性が良く、また電極起因の応力もほとんど発生しないため、ＭＯＳＦＥＴの高信頼性化を実現できる。
本発明において、ゲート電極を構成する結晶化ＮｉシリサイドのＮｉ組成は、ゲート空乏化抑制およびゲート抵抗低減の観点からは５原子％以上が好ましく、１０原子％以上がより好ましく、さらにしきい値制御の観点からは２０原子％以上が好ましく、２５原子％以上がより好ましく、３０原子％以上であることが特に好ましい。前述の信頼性向上に加えて、しきい値制御を考慮すると、Ｎｉ組成は３８原子％以下が好ましく、３５原子％以下がより好ましい。なお、Ｎｉ組成は、原子数基準で、ＮｉとＳｉとの合計量に対するＮｉ量の比（Ｎｉ／（Ｎｉ＋Ｓｉ））を百分率で示す。すなわち、ゲート空乏化防止、ゲート抵抗低減、信頼性向上の観点からＮｉｘＳｉ１−ｘ（０．１≦ｘ＜０．４）で表されるＮｉシリサイドが好ましく、これらの観点に加えてしきい値制御を考慮するとＮｉｘＳｉ１−ｘ（０．２≦ｘ＜０．４）がより好ましい。さらに、式中のｘは、これらの観点から上記のＮｉ組成の好ましい範囲にあることが好ましい。
本発明におけるゲート電極は、所望の実効仕事関数を得る点から、上記のＮｉ組成をもつ結晶化シリサイドの領域が、ゲート電極／ゲート絶縁膜界面から厚み方向（基板平面に垂直方向）に沿って５ｎｍ以上にわたって存在することが好ましく、１０ｎｍ以上がより好ましい。
本発明は、上述した不純物を添加した結晶化Ｎｉシリサイド電極をゲート電極に適用しているため、ＣＭＯＳデバイスを作製する場合、後述するように、一回のシリサイド化工程でｎＭＯＳ用及びｐＭＯＳ用のＮｉシリサイド電極を形成することができる。よって、工程数を削減でき、プロセスが簡便化されるためコスト低減を図ることができる。
本発明におけるゲート絶縁膜としては、シリコン酸化膜もしくはシリコン酸窒化膜を用いることができる。また、ゲート絶縁膜としてＨｆＳｉＯＮ膜等の高誘電率絶縁膜を用いてもよい。この場合、不純物の添加によるしきい値変化幅はシリコン酸化膜やシリコン酸窒化膜を用いた場合に比べて小さくなるが、ゲート電極と接する部分に、シリコン酸化膜、シリコン酸窒化膜もしくはシリコン窒化膜を介在させることにより実効仕事関数変化を大きくでき、その結果、ＭＯＳＦＥＴにおいて低いしきい値を実現することができる。高誘電率絶縁膜とシリコン基板の間にはシリコン酸化膜やシリコン酸窒化膜を設けてもよい。
なお、「高誘電率（Ｈｉｇｈ−ｋ）絶縁膜」とは、一般にゲート絶縁膜として従来用いられていた二酸化ケイ素（ＳｉＯ２）からなる絶縁膜と区別する意味において用いられるものであり、二酸化ケイ素の誘電率よりも誘電率が高いことを意味し、その具体的数値が限定されるものではない。
以上に説明した事項に加えて、本発明の半導体装置は、以下に説明する特徴的構成を有する。
すなわち、シリサイドゲート電極が、その上面を含む上部にＮｉ拡散抑制元素を含むバリア層領域を有する。このバリア層領域を有することによって、ゲート電極からコンタクト配線へのＮｉ及び不純物の外方拡散が抑えられ、結果、しきい値電圧の変動を抑えることができる。半導体装置の高密度化によってチャネル部とコンタクト部が近接し、また微細化によってゲートサイズ（特に高さ）が小さくなると、Ｎｉや不純物の外方拡散による組成変化がしきい値電圧に影響を与えやすくなる。本発明は、このような高密化、微細化された半導体装置において特に効果的である。
Ｎｉ拡散抑制元素としては、窒素原子（Ｎ）、酸素原子（Ｏ）が挙げられ、これらの一方または両方を用いることができる。これらの中でも、Ｎｉ拡散抑制効果および素子の製造上の観点から窒素原子が好ましい。
このバリア層領域の厚み（基板に垂直方向の長さ）は、バリア層領域の十分な形成効果を得る点から１ｎｍ以上が好ましく、３ｎｍ以上がより好ましい。また、導電性および製造コストの観点から１０ｎｍ以下が好ましく、８ｎｍ以下がより好ましい。このバリア層領域は、Ｎｉ拡散抑制元素の濃度が０．１〜１０原子％の範囲にあることが好ましく、１〜１０原子％がより好ましく、１〜８原子％がさらに好ましい。バリア層領域の形成効果、導電性および製造コストの観点から、この濃度範囲にあることが好ましい。
このバリア層領域の下方のゲート電極を構成するシリサイドは、前述の通り、しきい値を低くする観点からはＮｉＳｉ２結晶相であることが好ましい。
本発明は、ゲート電極の高さ（基板に垂直方向の長さ）が２００ｎｍ以下、さらには１５０ｎｍ以下、特に１００ｎｍ以下の微細な半導体装置に好適である。一方、動作性能の確保、製造精度の観点から、ゲート電極の高さは３０ｎｍ以上が好ましく、４０ｎｍ以上がより好ましい。また、ゲート長は、例えば１０〜１００ｎｍの範囲に設定することができる。
以上に説明した半導体装置は、下記の特徴を有する製造方法によって作製することができる。
本発明の製造方法の主な特徴は、ゲート用シリコン材料からなるゲート電極パターン上にＮｉ膜を形成し、シリサイド化のための熱処理を行って、Ｎｉシリサイドゲート電極を形成する工程において、Ｎｉ膜にＮｉ拡散抑制元素を照射し、その後にシリサイド化のための熱処理を行うことにある。
Ｎｉ膜の表面に照射されたＮｉ拡散抑制元素は、熱処理中にバリア層領域を形成し、Ｎｉ膜からゲート用シリコン及び形成したシリサイドへのＮｉ原子の拡散を抑制することができる。この拡散抑制効果を、Ｎｉ拡散抑制元素の照射量（例えば照射時間）により調整することで、Ｎｉ原子の供給速度が制御され、これに応じてシリサイド形成速度が制御される。このような拡散抑制効果によって、シリサイド化温度の比較的低い範囲（３５０から５００℃の範囲）でＮｉ組成を低く（Ｓｉ組成を高く）することができる。その結果、低しきい値を実現できるＮｉＳｉ２結晶相を比較的低いシリサイド化温度で形成できるため、そのシリサイド化において、ソース・ドレイン拡散領域のコンタクト領域に形成されているＮｉモノシリサイド等の金属シリサイドの抵抗値の増大を抑えることができる。
図１４及び図１５に、Ｎｉ拡散抑制元素として窒素原子（Ｎ）を用い、シリサイド化を行った場合の測定結果を示す。図１４は、窒素プラズマ照射時間に対するシリサイド膜の厚み（基板に垂直方向の長さ）の変化を示す。図１５は、シリサイド化による深さ方向（基板に垂直方向）の組成分布を示し、図１５（ａ）は窒素プラズマ照射を行わなかった場合、図１５（ｂ）は窒素プラズマ照射を行った場合（照射時間：１０分）を示す。組成分布の測定はＳＩＭＳ分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により行った。また、シリサイド化は次のようにして行った。シリコン基板上にシリコン酸化膜（厚み９０ｎｍ）、ポリシリコン（ｐｏｌｙ−Ｓｉ）膜（厚み１５０ｎｍ）及びＮｉ膜（厚み９０ｎｍ）をこの順に形成した。次に、窒素雰囲気下（窒素圧力０．８Ｐａ）、ＲＦパワー４００Ｗで、１０秒から１０分間、Ｎｉ膜上に窒素プラズマ照射を行った。次に、２８０℃で１８分２０秒間の熱処理を行った。
図１４から明らかなように、窒素プラズマ照射の時間により、シリサイド膜厚を制御できることがわかる。また、この結果は、Ｎｉ領域からシリサイド領域およびポリシリコン領域へのニッケル原子の拡散量を制御できることを示している。
図１５（ａ）及び図１５（ｂ）から、窒素プラズマ照射を行った場合のＮｉ領域とシリサイド領域との界面（ゲート電極上面に相当）付近のシリサイド領域には、窒素プラズマ照射を行わない場合に比べて高濃度の窒素を含有する窒化領域が存在していることがわかる。この窒化領域が、バリア層領域として機能し、Ｎｉ領域からシリサイド領域およびポリシリコン領域へのニッケル原子の拡散を抑制していると考えられる。
本発明においては、ｐＭＯＳのゲート電極の仕事関数とｎＭＯＳのゲート電極の仕事関数は、前述の通り、ゲート電極を構成するシリサイドの組成と、シリサイドに含有される不純物により制御することができる。すなわち、ｐＭＯＳ領域とｎＭＯＳ領域にゲート材料として同一組成の結晶化シリサイドを形成し、ｐＭＯＳ領域のシリサイドとｎＭＯＳ領域のシリサイドが異なる不純物を含有していればよい。したがって、本発明の製造方法においては、ゲート絶縁膜上にゲート材料を形成した後に、これを除去する工程を実施することなく、ｐＭＯＳとｎＭＯＳ間で異なる仕事関数を持ったゲート電極を形成することができる。そのため、ゲート絶縁膜表面がウェットエッチング液や有機溶剤に晒されることがなく、ゲート絶縁膜の品質が損なわれることはない。その結果、信頼性に優れたＣＭＯＳデバイスを作製することができる。また、ゲート材料への不純物の添加は、イオン注入等のこれまでに確立された技術により精度よく行うことができるため、しきい値のバラツキを抑えることができる。
以下、本発明について製造例を挙げてさらに説明する。
製造例１
図５（ａ）〜（ｈ）、図６（ｉ）〜（ｊ）は、ＭＯＳＦＥＴの製造工程を示す断面図である。
まず、シリコン基板１の表面領域にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離領域２を形成した。続いて、素子分離されたシリコン基板表面にＳｉＯＮからなるゲート絶縁膜３を形成した。
次に、図５（ａ）に示すようにゲート絶縁膜３上に厚さ８０ｎｍのポリシリコン膜４を形成し、このポリシリコン膜に対し、レジストを用いた通常のＰＲプロセスとイオン注入を組み合わせることにより、ｎＭＯＳ領域及びｐＭＯＳ領域にそれぞれ異なる不純物をイオン注入した。ｎＭＯＳ領域にはＡｓを、またｐＭＯＳ領域にはＢを注入した。各々の注入エネルギー及びドーズ量は、Ａｓ注入の場合５ＫｅＶ及び５×１０１５ｃｍ−２、Ｂ注入の場合２ＫｅＶ及び６×１０１５ｃｍ−２であった。
その後、図５（ｂ）に示すように厚さ１５０ｎｍのシリコン酸化膜５を形成した。
次に、図５（ｃ）に示すように、リソグラフィー技術およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて、ポリシリコン膜４とシリコン酸化膜５の積層膜を加工してゲート電極パターンを形成した。
次に、ｎＭＯＳ領域とｐＭＯＳ領域の一方をマスクして他方の領域について、このゲート電極パターンをマスクとして不純物のイオン注入を行い、エクステンション拡散領域６を自己整合的に形成した。この工程をｎＭＯＳ領域とｐＭＯＳ領域についてそれぞれ実施した。
次に、図５（ｄ）に示すように、シリコン窒化膜とシリコン酸化膜を順次堆積し、その後エッチバックすることによってゲート側壁７を形成した。
次に、ｎＭＯＳ領域とｐＭＯＳ領域の一方をマスクして他方の領域について、再度不純物のイオン注入を行い、ソース・ドレイン拡散領域８を形成した。この工程をｎＭＯＳ領域とｐＭＯＳ領域についてそれぞれ実施した。ソース・ドレイン拡散領域は、後に熱処理を行って活性化される。
次に、図５（ｅ）に示すように、厚さ２０ｎｍの金属膜９をスパッタにより全面に堆積し、続いて、サリサイド技術により、ゲート電極パターン、ゲート側壁および素子分離領域をマスクとして、ソース・ドレイン拡散領域のみに厚さ約４０ｎｍのシリサイド層１０を形成した（図５（ｆ）））。このシリサイド層１０として、コンタクト抵抗を最も低くすることができるＮｉモノシリサイド（ＮｉＳｉ）層を形成した。Ｎｉシリサイドの代わりにＣｏシリサイドやＴｉシリサイドを用いてもよい。
次に、図５（ｇ）に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によってシリコン酸化膜からなる層間絶縁膜１１を形成した。
この層間絶縁膜１１をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）技術によって平坦化し、続いて図５（ｈ）に示すように層間絶縁膜のエッチバックを行うことでゲート電極パターンのポリシリコン層４を露出させた。
次に、図６（ｉ）に示すように、ゲート電極パターンのポリシリコン層４をシリサイド化するためのＮｉ膜１２を堆積した。この工程でのＮｉ膜厚は、ポリシリコンとＮｉが十分反応してシリサイドを形成した時に、ゲート絶縁膜に接している部分の組成がＮｉＳｉ２となるような膜厚を設定する。本製造例では、ＤＣマグネトロンスパッタ法により室温でＮｉを２５ｎｍ成膜した。
本発明によれば、Ｎｉ膜１２の形成後に、このＮｉ膜へＮｉ拡散抑制元素を照射する工程を実施するが、本製造例は、この照射工程に係る事項以外の説明を目的とするため、この照射工程を省略する。この照射工程を実施した製造例は後述する。
Ｎｉ膜１２の形成後、６５０℃、２分の熱処理によりポリシリコンとＮｉを反応させて結晶化ＮｉＳｉ２からなるゲート電極１３、１４を形成した。このシリサイド化においてｎＭＯＳ領域のシリサイド電極中の添加元素（Ａｓ）は図６（ｊ）に示すように電極／絶縁膜界面近傍に偏析し、層状の不純物偏析領域１９が形成された。また、ｐＭＯＳ領域のシリサイド電極中の添加元素（Ｂ）も図６（ｊ）に示すように電極／絶縁膜界面近傍に偏析し、層状の不純物偏析領域２０が形成された。
最後に、熱処理工程においてシリサイド化反応しなかった余剰のＮｉ膜を、硫酸過酸化水素水溶液を用いてウェットエッチング除去した。その後、通常の方法に従ってコンタクトプラグ及び上層配線（不図示）を形成した。
以上のような工程を経ることにより、図６（ｊ）に示すような、ｎＭＯＳ領域とｐＭＯＳ領域で電極／絶縁膜界面近傍に異なる不純物元素が偏析したフルシリサイド電極をもつＣＭＯＳ構造を形成した。このようにして作製したＭＯＳＦＥＴにおいて、シリサイド電極の実効仕事関数はｎＭＯＳで４．０ｅＶ、ｐＭＯＳで５．２ｅＶであった。
図７（ａ）は、実効仕事関数が４．０ｅＶに変調されているゲート電極（ＮｉＳｉ２電極）を有するｎＭＯＳのドレイン電流のゲート電圧依存性を示したものである。チャネル濃度は５×１０１７ｃｍ−３であり、図４の実効仕事関数が４．０ｅＶから予想されるしきい値は０．１Ｖである。図７（ａ）より、ＮｉＳｉ２電極を有するｎＭＯＳのしきい値は実効仕事関数から予想されたとおり０．１Ｖとなっている。さらに、このトランジスタにおいて電子移動度は、ゲート電極にポリシリコンを用い、ゲート絶縁膜にＳｉＯ２を用いたトランジスタと同等の値を得ることができることを確認した。
図７（ｂ）は、実効仕事関数が５．２ｅＶに変調されているゲート電極（ＮｉＳｉ２電極）を有するｐＭＯＳのドレイン電流のゲート電圧依存性を示したものである。チャネル濃度は５×１０１７ｃｍ−３であり、図４の実効仕事関数が５．２ｅＶから予想されるしきい値は−０．１Ｖである。図７（ｂ）より、ＮｉＳｉ２電極を有するｐＭＯＳのしきい値は実効仕事関数から予想されたとおり−０．１Ｖとなっている。さらに、このトランジスタにおいて電子移動度は、ゲート電極にポリシリコンを用い、ゲート絶縁膜にＳｉＯ２を用いたトランジスタと同等の値を得ることができることを確認した。
なお、ｐＭＯＳ用Ｎｉフルシリサイド電極にＢ以外のｐ型ドーパント不純物（Ａｌ、Ｉｎ、Ｇａ、Ｔｌ）を添加した場合、及びｎＭＯＳ用Ｎｉフルシリサイド電極にＡｓ以外のｎ型ドーパント不純物（Ｎ、Ｐ、Ｓｂ、Ｂｉ）を添加した場合であっても同様な効果が得られた。
また、結晶化ＮｉＳｉ２電極をゲート電極に用いた場合、ＳｉＯ２やＳｉＯＮ（シリコン酸窒化膜）からなるゲート絶縁膜との密着性も良く、さらにゲート電極起因の応力もほとんど発生しないため、信頼性の高いＭＯＳＦＥＴを提供することができる。
ＣＭＯＳデバイスを作製する場合、本発明によれば、一回のシリサイド化でｎＭＯＳ及びｐＭＯＳのＮｉフルシリサイド電極を形成でき、工程が簡略化されるため、製造コストを低減することができる。
以上に示したとおり、不純物が添加された結晶化Ｎｉフルシリサイド電極（ＮｉＳｉ２電極）とＳｉＯＮゲート絶縁膜を組み合わせることで優れたトランジスタ特性を得ることができる。
比較例
特開２００５−１２９５５１号公報に開示されている方法に従って、シリコン基板上に熱酸化膜を介してポリシリコン膜を形成し、その上にＮｉ膜を形成して、４００℃、１分間の熱処理を行い、シリサイド化反応を生じさせ、ＭＯＳ容量を作製した。その際、ポリシリコン膜の一定の厚みに対して、厚みの異なるＮｉ膜を形成し、熱処理することにより、Ｎｉ含有量の異なるシリサイド化層を形成した。シリサイド化層における絶縁膜との界面付近の不純物濃度は１０２１ｃｍ−３以上であった。
形成したシリサイド化層のＸＲＤスペクトルを測定した結果、特にニッケル膜厚（ＴＮｉ）／ポリシリコン膜厚（ＴＳｉ）＜０．５５の場合においては、結晶化に伴うピークが見られないか、もしくは非常に強度が弱く、すなわち、形成されたシリサイド化層は非晶質であるか、結晶性が非常に低かった。
図８は、上記のＭＯＳ容量のシリサイド化層（シリサイド電極）のＮｉ組成（シリサイド化層と絶縁膜との界面付近の組成）と、シリサイド化前のＮｉ／ポリシリコン膜厚比（ＴＮｉ／ＴＳｉ）の関係を示す。このＮｉ組成はＸＰＳ測定から求めた。図中のＮｉ組成のエラーバーはＸＰＳによる多点測定におけるバラつきを示す。この図より、シリサイド化層のＮｉ組成はＴＮｉ／ＴＳｉ比に応じて連続的に変化していることがわかる。
図９に、Ａｓ添加およびＢ添加の場合とともに、不純物無添加の場合のシリサイド化層の実効仕事関数を示す。この図より、不純物無添加の場合、シリサイド化層の実効仕事関数はＮｉ組成の増加に伴い増大することがわかる。よって、例えばＮｉ組成が±５％程度ばらつくと０．１〜０．２Ｖ程度のしきい値のばらつきが起こる。この傾向は、本発明に従って形成した前述の結晶化Ｎｉフルシリサイド電極の場合と全く異なる。このような組成による実効仕事関数変化の違いは、形成方法の違いから来る結晶性の相違に起因すると考えられる。特開２００５−１２９５５１号公報に記載の方法では４００℃、１分の加熱によりシリサイド化を行っているが、得られたシリサイド化層は上述のように非晶質もしくは結晶性が非常に低かった。一方、本発明におけるシリサイド化条件は、ＴＮｉ／ＴＳｉが０．５５以上で４００℃、５分、ＴＮｉ／ＴＳｉ＜０．５５の場合については６５０℃、２分であったため、結晶性の良好なＮｉシリサイド電極が形成され、特にＴＮｉ／ＴＳｉ＜０．５５の場合において結晶性の高い良好なＮｉシリサイド電極が形成された。
図９には、特開２００５−１２９５５１号公報に記載の方法で形成された、不純物（Ａｓ、Ｂ）が添加されたシリサイド化層の実効仕事関数も示されている。この図より、不純物を添加した場合も、母体のシリサイド化層のＮｉ組成の増加に従って実効仕事関数も増加している。すなわち、Ｎｉ組成に応じた実効仕事関数変化（不純物添加の場合と無添加の場合との差）の増加は見られない。この傾向は、本発明に従って形成した結晶化Ｎｉフルシリサイド電極の場合と全く異なる。すなわち、本発明における結晶化Ｎｉフルシリサイド電極においては、Ｎｉ組成の減少（Ｓｉ組成の増加）に伴い、実効仕事関数変化が増大する。このような不純物添加による実効仕事関数変化の電極組成依存性の違いは、上述の不純物無添加の場合と同様に形成方法の違いからくる結晶性の相違に起因すると考えられる。
また、特開２００５−１２９５５１号公報に記載の方法で形成した不純物を添加したシリサイド化層の実効仕事関数は、Ｎｉ組成が３０−６０原子％でｎ型不純物を含む場合には４．１ｅＶ程度の実効仕事関数が得られ、一方、Ｎｉ組成が４０−７０原子％でｐ型不純物を含む場合には５．１ｅＶ程度の実効仕事関数が得られているが、高性能なｎＭＯＳ及びｐＭＯＳに必要なしきい値を実現できる実効仕事関数（ｎＭＯＳ用：４．０ｅＶ、ｐＭＯＳ用：５．２ｅＶ）を持つＮｉシリサイド電極は得られなかった。また、特にＮｉ組成が４０原子％以上である場合、ＮｉとＳｉＯ２ゲート絶縁膜との密着性が非常に低いため、シリサイド化層／絶縁膜界面でのはがれが頻繁に起こった。また、Ｎｉ組成が４０原子％以上であると、シリサイド化層に起因する圧縮応力が絶縁膜に加わりゲート絶縁膜の信頼性が低下する。
また、特開２００５−１２９５５１号公報に記載の方法で形成した不純物添加シリサイド化層は、この公報にも記述があるように化学量論比組成のＮｉシリサイドではないため、形成後の熱処理によって膜中の組成分布が変化し、その結果、実効仕事関数が非常にばらつくことが観測された。図１０は、本発明にしたがって形成した不純物添加結晶化ＮｉＳｉ２を用いた場合のしきい値のばらつき、及び特開２００５−１２９５５１号公報に記載の方法で形成した不純物添加シリサイド化層（Ｎｉ組成はＮｉＳｉ２と同じ３３．３％）を用いた場合のしきい値のばらつきを示す。ばらつきの絶対量は、本発明に従った場合は４ｍＶ、特開２００５−１２９５５１号公報に記載の方法に従った場合は１５０ｍＶであった。
製造例２
図１１（ａ）〜（ｈ）、図１２（ｉ）〜（ｋ）及び図１３（ｌ）〜（ｎ）は、ＭＯＳＦＥＴの製造工程を示した断面図である。
本製造例では、ゲート電極形成のためのシリサイド化後にソース・ドレイン拡散領域にシリサイド層を形成し、またＭＯＳＦＥＴのチャネルにひずみを加え電子移動度を向上させるためシリコン窒化膜を形成する工程を含む。
ソース・ドレイン拡散領域の形成工程（図１１（ａ）〜（ｄ））までは前述の製造例１と同様の工程（図６（ａ）〜（ｄ））であるので説明を省略し、次工程（図１１（ｅ））から説明する。なお、本製造例においてはｎＭＯＳ領域のポリシリコン膜にはＳｂを、ｐＭＯＳ領域のポリシリコン膜にはＩｎを添加した。
図１１（ｅ）に示すようにＣＶＤ法によって全面にシリコン窒化膜１５を形成した。この窒化膜は、後に層間絶縁膜１１をウェット処理で除去する際に、基板などを保護する役割を持つ。
次に、図１１（ｆ）に示すように、ＣＶＤ法によってシリコン酸化膜からなる層間絶縁膜１１を形成した。
この層間絶縁膜１１をＣＭＰ技術によって平坦化し、続いて図１１（ｇ）に示すように層間絶縁膜のエッチバックを行うことでゲート電極パターンのポリシリコン層４を露出させた。
次に、図１１（ｈ）に示すように、ゲート電極パターンのポリシリコン層４をシリサイド化するためのＮｉ膜１２を堆積した。この工程でのＮｉ膜厚は、ポリシリコンとＮｉが十分反応してシリサイドを形成した時に、ゲート絶縁膜に接している部分の組成がＮｉＳｉ２となるような膜厚を設定する。本製造例では、ＤＣマグネトロンスパッタ法により室温でＮｉを２５ｎｍ成膜した。
本発明によれば、Ｎｉ膜１２の形成後に、このＮｉ膜へＮｉ拡散抑制元素を照射する工程を実施するが、本製造例は、この照射工程に係る事項以外の説明を目的とするため、この照射工程を省略する。この照射工程を実施した製造例は後述する。
Ｎｉ膜１２の形成後、６５０℃、２分の熱処理によりポリシリコンとＮｉを反応させて結晶化ＮｉＳｉ２からなるゲート電極１３、１４を形成した。このシリサイド化においてｎＭＯＳ領域のシリサイド電極中の添加元素（Ｓｂ）は図１２（ｉ）に示すように電極／絶縁膜界面近傍に偏析し、層状の不純物偏析領域１９が形成された。また、ｐＭＯＳ領域のシリサイド電極中の添加元素（Ｉｎ）も図１２（ｉ）に示すように電極／絶縁膜界面近傍に偏析し、層状の不純物偏析領域２０が形成された。
その後、熱処理工程においてシリサイド化反応しなかった余剰のＮｉ膜を、硫酸過酸化水素水溶液を用いてウェットエッチング除去した。
次に、図１２（ｊ）に示すように、層間絶縁膜１１をフッ化水素酸水溶液で除去し、続いてシリコン窒化膜１５をリン酸で除去した。
次に、厚さ２０ｎｍの金属膜をスパッタにより全面に堆積し、サリサイド技術により、ゲート電極、ゲート側壁および素子分離領域をマスクとして、ソース・ドレイン拡散領域のみに厚さ約４０ｎｍのシリサイド層１０を形成した（図１２（ｋ））。このシリサイド層１０として、コンタクト抵抗を最も低くすることができるＮｉモノシリサイド（ＮｉＳｉ）層を形成した。Ｎｉシリサイドの代わりにＣｏシリサイドやＴｉシリサイドを用いてもよい。
次に、図１３（ｌ）に示すようにＣＶＤ法によって全面に、ｎ型チャネルに引っ張り応力を加え電子移動度を向上させるためにシリコン窒化膜１６を形成した。
次に、図１３（ｍ）に示すようにレジストを用いた通常のＰＲプロセスとイオン注入を組み合わせることにより、ｐＭＯＳ領域上のシリコン窒化膜１６にイオン注入を行い、シリコン窒化膜１６の応力を緩和した。
次に、図１３（ｎ）に示すようにＣＶＤ法によってシリコン酸化膜からなる層間絶縁膜１７を形成した。
最後に、通常の方法に従ってコンタクトプラグ及び上層配線（不図示）を形成して、ｎＭＯＳ領域とｐＭＯＳ領域で電極／絶縁膜界面付近に異なる不純物が偏析したフルシリサイド電極１３及び１４をもつＣＭＯＳ構造を形成した。このようにして作製したＭＯＳＦＥＴにおいてフルシリサイド電極１３の実効仕事関数はｎＭＯＳで４．０ｅＶ、ｐＭＯＳで５．２ｅＶであった。
本製造例においても、前述の製造例１と同様、しきい値は実効仕事関数から予想されたとおりｎＭＯＳで０．１Ｖ及びｐＭＯＳで−０．１Ｖとなっていること、さらに、このトランジスタにおいて電子移動度は、ゲート電極にポリシリコンを用い、ゲート絶縁膜にＳｉＯ２を用いたトランジスタと同等の値を得ることができることを確認した。
なお、ｐＭＯＳ用Ｎｉフルシリサイド電極にＩｎ以外のｐ型不純物（Ｂ、Ａｌ、Ｇａ、Ｔｌ）を添加した場合、及びｎＭＯＳ用Ｎｉフルシリサイド電極にＳｂ以外のｎ型不純物（Ｎ、Ｐ、Ａｓ、Ｂｉ）を添加した場合であっても同様な効果が得られた。
以上に示したとおり、不純物が添加された結晶化Ｎｉフルシリサイド電極（ＮｉＳｉ２電極）とＳｉＯＮゲート絶縁膜を組み合わせることで優れたトランジスタ特性を得ることができる。
製造例３
図１に示すＣＭＯＳ構造の製造方法を図１６を用いて説明する。
まず、ＳＴＩ技術により形成された素子分離領域２、並びにｐ型活性領域およびｎ型活性領域を有する半導体基板１を用意する。
次に、このシリコン基板表面にシリコン酸化膜からなるゲート絶縁膜３を形成する。
続いて、このゲート絶縁膜３上に、厚み６０ｎｍのポリシリコン膜４をＣＶＤ法により堆積する。次いで、製造例１と同様に、レジストを用いた通常のＰＲプロセスとイオン注入を組み合わせることにより、ｎＭＯＳ領域及びｐＭＯＳ領域にそれぞれ異なる不純物をイオン注入する。その後、厚み２０ｎｍのマスク用のシリコン酸化膜５を形成する。ポリシリコン膜４に代えて、非晶質シリコン膜、あるいはポリシリコン膜と非晶質シリコン膜との積層膜を用いることができる。
次に、シリコン基板上の積層膜（ゲート絶縁膜３、ポリシリコン膜４、シリコン酸化膜５）を、リソグラフィー技術およびＲＩＥ技術を用いてゲート電極パターンに加工する。
次に、ｎＭＯＳ領域とｐＭＯＳ領域の一方をマスクして他方の領域について、このゲート電極パターンをマスクとして不純物のイオン注入を行い、エクステンション拡散領域６を自己整合的に形成する。この工程をｎＭＯＳ領域とｐＭＯＳ領域についてそれぞれ実施する。
次に、ＣＶＤ法によりゲート電極パターンを覆うようにシリコン酸化膜を堆積し、その後エッチバックすることによってゲート側壁７を形成する。
次に、ｎＭＯＳ領域とｐＭＯＳ領域の一方をマスクして他方の領域について、再度不純物のイオン注入を行い、ソース・ドレイン拡散領域８を形成する。この工程をｎＭＯＳ領域とｐＭＯＳ領域についてそれぞれ実施する。ソース・ドレイン拡散領域は、後に熱処理を行って活性化される。
以上の工程により、図１６（ａ）に示す構造を得ることができる。
次に、ニッケル膜をスパッタにより全面に堆積し、次いで図１６（ｂ）に示すように、サリサイド技術により、ゲート電極パターン、ゲート側壁および素子分離領域をマスクとして、ソース・ドレイン拡散領域のみにＮｉシリサイド層１０を形成する。本製造例では、このＮｉシリサイド層１０として、コンタクト抵抗を最も低くすることができるニッケルモノシリサイド（ＮｉＳｉ）層を形成する。このＮｉモノシリサイド層の代わりにＣｏシリサイド層やＴｉシリサイド層を形成してもよい。
次に、ＣＶＤ法によって、ゲート電極パターンを埋め込むように、シリコン酸化膜からなる層間絶縁膜１１を形成する。次いで、図１６（ｃ）に示すように、この層間絶縁膜１１をＣＭＰ技術によってその表面を平坦化する。
次に、層間絶縁膜１１のエッチバックを行うとともに、ゲート電極パターン上層のシリコン酸化膜５を除去して、ポリシリコン層４を露出させる。次いで、図１６（ｄ）に示すように、ゲート電極パターンのポリシリコン層４をシリサイド化するためのＮｉ膜１２を全面に形成する。このＮｉ膜の厚みは、後のシリサイド化のための熱処理によってポリシリコン層４の全体がシリサイド化される膜厚に設定する。
次に、Ｎｉ拡散抑制元素を全面に照射して、Ｎｉ膜中に添加する。本製造例では、窒素プラズマ照射を行う。プラズマ照射に代えてイオン注入によりＮｉ拡散抑制元素の添加を行ってもよい。このとき、Ｎｉ拡散抑制元素がＮｉ膜１２を貫通し、ポリシリコン層４に達しないように、すなわちＮｉ膜内に留まるように照射条件を調節する。また、照射時の雰囲気は、Ｎｉの酸化を防止する観点から、不活性雰囲気下で行うことが好ましく、窒素雰囲気で行うことがより好ましい。図１４を用いて説明したように、Ｎｉ拡散抑制元素の照射時間によって、後の熱処理によるＮｉ膜１２からポリシリコン層４中へのＮｉの拡散速度を調整することができる。窒素プラズマの照射時間は、シリサイド化のための熱処理（３５０〜５００℃）においてＮｉの拡散が抑制されＮｉＳｉ２結晶相が形成されるように設定する。
次に、シリサイド化のための熱処理を行って、ポリシリコン層４をシリサイド化して、ｎＭＯＳのゲート電極１０１及びｐＭＯＳのゲート電極１０２を形成する（図１６（ｅ））。このシリサイド化において、ｎＭＯＳ領域のポリシリコン電極中の添加元素（Ａｓ）はゲート電極／絶縁膜界面近傍に偏析し、層状の不純物偏析領域１９が形成される。また、ｐＭＯＳ領域のポリシリコン電極中の添加元素（Ｂ）もゲート電極／絶縁膜界面近傍に偏析し、層状の不純物偏析領域２０が形成される。
この熱処理は、Ｎｉ膜１２の酸化を防ぐため不活性雰囲気中で行うことが好ましい。さらにこの熱処理は、ポリシリコン層４をゲート絶縁膜３に達する領域までその全体をシリサイド化するために十分な拡散速度が得られ、かつソース・ドレイン拡散領域８に形成されているシリサイド層１０が高抵抗にならない温度で行う必要がある。本製造例では、ソース・ドレイン拡散領域８に形成されているシリサイド層１０がニッケルモノシリサイド（ＮｉＳｉ）であるため、熱処理条件を窒素ガス雰囲気中３５０〜５００℃に設定することが好ましい。このシリサイド化熱処理中にＮｉ膜１２中に含まれるＮｉ拡散抑制元素（Ｎ）がＮｉ膜１２からポリシリコン層４中へのＮｉの拡散を抑制するため、比較的低温（３５０〜５００℃）でＮｉＳｉ２結晶相を形成できる。
次に、図１６（ｆ）に示すように、この熱処理においてシリサイド化反応しなかった余剰のＮｉ膜１２をウェットエッチングにより除去する。硫酸と過酸化水素水の混合溶液を用いることにより、ゲート電極にダメージを与えることなく容易にＮｉ膜を除去することができる。
次に、図１に示すように、層間絶縁膜２４を形成し、ＣＭＰにより平坦化を行った後、通常の方法に従ってコンタクトプラグ及び上層配線の形成工程を実施する。以降、通常のプロセスに従って所望の半導体装置を形成することができる。
本製造例では、図１５を用いて説明したように、Ｎｉ膜１２へ照射されたＮｉ拡散抑制元素（Ｎ）とＮｉ膜のＮｉ元素とシリコン（Ｓｉ）を含むバリア層領域２１が、Ｎｉ膜とゲート電極の界面付近に形成される。その結果、シリサイド電極中からコンタクト配線へのＮｉ元素及び不純物元素の外方拡散を抑制でき、しきい値が安定化される。また、ゲート電極が不純物を含むＮｉＳｉ２結晶相からなるため、図３を用いて説明したように低いしきい値を実現できる。さらにこのバリア層領域２１は、シリサイド化のための熱処理工程において、Ｎｉ膜１２からポリシリコン層４及び形成したシリサイド領域へのＮｉ元素の拡散を抑制し、照射時間に応じてその程度を調整することができるため、比較的低温（３５０〜５００℃）でＮｉＳｉ２結晶相を形成できる。その結果、ソース・ドレイン拡散領域に形成されているニッケルモノシリサイド（ＮｉＳｉ）の高抵抗化が抑制され、歩留まり良く半導体装置を作製することができる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、材料及び構造を適宜選択して実施することが可能である。
例えば、ゲートリーク電流を低減したい場合には、ゲート絶縁膜としてＨｆＳｉＯＮなどのいわゆる高誘電率ゲート絶縁膜を用いることもできる。この場合、シリコン酸化膜やシリコン酸窒化膜を用いた場合に比べてしきい値変化は減少する。しかし、ゲート電極と接する部分に、シリコン酸化膜、シリコン酸窒化膜もしくはシリコン窒化膜を介在させることにより実効仕事関数を小さくすることができ、その結果、低いしきい値を実現できる。

Claims (13)

  1. シリコン基板と、
    前記シリコン基板上の第１ゲート絶縁膜、第１ゲート絶縁膜上の第１ゲート電極、及び第１ソース・ドレイン領域を有するＮチャネル電界効果トランジスタと、
    前記シリコン基板上の第２ゲート絶縁膜、第２ゲート絶縁膜上の第２ゲート電極、及び第２ソース・ドレイン領域を有するＰチャネル電界効果トランジスタとを備えた半導体装置であって、
    第１及び第２ゲート電極は、それぞれ、第１及び第２ゲート絶縁膜と接し且つ不純物元素を含有する結晶化ニッケルシリサイド領域と、当該ゲート電極上面を含む上部にその下方部より高濃度のＮｉ拡散抑制元素を含むバリア層領域を有する半導体装置。
  2. 前記Ｎｉ拡散抑制元素が、窒素原子および酸素原子の少なくとも一方である請求項１に記載の半導体装置。
  3. 前記バリア層領域のＮｉ拡散抑制元素の濃度が０．１〜１０原子％である請求項１又は２に記載の半導体装置。
  4. 前記バリア層領域の基板に垂直方向の厚みが１〜１０ｎｍである請求項１〜３のいずれかに記載の半導体装置。
  5. 第１ゲート電極は、ｎ型不純物を含有する結晶化ニッケルシリサイド領域を有し、
    第２ゲート電極は、ｐ型不純物を含有し、第１のゲート電極の結晶化ニッケルシリサイド領域と同じニッケルシリサイド組成をもつ第２の結晶化ニッケルシリサイド領域を有する請求項１〜４のいずれかに記載の半導体装置。
  6. 前記結晶化ニッケルシリサイド領域を構成するシリサイドは、ＮｉｘＳｉ１−ｘ（０．２≦ｘ＜０．４）で表される組成をもつ請求項１〜５のいずれかに記載の半導体装置。
  7. 前記結晶化ニッケルシリサイド領域を構成するシリサイドは、ＮｉＳｉ２結晶相からなる請求項１〜５のいずれかに記載の半導体装置。
  8. 第１ゲート電極は、第１ゲート絶縁膜に接する部分に、その上方より高濃度のｎ型不純物を含む領域を有し、
    第２ゲート電極は、第２ゲート絶縁膜に接する部分に、その上方より高濃度のｐ型不純物を含む領域を有する請求項１〜７のいずれかに記載の半導体装置。
  9. 第１ゲート電極は、第１ゲート絶縁膜に接する部分に、ｎ型不純物濃度が１×１０２０ｃｍ−３以上である領域を有し、
    第２ゲート電極は、第２ゲート絶縁膜に接する部分に、ｐ型不純物濃度が１×１０２０ｃｍ−３以上である領域を有する請求項１〜８に記載の半導体装置。
  10. 第１及び第２ゲート絶縁膜は、それぞれ第１及び第２ゲート電極と接するシリコン酸化膜、シリコン酸窒化膜またはシリコン窒化膜を有する請求項１〜９のいずれかに記載の半導体装置。
  11. 請求項１に記載の半導体装置の製造方法であって、
    ｐ型活性領域とｎ型活性領域を有するシリコン基板を用意する工程と、
    前記シリコン基板上に第１及び第２ゲート絶縁膜用の絶縁膜を形成する工程と、
    前記絶縁膜上にゲート用シリコン膜を形成する工程と、
    Ｎチャネル電界効果トランジスタを形成する領域の前記ゲート用シリコン膜にｎ型不純物を添加する工程と、
    Ｐチャネル電界効果トランジスタを形成する領域の前記ゲート用シリコン膜にｐ型不純物を添加する工程と、
    前記ゲート用シリコン膜を加工してゲートパターンを形成する工程と、
    Ｎチャネル電界効果トランジスタを形成する領域に第１ソース・ドレイン領域を形成する工程と、
    Ｐチャネル電界効果トランジスタを形成する領域に第２ソース・ドレイン領域を形成する工程と、
    前記ゲートパターンを覆うように層間絶縁膜を形成する工程と、
    前記ゲートパターンが露出するように層間絶縁膜の上層部分を除去する工程と、
    露出したゲートパターン上にニッケル膜を形成する工程と、
    前記ニッケル膜の全面にＮｉ拡散抑制元素を照射する工程と、
    熱処理を行って前記ゲートパターンをシリサイド化して第１及び第２ゲート電極を形成する工程と、
    シリサイド化しなかった前記ニッケル膜の余剰ニッケルを除去する工程を有する半導体装置の製造方法。
  12. 前記Ｎｉ拡散抑制元素が、窒素原子および酸素原子の少なくとも一方である請求項１１に記載の半導体装置の製造方法。
  13. 前記Ｎｉ拡散抑制元素の照射を、プラズマ照射法またはイオン注入法により行う請求項１１又は１２に記載の半導体装置の製造方法。
JP2008535277A 2006-09-20 2007-06-04 半導体装置およびその製造方法 Pending JPWO2008035490A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006254194 2006-09-20
JP2006254194 2006-09-20
PCT/JP2007/061267 WO2008035490A1 (fr) 2006-09-20 2007-06-04 Dispositif à semi-conducteur et son procédé de fabrication

Publications (1)

Publication Number Publication Date
JPWO2008035490A1 true JPWO2008035490A1 (ja) 2010-01-28

Family

ID=39200320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008535277A Pending JPWO2008035490A1 (ja) 2006-09-20 2007-06-04 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US7875935B2 (ja)
JP (1) JPWO2008035490A1 (ja)
CN (1) CN101517732B (ja)
WO (1) WO2008035490A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4939960B2 (ja) * 2007-02-05 2012-05-30 株式会社東芝 半導体装置およびその製造方法
JP5582727B2 (ja) 2009-01-19 2014-09-03 株式会社東芝 半導体装置の製造方法及び半導体装置
US8461034B2 (en) * 2010-10-20 2013-06-11 International Business Machines Corporation Localized implant into active region for enhanced stress
CN102593174B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102593173B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
US8728947B2 (en) * 2012-06-08 2014-05-20 Tel Epion Inc. Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via
CN103855013A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 N型mosfet的制造方法
CN109087864B (zh) * 2017-06-14 2021-10-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109353986A (zh) * 2018-11-09 2019-02-19 中国计量大学 基于mems工艺制备cigs薄膜太阳能电池的方法
US11335774B2 (en) * 2019-10-18 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure for semiconductor device and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294360A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置の製造方法
WO2006001271A1 (ja) * 2004-06-23 2006-01-05 Nec Corporation 半導体装置及びその製造方法
JP2006147828A (ja) * 2004-11-19 2006-06-08 Seiko Epson Corp 半導体素子の製造方法
JP2006196646A (ja) * 2005-01-13 2006-07-27 Renesas Technology Corp 半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599831B1 (en) 2002-04-30 2003-07-29 Advanced Micro Devices, Inc. Metal gate electrode using silicidation and method of formation thereof
US6873051B1 (en) * 2002-05-31 2005-03-29 Advanced Micro Devices, Inc. Nickel silicide with reduced interface roughness
US7148546B2 (en) 2003-09-30 2006-12-12 Texas Instruments Incorporated MOS transistor gates with doped silicide and methods for making the same
JP4368180B2 (ja) 2003-10-21 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置およびその製造方法
JP2005252192A (ja) 2004-03-08 2005-09-15 Rohm Co Ltd 相補型半導体装置の製造方法
JP2006108355A (ja) 2004-10-05 2006-04-20 Renesas Technology Corp 半導体装置およびその製造方法
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294360A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp 半導体装置の製造方法
WO2006001271A1 (ja) * 2004-06-23 2006-01-05 Nec Corporation 半導体装置及びその製造方法
JP2006147828A (ja) * 2004-11-19 2006-06-08 Seiko Epson Corp 半導体素子の製造方法
JP2006196646A (ja) * 2005-01-13 2006-07-27 Renesas Technology Corp 半導体装置及びその製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6013001713; Ｐａｗｌａｋ ｅｔ ａｌ．: 'Ｍｏｄｕｌａｔｉｏｎ ｏｆ ｔｈｅ Ｗｏｒｋｆｕｎｃｔｉｏｎ ｏｆ Ｎｉ Ｆｕｌｌｙ Ｓｉｌｉｃｉｄｅｄ Ｇａｔｅｓ ｂｙ Ｄｏｐｉｎｇ： Ｄｉｅｌｅｃｔｒｉｃ ａｎｄ Ｓｉｌｉｃｉｄｅ Ｐｈａｓｅ' ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ Ｖｏｌ．２７，Ｎｏ．２, 200602, ｐ．９９-１０１ *
JPN6013001714; Ｏｈ ｅｔ ａｌ．: 'Ｎｏｖｅｌ Ｎｉｔｒｏｇｅｎ Ｄｏｐｅｄ Ｎｉ Ｓｅｌｆ-Ａｌｉｎｇｎｅｄ Ｓｉｌｉｃｉｄｅ Ｐｒｏｃｅｓｓ ｆｏｒ Ｎａｎｏｓｃａｌｅ Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃ' Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ．４４，Ｎｏ．４Ｂ, 2005, ｐｐ．２１４２-２１４６ *
JPN6013001715; 三瀬信行他: '窒素を添加したＮｉ スパッタによるエピタキシャルＮｉＳｉ２ の低温形成' 第５３ 回応用物理学関係連合講演会講演予稿集 Ｎｏ．２ , 20060322, ｐ．９２９ *

Also Published As

Publication number Publication date
US20090321839A1 (en) 2009-12-31
CN101517732A (zh) 2009-08-26
WO2008035490A1 (fr) 2008-03-27
US7875935B2 (en) 2011-01-25
CN101517732B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
JP4623006B2 (ja) 半導体装置及びその製造方法
JP5672334B2 (ja) 半導体装置の製造方法
US7023064B2 (en) Temperature stable metal nitride gate electrode
JPWO2008035490A1 (ja) 半導体装置およびその製造方法
JP5157450B2 (ja) 半導体装置およびその製造方法
JP5569173B2 (ja) 半導体装置の製造方法及び半導体装置
US8026554B2 (en) Semiconductor device and manufacturing method thereof
JP5056418B2 (ja) 半導体装置およびその製造方法
JP4822852B2 (ja) 半導体装置の製造方法
JPWO2007074775A1 (ja) Ｎｍｏｓｆｅｔ及びその製造方法並びにｃｍｏｓｆｅｔ及びその製造方法
US20090057786A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5386271B2 (ja) 半導体装置および半導体装置の製造方法
JPWO2006129637A1 (ja) 半導体装置
US8344460B2 (en) Method for forming a nickelsilicide FUSI gate
US20070010050A1 (en) Method for forming semiconductor devices having reduced gate edge leakage current
JP5387173B2 (ja) 半導体装置及びその製造方法
WO2009084376A1 (ja) 半導体装置及びその製造方法
WO2008072573A1 (ja) 半導体装置の製造方法および半導体装置
JP2006024587A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130618