JP3879003B2 - シリサイド膜の作製方法 - Google Patents

シリサイド膜の作製方法 Download PDF

Info

Publication number
JP3879003B2
JP3879003B2 JP2004051790A JP2004051790A JP3879003B2 JP 3879003 B2 JP3879003 B2 JP 3879003B2 JP 2004051790 A JP2004051790 A JP 2004051790A JP 2004051790 A JP2004051790 A JP 2004051790A JP 3879003 B2 JP3879003 B2 JP 3879003B2
Authority
JP
Japan
Prior art keywords
silicide film
film
heat treatment
nisi
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004051790A
Other languages
English (en)
Other versions
JP2005243923A (ja
Inventor
理 中塚
朗 酒井
鎭明 財満
幸夫 安田
和哉 大久保
義規 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Original Assignee
Nagoya University NUC
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Tokai National Higher Education and Research System NUC filed Critical Nagoya University NUC
Priority to JP2004051790A priority Critical patent/JP3879003B2/ja
Priority to US10/925,976 priority patent/US20050189652A1/en
Priority to EP04020632A priority patent/EP1569266A2/en
Publication of JP2005243923A publication Critical patent/JP2005243923A/ja
Application granted granted Critical
Publication of JP3879003B2 publication Critical patent/JP3879003B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、シリサイド膜の作製方法、前記シリサイド膜を作製するための多層膜中間構造体、及び前記シリサイド膜を含む多層膜構造体に関する。
従来、半導体集積回路において金属/半導体接合を形成する場合、半導体基板上に金属膜を蒸着し、熱処理を加えることによって、金属−半導体化合物薄膜を形成し、これを素子の接合金属電極として用いる。シリコン系素子においては、金属としてチタン(Ti)、コバルト(Co)、ニッケル(Ni)などを用いてチタンダイシリサイド(TiSi)、コバルトダイシリサイド(CoSi)、ニッケルモノシリサイド(NiSi)、及びにニッケルダイシリサイド(NiSi)などの金属シリコン化合物(シリサイド)膜を形成する方法が一般に用いられている。
CoSiおよびNiSiなどのシリサイド膜は、シリコン基材とその格子定数差が数%しか相異しないために、前記シリサイド膜は、前記シリコン基材上にエピタキシャル成長させることができ、単結晶とすることができる。特に、NiSiは、シリコン基材との格子定数差が0.4%程度であるために、800℃以上の熱処理によって比較的容易に前記シリコン基材上にエピタキシャル成長させることができる。このため、前記NiSiはシリコン系素子において、理想的な電極材料である。
しかしながら、上述のような高温での熱処理によってNiSiエピタキシャル膜を形成する場合、その前段階で形成されるニッケルシリサイド膜中には比較的多量の多結晶NiSiが含まれており、この多結晶NiSiが熱的に不安定であることから、前記のような高温での熱処理を行うことによって多結晶のNiSi結晶粒が凝集してしまい、目的とするNiSiエピタキシャル膜の構造及び組成の均一性が劣化してしまう場合があった。
また、前記NiSiエピタキシャル膜及び前記シリコン基材の界面におけるエネルギー的な安定性の関係から、前記シリコン基板の主面に対して傾斜したファセットが多数形成され、前記界面が凹凸状になってしまう場合があった。この結果、前記NiSiはシリコン系素子の電極材料として理想的であるにも拘わらず、その潜在的な特性を十分に発揮させて、前記シリコン系素子の電極材料として実用することができないでいた。
本発明は、シリコン基材との界面が平坦であって、構造及び組成などが均一であり、シリコン系素子の実用的な電極材料などとして使用することのできるシリサイド膜を形成することを目的とする。
上記目的を達成すべく、本発明は、
所定のシリコン基材を準備する工程と、
前記シリコン基材上に、チタン介在層を形成する工程と、前記チタン介在層上に、被化合物元素含有層を形成して、多層膜中間構造体を形成する工程と、前記多層膜中間構造体に対して、350℃以下の熱処理と400℃以上の追加熱処理を順次施し、前記シリコン基材のシリコン元素と、前記被化合物元素含有層の被化合物元素とを含むシリサイド膜を形成する工程とを具え、前記被化合物元素含有層はニッケル層であって、前記シリサイド膜はニッケルシリサイド膜であることを特徴とする、シリサイド膜の作製方法である
本発明者らは、上記目的を達成すべく鋭意検討を実施した。その結果、熱処理に供する前のシリコン基材及びこのシリコン基材上に形成した、ニッケル層などのシリサイド膜を構成する被化合物元素を含む被化合物元素含有層からなる多層膜中間構造体において、前記シリコン基材と前記被化合物元素含有層との間に、チタン層を介在させることによって、前記シリコン基材と前記被化合物元素含有層との界面反応を制御することができる。
この結果、前記シリコン基材、前記チタン介在層及び前記被化合物元素含有層を含む多層膜中間構造体に対して熱処理を施し、前記シリコン基材中のシリコン元素及び前記被化合物元素含有層中の前記被化合物元素からなるシリサイド膜を作製した場合に、前記シリコン基材と前記シリサイド膜との界面は凹凸状となることはなく、極めて平坦、例えば原子レベルで平坦となることを見出した。
また、上述した本発明の方法によれば、前記シリサイド膜を極めて低い温度、例えばNiSi膜などは350℃程度の低温で作製することができる。したがって、前記NiSi膜を形成する際に、熱処理前に多結晶NiSiが存在していた場合においても、熱処理温度が比較的低いために、前記多結晶NiSiの熱的不安定性に起因した凝集などの問題を生じない。
また、目的とするシリサイド膜、特にNiSi膜を形成した後に、このシリサイド膜を例えば600℃以上の高温状態に配置した場合においても、結晶粒の凝集が生じない。したがって、構造及び組成などにおいて極めて均一なシリサイド膜を得ることができる。この結果、最終的に得た目的とするシリサイド膜、特にNiSi膜はエピタキシャル膜として形成されるために、シリコン系素子の実用的な電極材料として好適に用いることができるようになる。
なお、従来においては、NiSi膜を形成する際の熱処理温度が800℃以上であったが、本発明では、上述したように前記熱処理温度を350℃以下まで低減することができる。したがって、前記NiSi膜の作製をより簡易に行うことができるようになる。
本発明の好ましい態様においては、前記チタン介在層の厚さを50nm以下とすることができる。これによって、前記チタン介在層による上述した作用効果をさらに増長させることができるとともに、目的とするシリサイド膜中における残留チタン量を減少させることができ、チタン含有に起因したその特性変化を抑制することができる。
また、本発明では、前記シリサイド膜に対して上記熱処理の後に、追加の熱処理を施。これによって、前記シリサイド膜とシリコン基材との界面平坦性をさらに向上させることができる。この追加の熱処理温度は400℃以上とす
なお、本発明は、上述したTiSi膜、CoSi膜、NiSi膜、及びNiSi膜などの総てのシリサイド膜の作製に対して適用することができるが、特に好ましくはNiSi膜の作製に対して適用することができる。
以上説明したように、本発明によれば、シリコン基材との界面が平坦であって、構造及び組成などが均一であり、シリコン系素子の実用的な電極材料などとして使用することのできるシリサイド膜を形成することができる。
以下、本発明の詳細、並びにその他の特徴及び利点について、最良の形態に基づいて詳細に説明する。
図1及び2は、本発明のシリサイド膜の作製方法における作製工程を示す図である。最初に、図1に示すように、シリコン基材11を準備し、このシリコン基材11上にチタン介在層12を形成する。次いで、チタン介在層12上に目的とするシリサイド膜を構成する被化合物元素を含む被化合物元素含有層13を形成し、多層膜中間構造体10を作製する。
次いで、多層膜中間構造体10に対して、真空中、窒素又はアルゴンなどの雰囲気中において熱処理を施し、シリコン基材11を構成するシリコン元素と、被化合物元素含有層13を構成する前記被化合物元素とを相互拡散させ、図2に示すように、シリコン基材11上に目的とするシリサイド膜23を形成する。
チタン介在層12は、上述したように、熱処理を通じて目的とする前記シリサイド膜を形成する際に、シリコン基材11とシリサイド膜23との界面反応を抑制するために設けられているものである。この結果、シリサイド膜23を形成する際において、シリコン基材11及びシリサイド膜23の界面24において、ファセットなどの形成が抑制され、その結果、界面は凹凸などを呈することなく、極めて平坦となる。
さらに、上述した熱処理を通じて、シリサイド膜23は極めて低い温度、例えばNiSi膜などは350℃程度の低温で作製することができる。したがって、前記NiSi膜を形成する際に、熱処理前に多結晶NiSiが存在していた場合においても、前述した低い熱処理温度に起因して、前記多結晶NiSiの熱的不安定性に起因した凝集などの問題を生じない。
また、目的とするシリサイド膜、特にNiSi膜においては、その形成後において、前記シリサイド膜を例えば600℃以上の高温状態に配置した場合においても、結晶粒の凝集が生じない。したがって、構造及び組成などにおいて極めて均一なシリサイド膜を得ることができる。この結果、最終的に得た目的とするシリサイド膜、特にNiSi膜はエピタキシャル膜として形成されるために、シリコン系素子の実用的な電極材料として好適に用いることができるようになる。
チタン介在層12の厚さは50nm以下、さらには20nm以下、特には5nm以下とすることが好ましい。これによって、上述したチタン介在層12による作用効果をより増長することができるようになる。
なお、特に限定されるものではないが、チタン介在層12の上述した作用効果を実効あらしめるようにするためには、その厚さの下限値は0.5nmとすることが好ましい。
また、チタン介在層12は、上述した熱処理を通じて形成したシリサイド膜23中に分散するようになる。したがって、シリサイド膜23は、シリコン元素及び被化合物元素に加えて、微量のチタン元素を含むようになる。
なお、被化合物元素含有層13の厚さは、目的とするシリサイド膜23の厚さに応じて適宜に設定することもできる。被化合物元素含有層13は、上述した熱処理を通じて総てシリサイド膜23に転換することもできるが、一部を残存させることもできる。例えば、チタン介在層12の厚さを上述したように50nm以下とした場合は、10nm〜100nm程度の範囲に設定する。図2においては、被化合物元素含有層13は総てシリサイド膜23に転換している。
また、被化合物元素含有層13をCo層、Ni層又はPt層から構成し、シリサイド膜23として、CoSi膜、NiSi膜、又はPtSi膜などを形成する場合においても、熱処理温度などを適宜に制御することにより、エピタキシャル膜となる。したがって、これらのシリサイド膜もシリコン系素子の実用的な電極材料として使用することができる。
また、本発明においては、図2に示すようなシリサイド膜23を形成した後、このシリサイド膜23に対して、前記熱処理の後、さらに追加の熱処理を行うことよって、シリコン基材11とシリサイド膜23との界面24の平坦性を簡易かつ効果的に向上させることができる。具体的には、原子レベルで平坦な界面24を高い再現性の下に形成することができる。
例えばNiSi膜に対して前記追加の熱処理を行う場合、シリコン基材11及びNiSi膜23を含む多層膜構造体20を真空中、窒素又はアルゴンなどの雰囲気中に配置し、400℃以上、特には600℃以上の温度に加熱することによって実施する。なお、前記追加の熱処理温度の上限値は1000℃以下とすることができる。これを超える温度で熱処理を実施してもさらなる界面の平坦性は得られず、逆に界面が粗れて、その平坦性が劣化してしまう場合がある。
<シリサイド膜の形成>
(実施例1)
(100)シリコン基板を準備し、このシリコン基板上にチタン介在層を厚さ2nmに形成するとともに、前記チタン介在層上にニッケル層を厚さ9nmに形成して、多層膜中間構造体を作製した。次いで、前記多層膜中間構造体を真空中に配置するとともに、350℃の温度で30分間熱処理を実施した後、窒素雰囲気に配置し、550℃〜850℃の温度で追加の熱処理を実施し、前記シリコン基板上にニッケルシリサイド膜を形成した。
(比較例1)
チタン介在層を形成せず、かつ前記追加の熱処理を実施しない以外は、実施例1と同様にしてシリコン基板上にニッケルシリサイド膜を形成した。
(比較例2)
比較例1で得たシリコン基板及びニッケルシリサイド膜を含む多層膜構造体に対して、実施例と同じ条件下で追加の熱処理を施した。
<シリサイド膜の評価>
図3は、実施例で得たニッケルシリサイド膜のX線回折パターンを示すグラフであり、図4は、比較例1及び2で得たニッケルシリサイド膜のX線回折パターンを示すグラフである。図3及び4において温度350℃は、前記ニッケルシリサイド膜形成時の熱処理温度を指し、実施例及び比較例2の温度650℃、750℃、及び850℃は追加の熱処理温度を指している。
図3から明らかなように、350℃の熱処理で得たニッケルシリサイド膜、並びに650℃及び750℃の追加の熱処理で得たニッケルシリサイド膜では、Si(311)結晶面以外からの回折ピークは見られず、また、850℃の追加の熱処理で得たニッケルシリサイド膜では、C54−TiSiの結晶ピークが観察されるのみであることが分かる。これは、エピタキシャルNiSi膜において、NiSi結晶相の回折ピークがSi(311)結晶面からの回折ピークに一致することを考慮すると、350℃の熱処理によって既にエピタキシャルNiSi膜が形成され、850℃までの追加の熱処理によって、その構造が維持されていることを示している。
また、図4から明らかなように、比較例1では350℃の熱処理によって、NiSiの多結晶が形成され、750℃までの追加の熱処理ではNiSi結晶相が安定に存在するが、850℃の追加の熱処理ではNiSi結晶相が消失していることが分かる。すなわち、この場合も、エピタキシャルNiSi膜において、NiSi結晶相の回折ピークがSi(311)結晶面からの回折ピークに一致することを考慮すると、850℃の追加の熱処理によって、前記ニッケルシリサイド膜中にはNiSi相が生成していることを示している。
図5は、実施例で得たニッケルシリサイド膜の表面SEM写真であり、図6は、比較例2で得たニッケルシリサイド膜の表面SEM写真である。なお、いずれの場合も、追加の熱処理温度は750℃である。図5及び6から明らかなように、実施例1で得たニッケルシリサイド膜では極めて均一な膜表面が形成されているのに対し、比較例2で得たニッケルシリサイド膜では、その表面構造が極めて不均一になっていることが分かる。なお、特性X線を用いた組成分析より、図6における黒色部分はシリコン基板の露出した部分であることが判明した。
図7は、実施例で得たニッケルシリサイド膜の断面TEM写真であり、図8は、比較例2で得たニッケルシリサイド膜の断面TEM写真である。なお、いずれの場合も、追加の熱処理温度は850℃である。図7及び8から明らかなように、実施例1で得たニッケルシリサイド膜は、シリコン基板に対して原子レベルで平坦な界面を有するのに対し、比較例2で得たニッケルシリサイド膜では、局所的に{111}ファセットが形成され、シリコン基板に対して極めて不均一な(凹凸状の)界面を有することが判明した。
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
本発明のシリサイド膜の作製方法における作製工程を示す図である。 同じく、本発明のシリサイド膜の作製方法における作製工程を示す図である。 本発明の作製方法に従って得たニッケルシリサイド膜のX線回折パターンを示すグラフである。 本発明と異なる作製方法に従って得たニッケルシリサイド膜のX線回折パターンを示すグラフである。 本発明の作製方法に従って得たニッケルシリサイド膜の表面SEM写真である。 本発明と異なる作製方法に従って得たニッケルシリサイド膜の表面SEM写真である。 本発明の作製方法に従って得たニッケルシリサイド膜の断面TEM写真である。 本発明と異なる作製方法に従って得たニッケルシリサイド膜の断面TEM写真である。
符号の説明
10 多層膜中間構造体
11 シリコン基材
12 チタン介在層
13 被化合物元素含有層
20 多層膜構造体
23 シリサイド膜
24 シリコン基材とシリサイド膜との界面

Claims (4)

  1. 所定のシリコン基材を準備する工程と、
    前記シリコン基材上に、チタン介在層を形成する工程と、
    前記チタン介在層上に、被化合物元素含有層を形成して、多層膜中間構造体を形成する工程と、
    前記多層膜中間構造体に対して、350℃以下の熱処理と400℃以上の追加熱処理を順次施し、前記シリコン基材のシリコン元素と、前記被化合物元素含有層の被化合物元素とを含むシリサイド膜を形成する工程と、
    を具え
    前記被化合物元素含有層はニッケル層であって、前記シリサイド膜はニッケルシリサイド膜であることを特徴とする、シリサイド膜の作製方法。
  2. 前記チタン介在層の厚さが50nm以下であることを特徴とする、請求項1に記載のシリサイド膜の作製方法。
  3. 前記シリサイド膜はエピタキシャル膜であることを特徴とする、請求項1又は2に記載のシリサイド膜の作製方法。
  4. 前記ニッケルシリサイド膜はニッケルダイシリサイド(NiSi)膜であることを特徴とする、請求項1、2または3に記載のシリサイド膜の作製方法。
JP2004051790A 2004-02-26 2004-02-26 シリサイド膜の作製方法 Expired - Lifetime JP3879003B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004051790A JP3879003B2 (ja) 2004-02-26 2004-02-26 シリサイド膜の作製方法
US10/925,976 US20050189652A1 (en) 2004-02-26 2004-08-26 Method for fabricating a silicide film, multilayered intermediate structure and multilayered structure
EP04020632A EP1569266A2 (en) 2004-02-26 2004-08-31 Method for fabricating a silicide film, multilayered intermediate structure and multilayered structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004051790A JP3879003B2 (ja) 2004-02-26 2004-02-26 シリサイド膜の作製方法

Publications (2)

Publication Number Publication Date
JP2005243923A JP2005243923A (ja) 2005-09-08
JP3879003B2 true JP3879003B2 (ja) 2007-02-07

Family

ID=34747513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004051790A Expired - Lifetime JP3879003B2 (ja) 2004-02-26 2004-02-26 シリサイド膜の作製方法

Country Status (3)

Country Link
US (1) US20050189652A1 (ja)
EP (1) EP1569266A2 (ja)
JP (1) JP3879003B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173743A (ja) * 2005-12-26 2007-07-05 Toshiba Corp 半導体装置の製造方法
JP5116003B2 (ja) * 2006-02-27 2013-01-09 セイコーエプソン株式会社 シリサイドの形成方法及び半導体装置の製造方法
JP2007242894A (ja) * 2006-03-08 2007-09-20 Toshiba Corp 半導体装置およびその製造方法
JP4920310B2 (ja) * 2006-05-30 2012-04-18 株式会社東芝 半導体装置およびその製造方法
CN104752182B (zh) * 2013-12-30 2020-01-07 中国科学院上海微系统与信息技术研究所 一种利用Ti插入层制作NiSiGe材料的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047111A (en) * 1985-03-16 1991-09-10 Director-General Of The Agency Of Industrial Science And Technology Method of forming a metal silicide film
JP2692554B2 (ja) * 1993-12-16 1997-12-17 日本電気株式会社 半導体装置の製造方法
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
US6492694B2 (en) * 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6229167B1 (en) * 1998-03-24 2001-05-08 Rohm Co., Ltd. Semiconductor device and method of manufacturing the same
US6440851B1 (en) * 1999-10-12 2002-08-27 International Business Machines Corporation Method and structure for controlling the interface roughness of cobalt disilicide
US6730587B1 (en) * 2000-12-07 2004-05-04 Advanced Micro Devices, Inc. Titanium barrier for nickel silicidation of a gate electrode
US6534871B2 (en) * 2001-05-14 2003-03-18 Sharp Laboratories Of America, Inc. Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
US6495460B1 (en) * 2001-07-11 2002-12-17 Advanced Micro Devices, Inc. Dual layer silicide formation using a titanium barrier to reduce surface roughness at silicide/junction interface
US6958814B2 (en) * 2002-03-01 2005-10-25 Applied Materials, Inc. Apparatus and method for measuring a property of a layer in a multilayered structure
US6873051B1 (en) * 2002-05-31 2005-03-29 Advanced Micro Devices, Inc. Nickel silicide with reduced interface roughness
US6787864B2 (en) * 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
DE10245607B4 (de) * 2002-09-30 2009-07-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht

Also Published As

Publication number Publication date
JP2005243923A (ja) 2005-09-08
US20050189652A1 (en) 2005-09-01
EP1569266A2 (en) 2005-08-31

Similar Documents

Publication Publication Date Title
TWI223834B (en) Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same
Mangelinck et al. Enhancement of thermal stability of NiSi films on (100) Si and (111) Si by Pt addition
CA2572959C (en) Silicon-rich nickel-silicide ohmic contacts for sic semiconductor devices
KR0155587B1 (ko) 반도체 웨이퍼의 실리콘 층 위에 규화 티탄 층을 형성하는 방법
JP2007534580A (ja) 半絶縁性GaNおよびその製造方法
JP2004331453A (ja) Iii−v族化合物結晶およびその製造方法
JP2005311347A (ja) ショットキー接合型半導体装置の製造方法
JP2007220889A (ja) ショットキー接合型半導体素子およびその製造方法
JP2003526219A5 (ja)
JP6502193B2 (ja) シリコン微結晶複合体膜、熱電材料及びそれらの製造方法
JP3879003B2 (ja) シリサイド膜の作製方法
JP2005057233A (ja) 半導体素子の製造方法及びそれによって製造された半導体素子
KR100578104B1 (ko) 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법
JP2010114449A (ja) シリコンを含む基板上にニッケルモノシリサイドNiSiを含む層を調製する方法
Mann et al. The C49 to C54‐TiSi2 transformation in self‐aligned silicide applications
JP2002289558A (ja) SiGe上に熱的に安定化したニッケルゲルマノシリサイドを形成するための方法
Mangelinck et al. Formation and stability of Ni (Pt) silicide on (100) Si and (111) Si
WO2001084609A1 (en) Method for low temperature formation of stable ohmic contacts to silicon carbide
CN115084370A (zh) 一种相变薄膜、薄膜制备方法及相变存储器
Rodriguez et al. Phase formation sequence and cobalt behavior in the Ni0. 9 Co0. 1 system during the thin film solid-state formation
JP3733424B2 (ja) ニッケルシリコン系薄膜、ニッケルシリコン系多層膜構造及びニッケルシリコン系薄膜の作製方法
JP3700004B2 (ja) コバルトシリサイド膜の作製方法、コバルトシリサイド膜、及びコバルトシリサイド膜作製用の多層膜中間構造体
US7030000B2 (en) Method for fabricating a metallic oxide of high dielectric constant, metallic oxide of high dielectric constant, gate insulating film and semiconductor element
US20040050319A1 (en) Nickel-silicon compound forming method, semiconductor device manufacturing method, and semiconductor device
JPH09320985A (ja) 半導体装置および該半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060421

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3879003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term