JP2003526219A5 - - Google Patents

Download PDF

Info

Publication number
JP2003526219A5
JP2003526219A5 JP2001565434A JP2001565434A JP2003526219A5 JP 2003526219 A5 JP2003526219 A5 JP 2003526219A5 JP 2001565434 A JP2001565434 A JP 2001565434A JP 2001565434 A JP2001565434 A JP 2001565434A JP 2003526219 A5 JP2003526219 A5 JP 2003526219A5
Authority
JP
Japan
Prior art keywords
layered superlattice
superlattice material
seed layer
substrate
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001565434A
Other languages
English (en)
Other versions
JP3962258B2 (ja
JP2003526219A (ja
Filing date
Publication date
Priority claimed from US09/521,094 external-priority patent/US6562678B1/en
Application filed filed Critical
Publication of JP2003526219A publication Critical patent/JP2003526219A/ja
Publication of JP2003526219A5 publication Critical patent/JP2003526219A5/ja
Application granted granted Critical
Publication of JP3962258B2 publication Critical patent/JP3962258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【特許請求の範囲】
【請求項1】 集積回路(100)の層状超格子材料の薄膜(124、226、528、578,728)を形成する方法であって、
40nmより薄い厚さを有する該層状超格子材料のシード層(552、572、722)を第1の基板温度で加熱された基板上に堆積するために、該加熱された基板を含むCVD反応チャンバ(430)内に、該層状超格子材料を形成するのに適している第1の反応体ガスを流し込む工程(310)と、
該加熱された基板上の該シード層を処理する工程(312、314)と、
該層状超格子材料の薄膜を形成するために、前記第1の基板温度より10℃〜100℃低い第2の基板温度で加熱された基板を含むCVD反応チャンバ内に、該層状超格子材料を形成するのに適している第2の反応体ガスを流し込む工程(316)と、
を含む、方法。
【請求項2】 前記加熱された基板は、前記第1の反応体ガスを流し込む工程の間、400℃〜700℃の範囲内の前記第1の基板温度を有する、請求項1に記載の方法。
【請求項3】 前記シード層は、1nm〜25nmの範囲内の厚さを有する、請求項1に記載の方法。
【請求項4】 前記シード層を処理する工程は、該シード層を高速熱処理する工程を含む、請求項1に記載の方法。
【請求項5】 前記シード層を高速熱処理する工程は、600℃〜700℃の範囲内の温度で行われる、請求項に記載の方法。
【請求項6】 前記シード層を高速熱処理する工程は、30秒〜10分の範囲内の期間だけ行われる、請求項に記載の方法。
【請求項7】 前記シード層を処理する工程は、該シード層を炉アニールする工程を含む、請求項1に記載の方法。
【請求項8】 前記シード層を炉アニールする工程は、400℃〜700℃の範囲内の温度で行われる、請求項7に記載の方法。
【請求項9】 前記シード層を炉アニールする工程は、10分〜30分の範囲内の期間で行われる、請求項に記載の方法。
【請求項10】 前記第2の反応体ガスを流し込む工程の間、前記加熱された基板は、400℃〜700℃の範囲内の前記第2の基板温度を有する、請求項1に記載の方法。
【請求項11】 前記層状超格子材料の薄膜を処理する工程をさらに含む、請求項1に記載の方法。
【請求項12】 前記層状超格子材料の薄膜を処理する工程は、該層状超格子材料の薄膜を高速熱処理する工程を含む、請求項1に記載の方法。
【請求項13】 前記層状超格子材料の薄膜を高速熱処理する工程は、600℃〜700℃の範囲内の温度で行われる、請求項1に記載の方法。
【請求項14】 前記層状超格子材料の薄膜を高速熱処理する工程は、30秒〜10分の範囲内の期間で行われる、請求項1に記載の方法。
【請求項15】 前記層状超格子材料の薄膜を処理する工程は、該層状超格子材料の薄膜を炉アニールする工程を含む、請求項1に記載の方法。
【請求項16】 前記層状超格子材料の薄膜を炉アニールする工程は、600℃〜700℃の範囲内の温度で行われる、請求項1に記載の方法。
【請求項17】 前記層状超格子材料の薄膜を炉アニールする工程は、10分〜30分の範囲内の期間で行われる、請求項1に記載の方法。
【請求項18】 前記層状超格子材料の薄膜を処理する工程は、該層状超格子材料の薄膜を炉アニールする工程を含む、請求項1に記載の方法。
【請求項19】 前記層状超格子材料の薄膜を炉アニールする工程は、550℃〜650℃の範囲内の温度で行われる、請求項1に記載の方法。
【請求項20】 前記層状超格子材料の薄膜を炉アニールする工程は、10分〜3時間の範囲内の期間で行われる、請求項1に記載の方法。
【請求項21】 前記層状超格子材料は、0≦x≦1の場合のSrBi(Ta1−xNbの式を有する材料を含む、請求項1に記載の方法。
【請求項22】 前記シード層は、前記層状超格子材料より高いNb含有量を有する、請求項2に記載の方法。
第1の実施形態において、シード層は、典型的には、かなり連続的で、一様に厚い層であり、好適には約25nmの厚さである。しかし、第2の一般的な実施形態において、第1の反応体ガスによって形成されたシード層は、連続的な層よりむしろ、層状超格子材料の「島」を含み得る。より厚い層を堆積することから知られた堆積速度に基づいて、5nm〜25nmの範囲内、好適には約10nmの「名目上の厚さ」を有する層に対応する第1の前駆化合物の量が、CVD反応チャンバ内に流し込まれる。量が非常に少ないため、金属含有化合物の一様でない堆積は、滑らかで一様なコーティングよりむしろ、材料の島として基板上に堆積される。この厚さは、厚さが一様でなく、実際的に測定可能でないため、「名目上の厚さ」と呼ばれる。堆積されたシード層の量は、量が一様に分配されないにも関わらず、知られた堆積平均速度で所定の期間内に堆積される量に対応する。600℃〜700℃の範囲内の第1の基板温度において、通常、加熱された基板だけで、島内に最初に堆積される金属化合物の反応および結晶化のための十分な加熱が提供されて、層状超格子材料が形成される。RTPおよび炉アニールによるオプション処理は、シード層内の結晶質層状超格子材料の島の形成を向上させる。第2の反応体ガスがCVD反応チャンバ内に流し込まれる間、基板は、第2の基板温度によって加熱される。第2の基板温度は、第1の基板温度より10℃〜100℃低い。第2の反応体ガスが分解し、加熱された基板上に金属化合物を堆積する場合、シード層の結晶質の島の表面でのみ結晶成長が起こり、結果として、最終的な多結晶の層状超格子材料の薄膜において、大きな粒子サイズが得られる。この実施形態において、第2の反応体ガスを流し込む前に、シード層の処理を行う必要はない。RTPまたは炉アニールによる処理は、オプションとして、層状超格子材料の形成を向上させるために、第2の反応体ガスの反応前または後に行われ得る。
別の変形例において、25nmより薄い、好適には、約10nmの名目状の厚さを有する非常に薄いシード層が、工程310において堆積される。図9に示すように、一様な厚さを有する層ではなく、「島」572がウェハ550の基板570上に堆積する。この変形例において、600℃〜700℃の加熱された基板570の典型的な第1の基板温度は、典型的には、島572に堆積された材料の反応および結晶化を引き起こすのに十分であり、図10に示すように、結晶質層状超格子材料の島574が形成される。その後、図11に示すように、工程316において、第1の基板温度より約10℃〜100℃低い第2の基板温度で、さらなる材料576が加熱された基板570上に堆積される。結晶質の島574および加熱された基板の熱の存在は、典型的には、図12に示すように、増加した粒子サイズを有する多結晶の層状超格子材料の薄膜578の反応および結晶化に十分である。
JP2001565434A 2000-03-07 2001-02-21 層状超格子材料を製造する化学蒸着プロセス Expired - Fee Related JP3962258B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/521,094 2000-03-07
US09/521,094 US6562678B1 (en) 2000-03-07 2000-03-07 Chemical vapor deposition process for fabricating layered superlattice materials
PCT/US2001/005572 WO2001066834A2 (en) 2000-03-07 2001-02-21 Chemical vapor deposition process for fabricating layered superlattice materials

Publications (3)

Publication Number Publication Date
JP2003526219A JP2003526219A (ja) 2003-09-02
JP2003526219A5 true JP2003526219A5 (ja) 2007-05-17
JP3962258B2 JP3962258B2 (ja) 2007-08-22

Family

ID=24075326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001565434A Expired - Fee Related JP3962258B2 (ja) 2000-03-07 2001-02-21 層状超格子材料を製造する化学蒸着プロセス

Country Status (4)

Country Link
US (2) US6562678B1 (ja)
JP (1) JP3962258B2 (ja)
TW (1) TW527665B (ja)
WO (1) WO2001066834A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617626B2 (en) * 2001-02-28 2003-09-09 Fujitsu Limited Ferroelectric semiconductor memory device and a fabrication process thereof
GB2393578B (en) * 2001-07-09 2005-10-26 Plastic Logic Ltd Lamellar polymer architecture
US6815223B2 (en) * 2002-11-22 2004-11-09 Symetrix Corporation Low thermal budget fabrication of ferroelectric memory using RTP
US7118726B2 (en) 2002-12-13 2006-10-10 Clark Manufacturing, Llc Method for making oxide compounds
US6878576B1 (en) * 2003-06-26 2005-04-12 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US6830964B1 (en) * 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US20050019960A1 (en) * 2003-07-25 2005-01-27 Moon-Sook Lee Method and apparatus for forming a ferroelectric layer
JP3937174B2 (ja) * 2004-03-22 2007-06-27 セイコーエプソン株式会社 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体メモリおよび圧電素子
WO2006049059A1 (ja) * 2004-11-02 2006-05-11 Adeka Corporation 金属化合物、薄膜形成用原料及び薄膜の製造方法
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
KR100631972B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 화학기상증착 공정을 이용한 초격자 반도체 구조를 제조하는 방법
EP1994555A4 (en) * 2006-03-10 2009-12-16 Advanced Tech Materials PRECURSOR COMPOSITIONS FOR STORING ATOMIC LAYERS AND CHEMICAL PREVENTION OF TITANIUM, LANTHANATE AND DIELECTRIC TANTALATE FILMS
US8455049B2 (en) 2007-08-08 2013-06-04 Advanced Technology Materials, Inc. Strontium precursor for use in chemical vapor deposition, atomic layer deposition and rapid vapor deposition
KR101370275B1 (ko) * 2007-08-21 2014-03-05 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
US20140037988A1 (en) * 2010-04-27 2014-02-06 Ppg Industries Ohio, Inc. Method of depositing niobium doped titania film on a substrate and the coated substrate made thereby
US9373677B2 (en) 2010-07-07 2016-06-21 Entegris, Inc. Doping of ZrO2 for DRAM applications
WO2013177326A1 (en) 2012-05-25 2013-11-28 Advanced Technology Materials, Inc. Silicon precursors for low temperature ald of silicon-based thin-films
WO2014124056A1 (en) 2013-02-08 2014-08-14 Advanced Technology Materials, Inc. Ald processes for low leakage current and low equivalent oxide thickness bitao films
CN115734614A (zh) * 2021-08-27 2023-03-03 联华电子股份有限公司 半导体元件及其制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
US5128316A (en) * 1990-06-04 1992-07-07 Eastman Kodak Company Articles containing a cubic perovskite crystal structure
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5648114A (en) 1991-12-13 1997-07-15 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JP3407204B2 (ja) 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
US5527587A (en) * 1994-09-01 1996-06-18 Top Source Technologies, Inc. Trim piece and method for making same
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
JP3476932B2 (ja) 1994-12-06 2003-12-10 シャープ株式会社 強誘電体薄膜及び強誘電体薄膜被覆基板並びに強誘電体薄膜の製造方法
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3891603B2 (ja) 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
US5997642A (en) 1996-05-21 1999-12-07 Symetrix Corporation Method and apparatus for misted deposition of integrated circuit quality thin films
US6303391B1 (en) * 1997-06-26 2001-10-16 Advanced Technology Materials, Inc. Low temperature chemical vapor deposition process for forming bismuth-containing ceramic films useful in ferroelectric memory devices
JP3705886B2 (ja) 1996-12-25 2005-10-12 日立建機株式会社 油圧駆動制御装置
JPH10195656A (ja) * 1996-12-27 1998-07-28 Matsushita Electric Ind Co Ltd 酸化物薄膜の製造方法およびそれに用いる製造装置
JP3103916B2 (ja) * 1997-07-09 2000-10-30 ソニー株式会社 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル
US6225156B1 (en) * 1998-04-17 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
JP2000022105A (ja) * 1998-06-30 2000-01-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6171934B1 (en) * 1998-08-31 2001-01-09 Symetrix Corporation Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
EP1163698A1 (en) * 1999-02-16 2001-12-19 Symetrix Corporation Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
US6236076B1 (en) * 1999-04-29 2001-05-22 Symetrix Corporation Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US6495878B1 (en) * 1999-08-02 2002-12-17 Symetrix Corporation Interlayer oxide containing thin films for high dielectric constant application
JP4437178B2 (ja) * 2000-02-04 2010-03-24 国立大学法人東京工業大学 強誘電体材料薄膜の成膜方法とその用途

Similar Documents

Publication Publication Date Title
JP2003526219A5 (ja)
JP3315116B2 (ja) 低比抵抗窒化チタン膜の製造方法
TWI312172B (ja)
JP2005537660A5 (ja)
JP2006066860A (ja) 薄膜トランジスタ製造方法
US6436820B1 (en) Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å
JP3667038B2 (ja) Cvd成膜方法
JP2000196082A (ja) 半導体素子のゲ―ト電極形成方法
CN111341645B (zh) 氮化铝半导体薄膜的制作方法及其结构
JPH11150073A (ja) 薄膜作成装置
JP2001110750A5 (ja)
JPS5840820A (ja) シリコン単結晶膜形成法
TWI466176B (zh) 用以沉積薄膜的方法和設備
JP2001028372A (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP2803556B2 (ja) バリアメタル層の形成方法
JPH06140325A (ja) 多結晶シリコン薄膜およびその形成法
CN1752282A (zh) 一种消除氮化钛膜应力、降低膜电阻的退火工艺方法
TW201029057A (en) Manufacturing method of using ion implantation to form metal induced crystallization
JP4527090B2 (ja) 半導体基材の製造方法
JP3685216B2 (ja) 窒化チタン薄膜の作成方法及び薄膜デバイス
JP2004103671A (ja) エピタキシャル成長によるSiC膜の製造方法
JPH021124A (ja) 誘電体膜の製造方法
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
US7507290B2 (en) Flux assisted solid phase epitaxy
JPH1116838A (ja) 多結晶シリコン膜の成長方法およびcvd装置