DE3211761C2 - - Google Patents
Info
- Publication number
- DE3211761C2 DE3211761C2 DE3211761A DE3211761A DE3211761C2 DE 3211761 C2 DE3211761 C2 DE 3211761C2 DE 3211761 A DE3211761 A DE 3211761A DE 3211761 A DE3211761 A DE 3211761A DE 3211761 C2 DE3211761 C2 DE 3211761C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- substrate
- gate electrode
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 230000008569 process Effects 0.000 claims abstract description 18
- 230000008021 deposition Effects 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000005516 engineering process Methods 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000012495 reaction gas Substances 0.000 claims abstract description 4
- 238000002844 melting Methods 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 11
- 229910000039 hydrogen halide Inorganic materials 0.000 abstract description 2
- 239000012433 hydrogen halide Substances 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- -1 halogenated silane compound Chemical class 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- OEIMLTQPLAGXMX-UHFFFAOYSA-I tantalum(v) chloride Chemical compound Cl[Ta](Cl)(Cl)(Cl)Cl OEIMLTQPLAGXMX-UHFFFAOYSA-I 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
- H01L29/41783—Raised source or drain electrodes self aligned with the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von
integrierten MOS-Feldeffekttransistorschaltungen in Sili
ziumgate-Technologie, bei dem die diffundierten Gebiete
durch eine aus hochschmelzenden Metallsiliziden be
stehende Schicht niederohmig gemacht werden und damit
als Leiterbahnen verwendbar werden, wobei das Metall
silizid nach Fertigstellung der Polysiliziumebene und
der Erzeugung der als Source/Drain-Zonen dienenden Be
reiche der Schaltung durch direktes Abscheiden auf den
mit den MOS-Strukturen versehenen Halbleitersubstrat er
zeugt wird.
Eine Verringerung der Strukturgrößen von integrierten
MOS-Schaltungen erfordert auch eine Verminderung der
Tiefe von Diffusionsgebieten. Dadurch bedingt erhöht sich
der Schichtwiderstand erheblich. Dies führt zu uner
wünscht hohen Verzögerungszeiten bei n⁺-Silizium-Leitun
gen und zu hohen Source/Drain-Serienwiderständen, die
die Funktion von Kurzkanaltransistoren beeinträchtigen.
Diese Schwierigkeiten können umgangen werden durch eine
selbstjustierende Silizidierung von Diffusionsgebieten.
Es ergibt sich im gleichen Verfahrensschritt die Mög
lichkeit auch die Polysiliziumgates mit Silizid zu ver
sehen (Polyzid-Gate). Aus einem Aufsatz von T. Shibata
et. al. aus den Proceedings of IEDM 81, paper no. 28.2,
Seite 647 bis 650 ist bekannt, dafür Platinsilizid zu
verwenden, welches durch Reaktion von aufgedampftem Platin und
Siliziumsubstrat erzeugt wird. Die Nachteile dieses Verfahrens
sind:
- a) ein Verbrauch von Silizium bei der Silizidierung, wodurch Kurzschlußgefahr zum Substrat bei flachen Diffusionsgebieten besteht,
- b) die Temperaturbeständigkeit wird nur für Temperaturen klei ner 800°C gewährleistet,
- c) es ist ein aufwendiges Metallisierungssystem mit Diffusions barriere erforderlich; durch die Vielfachschicht treten Ätz probleme auf,
- d) der Prozeß ist nicht kompatibel mit flußsäurehaltigen Chemi kalien.
Die Kurzschlußgefahr kann durch Abscheidung von Platin/Silizium-
oder Platin/Wolfram-Gemischen umgangen werden. Dadurch wird -
bei Platin/Wolfram allerdings nur bei den niedrigen Temperatu
ren - der Verbrauch von Substrat-Silizium reduziert. Es geht je
doch die Selbstjustierung verloren und es werden Fotolithogra
phieschritte notwendig.
Als selbstjustierende Alternative wurde auch eine selektive
Wolfram-Abscheidung (siehe P. A. Gargini, J. Beinglass, Procee
dings of IEDM 81, paper no. 3.2, Seite 54) vorgeschlagen. Folge
prozesse sind aber auf kleiner 500°C beschränkt, da sonst Wolf
ramsilizidbildung mit Siliziumverbrauch im Kontakt eintritt.
Dies hat bei flachen Diffusionsgebieten wieder die Möglichkeit
von Substratkurzschlüssen zur Folge.
Ein Verfahren zur Herstellung von Feldeffekttransistoren mit
gut leitenden Gate-, Source- und Drain-Elektroden ist aus IBM
TDB, Vol. 24, No. 5, 1981, Seite 2543/2544 bekannt. Mit Hilfe
einer Photolackmaske werden Source- und Drain-Gebiete in einem
mit einem Gateoxid versehenen Substrat durch Implantation er
zeugt. Nach Entfernung der Photolackmaske wird eine dotierte
Polysiliziumschicht ganzflächig erzeugt. Mit Hilfe einer weiteren
Photolackmaske werden die Bereiche der Polysiliziumschicht für
die Source- und Drain- sowie die Gateelektrode mit Kobalt oder
Kobaltsilizid versehen. Auf der Photolackmaske abgeschiedenes
Kobalt oder Kobaltsilizid wird in einem lift-off-Prozeß ent
fernt.
Aus GB 20 74 374 A ist ein Verfahren zur Herstellung eines
Feldeffekttransistors bekannt, bei dem eine mit Flankenoxidationen
versehene Gateelektrode als Maske bei der Herstellung von
Source- und Drain-Gebieten dient. Source- und Drain-Gebiete
werden z. B. durch Implantation und Diffusion erzeugt. Durch
Aufsputtern von einem Metall, z. B. Platin wird aus den frei
liegenden Siliziumoberflächen eine Silizidschicht gebildet.
Aus der IBM TDB, Vol. 24, No. 4, 1981, Seite 1970 bis 1973 sind
selbstjustierte Silizidleiter in Feldeffekttransistorschalt
kreisen bekannt. Dabei wird ausgenutzt, daß bestimmte Übergangs
metalle nur mit einkristallinem oder polykristallinem Silizium
reagieren, während sie nicht mit Siliziumoxid reagieren. Mit
Hilfe selektiver Ätzmittel, die die Metalle, jedoch nicht das
Silizid und das Siliziumoxid angreifen, wird nicht reagiertes
Metall entfernt.
Die Erfindung löst die gestellte Aufgabe der Verwendung von
Metallsiliziden zur Reduzierung des Schichtwiderstandes der
Diffusionsgebiete bei VLSI (Very large scale integration)-
Prozessen mit sehr flachen Diffusionsgebieten im Substrat auf
die im Anspruch 1 geschilderte Weise. Dabei liegt es insbe
sondere im Rahmen des Erfindungsgedankens, als Metallsilizide
die Silizide von Tantal, Wolfram, Titan und Molybdän zu
verwenden.
Weitere Ausgestaltungen der Erfindung gehen aus den Unteran
sprüchen hervor.
Durch das Verfahren nach der Lehre der Erfindung, bei dem die
Diffusionsgebiete im Substrat und die Polysiliziumgatebereiche
selbstjustierend durch selektive Abscheidung von Tantalsilizid
mit Silizid versehen werden und dadurch niederohmig gemacht wer
den (3 Ω/), ist die Möglichkeit gegeben, MOS-Feldeffekttran
sistoren mit geringen Source/Drain-Serienwiderständen herzu
stellen. Außerdem entfällt durch die selektive Abscheidung des
Silizids ein Fotolithographieprozeß. Bei Verwendung von Tantal
silizid ergibt sich eine gute Haftfestigkeit; das System Tan
talsilizid/Silizium ist bei Temperaturen von 1000°C stabil. Aus
diesem Grunde ist das erfindungsgemäße Verfahren mit den übli
chen Metallisierungsprozessen der Siliziumgate-Technologie voll
kompatibel.
Im folgenden werden anhand der Fig. 1 bis 6 zwei verschiede
ne Prozeßabläufe, welche besonders günstige Ausführungsbeispiele
nach der Lehre der Erfindung darstellen, näher beschrieben. Da
bei sind in den Figuren im Schnittbild nur die erfindungswesent
lichen Verfahrensschritte dargestellt; gleiche Teile sind mit
gleichen Bezugszeichen versehen.
Die Fig. 1 bis 4 betreffen den Herstellungsgang eines
MOS-Feldeffekttransistors, bei dem zur Verhinderung der
Oxidation auf der Polysiliziumoberfläche eine Nitrid
schicht verwendet worden ist, während die Fig. 5 und 6
eine von den Fig. 1 und 2 abweichende Prozeßfolge dar
stellen, wobei nach der Strukturierung der Polysilizium
gateelektrode eine CVD-Oxid-Abscheidung und ein aniso
troper Ätzprozeß durchgeführt worden ist.
Fig. 1: Auf einer einkristallinen, p-dotierten (100)-orien
tierten Siliziumsubstratscheibe 1 mit einem spezifischen
Widerstand im Bereich von 2 bis 50 Ω · cm werden mit Hilfe
der bekannten LOCOS-Technik (Nitridbeschichtung, Nitrid
strukturierung) nach erfolgter Feldimplantation Feldoxid
bereiche 2 (dox = 700 nm) und aktive Bereiche definiert.
Nach Entfernung der Nitridmaske wird durch Aufoxidation
in den aktiven Bereichen das Gateoxid 3 in einer Schicht
dicke von 40 nm erzeugt. Darauf wird durch einen
CVD-Prozeß (chemical vapor deposition) ganzflächig eine
500 nm dicke Polysiliziumschicht 4 abgeschieden und mit
Phosphor n⁺ dotiert. Auf die Polysiliziumschicht 4 wird
anschließend ganzflächig eine Siliziumnitridschicht 5 in
einer Schichtdicke von z. B. 100 nm abgeschieden.
Fig. 2: Die Siliziumnitridschicht 5 wird mit der da
runterliegenden Polysiliziumschicht 4 entsprechend der
Polysiliziumgateelektrode 6 strukturiert und anschließend
die bei der Strukturierung freien einkristallinen
Substratoberflächen 1 und die Polysiliziumflanken 7
durch thermische Oxidation erneut mit einer Oxidschicht
versehen, wobei sich an den Flanken 7 des hochdotierten
Polysiliziumbereiches 6 eine Schichtdicke von 200 nm,
auf den übrigen einkristallinen Bereichen 8 des Substrats 1
von 60 nm einstellt. Es folgt nun eine Arsen-Ionenim
plantation zur Erzeugung der n⁺-dotierten Source/Drain-
Bereiche 9.
Fig. 3: Die als Maske dienende Nitridschicht 5 wird
nun entfernt und eine ganzflächige Oxidätzung durchge
führt, wobei die Oxidschicht 8 ganz abgetragen wird.
Dann erfolgt der erfindungswesentliche Schritt der
selektiven Abscheidung von Tantalsilizid 10 auf den
aus Silizium bestehenden Oberflächenbereichen 6 und 9
des Substrats. Bei dieser Abscheidung wird Tantalsilizid
aus der Gasphase aus einem Chlorwasserstoff abspaltenden
Reaktionsgasgemisch abgeschieden, wobei der Druck, die
Abscheidetemperatur und die Zusammensetzung des
Reaktionsgases auf Werte eingestellt werden, bei denen
durch die Anwesenheit des Halogenwasserstoffs bei der
thermischen Zersetzung mit Ausnahme der aus Silizium be
stehenden Oberflächenbereiche 6, 9 des Substrats eine
Keimbildung in den anderen Bereichen 2, 7 unterdrückt
wird. Das Mischungsverhältnis des aus Tantalchlorid,
Wasserstoff und einer halogenierten Silanverbindung, bei
spielsweise Dichlorsilan (SiH2Cl2), wird auf 1 : 10 : 2, der
Druck auf 133 Pa und die Substrattemperatur 1 auf
850°C eingestellt. Die Aufwachsrate der Tantalsilizid
schicht 10 beträgt 100 nm/min, die Schichtdicke 300 nm,
der spezifische elektrische Widerstand 1,5 bis 3 Ω/
(Flächeneinheit).
Fig. 4: Im Anschluß an die selektive Silizidabscheidung
10 erfolgt die Abscheidung des Zwischenoxids 11, wel
ches als Isolationsoxid zwischen der Tantalsilizidebene 10
und der Metallisierungsebene 12 dient. Dies kann bei
spielsweise durch eine CVD-Abscheidung in einer Schicht
dicke von 1000 nm erfolgen. Es wird nun der Kontakt für
den mit Tantalsilizid 10 belegten n⁺-Bereich 9b ge
öffnet und die aus Aluminium/Silizium bestehende Leiter
bahnebene 12 in bekannter Weise erzeugt.
Fig. 5: In einer anderen Version des erfindungsgemäßen
Verfahrens wird nach der Durchführung des LOCOS-Prozesses
(Erzeugung der Feldoxidbereiche 2 auf dem Substrat 1,
Difinition der aktiven Bereiche) und der Durchführung
der Gateoxidation 3 (wie bei Fig. 1 beschrieben) durch
einen CVD-Prozeß eine 500 nm dicke Polysiliziumschicht
abgeschieden, mit Phosphor dotiert und als Polysili
ziumgateelektrode 6 strukturiert. Nach Entfernen der
Gateoxidschicht im Bereich der nicht von der Gate
elektrode 6 bedeckten Substratoberfläche erfolgt dann
eine ganzflächige CVD-Oxid-Abscheidung, wobei die
SiO2-Schicht 13 entsteht.
Fig. 6: Anschließend wird das CVD-SiO2 13 einem aniso
tropen Ätzprozeß unterworfen, wobei die Flanken der hoch
dotierten Polysiliziumgateelektrode 6 mit einer Oxid
schicht 7 bedeckt bleiben. Dieser Ätzprozeß kann bei
spielsweise durch reaktives Ionenätzen erfolgen. Die
nachfolgende Arsen-Ionenimplantation im Transistorbe
reich zur Erzeugung der einkristallinen n⁺-dotierten
Source- und Drainzonen 9 erfolgt dann wie bei Fig. 2
beschrieben.
Alle weiteren Verfahrensschritte von der selektiven Ab
scheidung der Tantalsilizidschicht 10 bis zum Metalli
sierungsprozeß sind den Fig. 3 und 4 sowie deren Be
schreibung zu entnehmen.
Claims (9)
1. Verfahren zum Herstellen von integrierten MOS-Feldeffekt
transistorschaltungen in Siliziumgate-Technologie mit folgenden
Schritten:
- a) auf einem p-dotierten Halbleitersubstrat (1) werden zur Trennung von aktiven Transistorbereichen strukturierte SiO2- Schichten (2) erzeugt,
- b) durch Aufoxidieren der freien Substratoberfläche wird eine Gateoxidschicht (3) erzeugt,
- c) es wird ganzflächig eine Polysiliziumschicht (4) abge schieden, die n⁺-dotiert wird und aus der durch Strukturierung eine Polysilizium-Gateelektrode (6) gebildet wird,
- d) an den Flanken der Gateelektrode (6) werden Flankenbe deckungen (7) erzeugt,
- e) zur Erzeugung von einkristallinen n⁺-dotierten Source- und Drain-Zonen (9) im Substrat (1) wird eine Arsen-Ionenim plantation durchgeführt,
- f) die Oberfläche der einkristallinen n⁺-dotierten Source- und Drain-Zonen (9) wird freigelegt,
- g) unter Verwendung eines bei der Reaktion Chlorwasserstoff ab spaltenden Reaktionsgases wird hochschmelzendes Metall silizid (10) aus der Gasphase abgeschieden, so daß sich das Metallsilizid (10) nur auf den aus Silizium bestehenden Oberflächenbereichen (6, 9) des Substrats (1) niederschlägt,
- h) nach Abscheidung einer als Zwischenoxid (11) wirkenden Isolationsschicht werden Kontaktlochbereiche für eine äußere Kontaktmetalleiterbahnebene (12) zu den silizidierten Siliziumbereichen (9, 10) des Substrats (1) geätzt und es wird eine Metallisierung und Strukturierung der äußeren Kontaktmetalleiterbahnebene (12) durchgeführt.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß als Metallsilizide (10) die Silizide von Tantal, Wolfram,
Titan und Molybdän verwendet werden.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß die Dicke der Silizidschicht (10) auf 200 bis 500 nm und
der Schichtwiderstand bei Verwendung von Tantalsilizid auf 1,5
bis 3 Ω/ (Flächeneinheit) eingestellt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
gekennzeichnet durch folgende Schritte:
- a) nach der Strukturierung der Gateelektrode (6) wird die Gateoxidschicht (3) außerhalb der Gateelektrode (6) ent fernt,
- b) es wird ganzflächig eine SiO2-Schicht (13) aus der Gasphase (CVD-Verfahren) abgeschieden,
- c) durch anisotrope Ätzung wird die SiO2-Schicht (13) an der Oberfläche der Bereiche für die Source- und Drain-Zonen (9) so entfernt, daß an den Flanken der Gateelektrode (6) die Flankenbedeckungen (7) entstehen.
5. Verfahren nach einem der Ansprüche 1 bis 3,
gekennzeichnet durch folgende Schritte:
- a) auf die ganzflächig abgeschiedene und n⁺-dotierte Poly siliziumschicht (4) wird eine Siliziumnitridschicht (5) ab geschieden,
- b) die aus der Siliziumnitridschicht (5) und der Polysilizium schicht (4) bestehende Doppelschicht wird strukturiert, so daß die Gateelektrode (6) aus der Polysiliziumschicht (4) entsteht,
- c) es wird eine thermische Oxidation durchgeführt, bei der sich auf freiliegenden Siliziumoberflächen eine Oxidschicht (8) bildet und sich an den freiliegenden Flanken der Gate elektrode (6) eine dickere Oxidschicht (7) bildet als auf den einkristallinen Bereichen des Substrats (1),
- d) nach Erzeugung der Source- und Drain-Zonen (9) wird die Nitridschicht (5) entfernt und die Oberfläche der Source- und Drain-Zonen (9) durch Abätzen der Oxidschicht (8) frei gelegt.
6. Verfahren nach Anspruch 4 oder 5,
dadurch gekennzeichnet,
daß als Substrat (1) ein (100)-orientierter, p-dotierter
Siliziumkristall mit einem spezifischen Widerstand von 2 bis 50
Ω · cm verwendet wird.
7. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß die ganzflächig aus der Gasphase abgeschiedene SiO2-Schicht
(13) in einer Dicke von 100 bis 1000 nm erzeugt wird.
8. Verfahren nach Anspruch 5,
dadurch gekennzeichnet,
daß die Dicke der die Flanken der Gateelektrode (6) bedeckenden
dickeren Oxidschicht (7) auf 200 nm eingestellt wird.
9. Verfahren nach Anspruch 5,
dadurch gekennzeichnet,
daß das Abätzen der Oxidschicht (8) zum Freilegen der Ober
fläche der Source- und Drain-Zonen (9) in einer Schichtdicke
von 60 nm erfolgt.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823211761 DE3211761A1 (de) | 1982-03-30 | 1982-03-30 | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen |
US06/458,533 US4510670A (en) | 1982-03-30 | 1983-01-17 | Method for the manufacture of integrated MOS-field effect transistor circuits silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors |
EP83102803A EP0090318B1 (de) | 1982-03-30 | 1983-03-21 | Verfahren zum Herstellen von integrierten MOS-Feldeffekttransistorschaltungen in Siliziumgate-Technologie mit Silizid beschichteten Diffusionsgebieten als niederohmige Leiterbahnen |
AT83102803T ATE44115T1 (de) | 1982-03-30 | 1983-03-21 | Verfahren zum herstellen von integrierten mosfeldeffekttransistorschaltungen in siliziumgate- technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen. |
JP58052300A JPS58176975A (ja) | 1982-03-30 | 1983-03-28 | 集積mos電界効果トランジスタ回路の製造方法 |
CA000424802A CA1203642A (en) | 1982-03-30 | 1983-03-29 | Method for the manufacture of integrated mos-filed effect transistor circuits in silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823211761 DE3211761A1 (de) | 1982-03-30 | 1982-03-30 | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3211761A1 DE3211761A1 (de) | 1983-10-06 |
DE3211761C2 true DE3211761C2 (de) | 1991-03-14 |
Family
ID=6159750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823211761 Granted DE3211761A1 (de) | 1982-03-30 | 1982-03-30 | Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4510670A (de) |
EP (1) | EP0090318B1 (de) |
JP (1) | JPS58176975A (de) |
AT (1) | ATE44115T1 (de) |
CA (1) | CA1203642A (de) |
DE (1) | DE3211761A1 (de) |
Families Citing this family (182)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6014462A (ja) * | 1983-07-05 | 1985-01-25 | Oki Electric Ind Co Ltd | 半導体メモリ素子 |
JPS6063926A (ja) * | 1983-08-31 | 1985-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
FR2555365B1 (fr) * | 1983-11-22 | 1986-08-29 | Efcis | Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede |
JPS60132353A (ja) * | 1983-12-20 | 1985-07-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPS60138940A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
JPS60138971A (ja) * | 1983-12-27 | 1985-07-23 | Toshiba Corp | 半導体装置の製造方法 |
US4603472A (en) * | 1984-04-19 | 1986-08-05 | Siemens Aktiengesellschaft | Method of making MOS FETs using silicate glass layer as gate edge masking for ion implantation |
US4584761A (en) * | 1984-05-15 | 1986-04-29 | Digital Equipment Corporation | Integrated circuit chip processing techniques and integrated chip produced thereby |
JPS615580A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
US4727038A (en) * | 1984-08-22 | 1988-02-23 | Mitsubishi Denki Kabushiki Kaisha | Method of fabricating semiconductor device |
US4587718A (en) * | 1984-11-30 | 1986-05-13 | Texas Instruments Incorporated | Process for forming TiSi2 layers of differing thicknesses in a single integrated circuit |
US4635347A (en) * | 1985-03-29 | 1987-01-13 | Advanced Micro Devices, Inc. | Method of fabricating titanium silicide gate electrodes and interconnections |
CA1235824A (en) * | 1985-06-28 | 1988-04-26 | Vu Q. Ho | Vlsi mosfet circuits using refractory metal and/or refractory metal silicide |
US4660276A (en) * | 1985-08-12 | 1987-04-28 | Rca Corporation | Method of making a MOS field effect transistor in an integrated circuit |
EP0219641B1 (de) * | 1985-09-13 | 1991-01-09 | Siemens Aktiengesellschaft | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung |
US4796562A (en) * | 1985-12-03 | 1989-01-10 | Varian Associates, Inc. | Rapid thermal cvd apparatus |
US4709655A (en) * | 1985-12-03 | 1987-12-01 | Varian Associates, Inc. | Chemical vapor deposition apparatus |
EP0251682A3 (de) * | 1986-06-25 | 1989-12-06 | Hewlett-Packard Company | Integrierte Bipolar/MOS-Anordnung |
DE3787407D1 (de) * | 1986-07-04 | 1993-10-21 | Siemens Ag | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung. |
US4933994A (en) * | 1987-06-11 | 1990-06-19 | General Electric Company | Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide |
US4905073A (en) * | 1987-06-22 | 1990-02-27 | At&T Bell Laboratories | Integrated circuit with improved tub tie |
US4786609A (en) * | 1987-10-05 | 1988-11-22 | North American Philips Corporation, Signetics Division | Method of fabricating field-effect transistor utilizing improved gate sidewall spacers |
JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5060029A (en) * | 1989-02-28 | 1991-10-22 | Small Power Communication Systems Research Laboratories Co., Ltd. | Step cut type insulated gate SIT having low-resistance electrode and method of manufacturing the same |
JPH02273934A (ja) * | 1989-04-17 | 1990-11-08 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
US5122812A (en) * | 1991-01-03 | 1992-06-16 | Hewlett-Packard Company | Thermal inkjet printhead having driver circuitry thereon and method for making the same |
US5159353A (en) * | 1991-07-02 | 1992-10-27 | Hewlett-Packard Company | Thermal inkjet printhead structure and method for making the same |
US5407837A (en) * | 1992-08-31 | 1995-04-18 | Texas Instruments Incorporated | Method of making a thin film transistor |
KR100428804B1 (ko) * | 2001-02-23 | 2004-04-29 | 삼성전자주식회사 | 반도체 제조 공정의 막질 형성 방법, 이를 이용한 트렌치 격리 형성 방법 및 그에 따른 소자 분리 트렌치 격리 구조 |
US8395191B2 (en) * | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US12094892B2 (en) | 2010-10-13 | 2024-09-17 | Monolithic 3D Inc. | 3D micro display device and structure |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US12080743B2 (en) | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US12068187B2 (en) | 2010-11-18 | 2024-08-20 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and DRAM memory cells |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US12051674B2 (en) | 2012-12-22 | 2024-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US12094965B2 (en) | 2013-03-11 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US12094829B2 (en) | 2014-01-28 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7510903A (nl) * | 1975-09-17 | 1977-03-21 | Philips Nv | Werkwijze voor het vervaardigen van een halfgelei- derinrichting, en inrichting vervaardigd volgens de werkwijze. |
JPS6025895B2 (ja) * | 1975-09-29 | 1985-06-20 | 株式会社東芝 | 半導体装置の製造方法 |
US4180596A (en) * | 1977-06-30 | 1979-12-25 | International Business Machines Corporation | Method for providing a metal silicide layer on a substrate |
US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
JPS5487175A (en) * | 1977-12-23 | 1979-07-11 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of fabricating semiconductor |
JPS55125649A (en) * | 1979-03-22 | 1980-09-27 | Nec Corp | Production of semiconductor integrated circuit |
GB2054264B (en) * | 1979-06-22 | 1983-11-02 | France Etat Service Postale | Deposition and etching process for making semi-conductor components |
US4305200A (en) * | 1979-11-06 | 1981-12-15 | Hewlett-Packard Company | Method of forming self-registering source, drain, and gate contacts for FET transistor structures |
US4384301A (en) * | 1979-11-07 | 1983-05-17 | Texas Instruments Incorporated | High performance submicron metal-oxide-semiconductor field effect transistor device structure |
FR2481005A1 (fr) * | 1980-04-17 | 1981-10-23 | Western Electric Co | Procede de fabrication de transistors a effet de champ a canal court |
GB2077993A (en) * | 1980-06-06 | 1981-12-23 | Standard Microsyst Smc | Low sheet resistivity composite conductor gate MOS device |
DE3175081D1 (en) * | 1980-12-12 | 1986-09-11 | Toshiba Kk | Method of manufacturing a semiconductor device of the mis type |
US4330931A (en) * | 1981-02-03 | 1982-05-25 | Intel Corporation | Process for forming metal plated regions and lines in MOS circuits |
US4359490A (en) * | 1981-07-13 | 1982-11-16 | Fairchild Camera & Instrument Corp. | Method for LPCVD co-deposition of metal and silicon to form metal silicide |
-
1982
- 1982-03-30 DE DE19823211761 patent/DE3211761A1/de active Granted
-
1983
- 1983-01-17 US US06/458,533 patent/US4510670A/en not_active Expired - Lifetime
- 1983-03-21 AT AT83102803T patent/ATE44115T1/de not_active IP Right Cessation
- 1983-03-21 EP EP83102803A patent/EP0090318B1/de not_active Expired
- 1983-03-28 JP JP58052300A patent/JPS58176975A/ja active Granted
- 1983-03-29 CA CA000424802A patent/CA1203642A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
CA1203642A (en) | 1986-04-22 |
DE3211761A1 (de) | 1983-10-06 |
EP0090318A2 (de) | 1983-10-05 |
EP0090318A3 (en) | 1986-01-15 |
JPH0547979B2 (de) | 1993-07-20 |
EP0090318B1 (de) | 1989-06-14 |
ATE44115T1 (de) | 1989-06-15 |
JPS58176975A (ja) | 1983-10-17 |
US4510670A (en) | 1985-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3211761C2 (de) | ||
DE69229983T2 (de) | Halbleiterschaltung mit einem Kontakt mit niedrigem Widerstand und ihr Herstellungsverfahren | |
EP0118709B1 (de) | Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene | |
DE2951734C2 (de) | ||
DE60304225T2 (de) | NIickelsilizid mit verminderter Grenzflächenrauhigkeit | |
DE69112293T2 (de) | Verfahren zum selektiven Packen einer elektroleitenden Struktur in einer Halbleiteranordnung. | |
DE69127402T2 (de) | Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung | |
DE69123175T2 (de) | Verfahren zur Verdrahtung einer Halbleiterschaltung | |
DE69901657T2 (de) | Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung | |
DE69132569T2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren | |
EP0132720B1 (de) | Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene | |
DE3888937T2 (de) | Verfahren zum Herstellen von integrierten Schaltungen mit FET. | |
EP0600063B1 (de) | Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects' | |
DE3872803T2 (de) | Selbstjustierende metallisierung einer halbleiteranordnung und verfahren zur selektiven wolframabscheidung. | |
DE69123884T2 (de) | Verfahren und Struktur zur Verbindung von verschiedenen Zonen aus Polysilizium für integrierte Schaltkreise | |
EP0123309B1 (de) | Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen | |
DE112006003206B4 (de) | Verfahren zum Ausbilden einer Halbleiteranordnung | |
DE69226987T2 (de) | Lokalverbindungen für integrierte Schaltungen | |
DE3211752C2 (de) | Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung | |
DE69132730T2 (de) | Halbleiteranordnung mit verbesserter Leitungsführung | |
EP0163871B1 (de) | Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden | |
DE102010064288B4 (de) | Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten | |
DE69109366T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur. | |
EP0094528A2 (de) | Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen | |
DE10002121B4 (de) | Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |