DE69013962T2 - Verfahren zum Herstellen von integrierten Schaltungen mit Silizid. - Google Patents

Verfahren zum Herstellen von integrierten Schaltungen mit Silizid.

Info

Publication number
DE69013962T2
DE69013962T2 DE1990613962 DE69013962T DE69013962T2 DE 69013962 T2 DE69013962 T2 DE 69013962T2 DE 1990613962 DE1990613962 DE 1990613962 DE 69013962 T DE69013962 T DE 69013962T DE 69013962 T2 DE69013962 T2 DE 69013962T2
Authority
DE
Germany
Prior art keywords
layer
titanium
silicide
silicon
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1990613962
Other languages
English (en)
Other versions
DE69013962D1 (de
Inventor
Ruichen Liu
Chih-Yuan Lu
Chien-Shing Pai
Nun-Sian Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69013962D1 publication Critical patent/DE69013962D1/de
Publication of DE69013962T2 publication Critical patent/DE69013962T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft integrierte Schaltungen und Verfahren zu deren Herstellung.
  • Die mit der Entwicklung von integrierten Schaltungen befaßten Personen suchten fortlaufend nach neuen Verfahren und Strukturen zum Senken des spezifischen Widerstandes des Kontakts zu Source, Gate und Drain von individuellen Transistoren sowie zum Senken des spezifischen Widerstands von Verbindungen zwischen Transistoren. Verschiedene Silizide hochschmelzender Metalle wurden bei der Konstruktion integrierter Schaltungen aufgrund ihres niedrigen spezifischen Widerstands, deren Stabilität und der Eignung zur selbstausrichtenden Ausbildung populär.
  • Titansilizid wurde jüngst bei VLSI-Ahwendungen populär. In einem typischen selbstausrichtenden Titaniumsilizidverfahren wird eine Schicht eines Titaniumfilms abgeschieden, nachdem die Gates und Sources und Drains ausgebildet wurden. Das Titanium läßt man mit dem Silizium an den Source/Drains und mit dem Gate-Polysilizium reagieren, wobei Titaniumsilizid ausgebildet wird. Üblicherweise verhindert ein Oxid-Abstandshalter, der dem Gatestapel benachbart ist, die Brückenbildung zwischen dem Source oder Drain und dem Gate, da das Titan mit Siliziumdioxid nicht gut reagiert. (Andere Silizide können durch ähnliche Verfahren ausgebildet werden.)
  • Ein typisches Titansilizid-Bildungsverfahren wird nachstehend detaillierter untersucht. Ein ungefähr 100 Nanometer dicker Titanfilm wird durch Verdampfung oder Sputtern über einer teilweise hergestellten integrierten Schaltung abgeschieden. Die Schaltung hat freigelegte Silizium- und Polysilizium-Oberflächen (die eventuell mit dem Titan reagieren) und Siliziumdioxid oder andere Substanzen (die in erwünschter Weise nicht mit dem Titan reagieren). Als nächstes kann, falls erwünscht, ein Siliziumimplantat durch das Titan eingebracht werden. Das Siliziumimplantat beschädigt das darunterliegende Silizium- oder Polysiliziumsubstrat geringfügig und stellt eine konsistentere Ausbildung von Titansilizid sicher. Danach läßt man das Titan mit dem darunterliegenden Silizium oder Polysilizium durch Erhitzen reagieren. Das Erhitzen kann in einem konventionellen Ofen erreicht werden oder kann durch schnelles thermischen Annealen (Rapid Thermal Annealing, RTA), das ebenfalls als schnelles thermisches Bearbeiten (Rapid Thermal Processing, RTP) bezeichnet wird, erreicht werden.
  • Der Heizvorgang wird in einer Stickstoffatmosphäre durchgeführt. Es ist erwünscht, daß Sauerstoff ausgeschlossen wird, da herausgefunden wurde, daß die Anwesenheit von Sauerstoff während der Reaktion die Ausbildung von Titanoxiden unterstützt. Titanoxide sind Isolatoren und ihre Anwesenheit erhöht den spezifischen Widerstand der sich ergebenden Silizidschichten dramatisch. Der erhöhte spezifische Widerstand ist unerwünscht. Die Anwesenheit der Stickstoffumgebung in vorstehendem Verfahren läßt auf inhärente Weise mit dem obersten Abschnitt der Titanmetallschicht eine Titannitridabdeckung aufwachsen.
  • Nach dem vorstehend erwähnten Heizschritt wird eine Ätzung mit Wasserstoffperoxid und Phosphorsäure durchgeführt, um die dünne Nitridabdeckung und beliebiges Titan, das nicht reagiert hat, zu entfernen. Letztlich wird ein zweiter Heizschritt durchgeführt, um die Phase des Titansilizids in eine Phase mit niedrigerem spezifischen Widerstand zu ändern.
  • Wie vorstehend erwähnt ist das Problem der Sauerstoffkontamination in der Stickstoffatmosphäre, welche für das Silizid-Reaktionsverfahren verwendet wird, von wichtiger Bedeutung. Ein Lösungsversuch, die Sauerstoffkontamination zu verhindern, ist in dem US-Patent Nr. 4,690,730, erteilt für Tang et al., beschrieben. Das Patent von Tang et al. lehrt die Abscheidung einer Abdeckung aus Siliziumdioxid oder einer Abdeckung aus Siliziumdioxid mit einer oberen Schicht aus Titannitrid oder Siliziumnitrid vor dem ersten Erhitzungsschritt. Die Abdeckschicht vermeidet die vorstehend beschriebene unerwünschte Sauerstoffkontamination.
  • Zuammenfassung der Erfindung
  • Die Anmelder haben herausgefunden, daß das Entfernen einer Oxidabdeckung, wie vorstehend beschrieben, Probleme ergeben kann. Diejenigen Ätzmittel und Ätzverfahren, die das Oxid entfernen, neigen dazu, das darunterliegende Silizid anzugreifen. Somit kann der spezifische Widerstand des Silizids und der letztlichen Silizidschichtdicke durch gerade das Verfahren, welches diese schützen soll, nachteilig beeinflußt werden.
  • Die vorliegende Erfindung stellt eine Schutzabdeckung für das Silizid zur Verfügung, die (falls erwünscht) entfernt werden kann, ohne das merkliche Risiko einer Schädigung des darunterliegenden Silizids. Die Schutzabdeckung ist in einer beispielhaften Ausführungsform aus Titannitrid hergestellt, das vor dem ersten Erhitzungsschritt ausgebildet wird, welcher das Silizid bildet. Die Abdeckung dient dazu, Sauerstoffkontamination während des ersten Erhitzungsschrittes zu vermeiden.
  • Zusätzlich haben die Anmelder herausgefunden, daß das übliche Rapid Thermal Annealing-Verfahren den Wafer insgesamt nicht gleichförmig erhitzt. Demzufolge erhalten integrierte Schaltungen in dem einen Bereich des Wafers mehr Wärme als integrierte Schaltungen in einem anderen Bereich des Wafers. Da der erste Erhitzungsschritt die Siliziddicke beherrscht, können integrierte Schaltungen in einem Bereich des Wafers eine dickere Silizidschicht erhalten als integrierte Schaltungen in einem anderen Bereich des Wafers. Die vorliegende Erfindung hilft in einer beispielhaften Ausführungsform ebenfalls, die Änderung des Widerstands zu senken durch Erhöhen der Wahrscheinlichkeit, daß sämtliches Metall, das abgeschieden wurde, an der Reaktion mit dem darunterliegenden Silizium oder Polysilizium teilnimmt. In manchen Ausführungsformen der vorliegenden Erfindung wird die Schutzabdeckung nach der Silizidausbildung entfernt. In anderen Ausführungsformen verbleibt die Schutzabdeckung an ihrem Ort, um als elektrischer Leiter zu dienen.
  • Figurenbeschreibung
  • Fig. 1 bis 5 sind Querschnittsdarstellungen eines Abschnittes einer integrierten Schaltung. Die Ansichten beschreiben das Verfahren der vorstehenden Erfindung.
  • Fig. 6 ist eine teilweise Querschnittsdarstellung und teilweise perspektivische Ansicht einer integrierten Schaltung, die Aspekte der vorliegenden Erfindung benutzt.
  • Detaillierte Beschreibung
  • Fig. 1 zeigt eine Querschnittsdarstellung eines Abschnittes einer integrierten Schaltung während des Verfahrens. Selbstverständlich ist diese Figur nicht maßstabsgerecht dargestellt und einzelne Schichten sind nicht im relativen Verhältnis dargestellt, so daß die Erfindung einfacher zu verstehen ist. Die Details individueller Transistoren wurden im Interesse von sowohl der Klarheit als auch der Allgemeinheit weggelassen. Das Bezugszeichen 11 beschreibt einen Siliziumbereich, auf welchem ein Silizid ausgebildet werden kann. Das Bezugszeichen 11 kann ein Siliziumsubstrat oder ein abgeschiedenes epitaxiales Silizium oder Polysilizium sein, das entweder dotiert oder undotiert sein kann. Das Bezugszeichen 13 bezeichnet einen Materialbereich, der kein Silizid bildet, wie beispielsweise Siliziumdioxid.
  • Das Bezugszeichen 11 kann beispielsweise der Source- oder Drainbereich eines Transistors sein. Das Bezugszeichen 11 kann ebenfalls eine Polysiliziumschicht oberhalb auf einem Gateoxid bezeichnen, wobei die Schichtpaare den Gatestapel eines Transistors bilden. Alternativ kann das Bezugszeichen 11 einen Polysilizium-Ausläufer bezeichnen. Das Bezugszeichen 13 kann ein Feldoxid bezeichnen, das durch ein von einer Vielzahl von Verfahren ausgebildet ist, welche für Fachleute bekannt sind. Alternativ kann das Bezugszeichen 13 einen Gate- Abstandshalter bezeichnen.
  • Nachfolgend wird auf Fig. 2 Bezug genommen, in welcher das Bezugszeichen 15 eine Schicht aus einem hochschmelzenden Metall, vorzugsweise Titan bezeichnet. Die Schicht 15 wird sowohl auf dem Bereich 11 als auch auf dem Bereich 13 abgeschieden. Die Dicke der Schicht 15 ist typischerweise zwischen 20 Nanometer und 80 Nanometer und vorzugsweise bei einem derzeitigen Verfahren ungefähr 40 Nanometer. Der Betrag an bei dem erfindungsgemäßen Verfahren abgeschiedenem Metall ist typischerweise niedriger als der Betrag an Metall, der bei üblichen Silizidierungs-Verfahren abgeschieden wird und niedriger als der Betrag, der in den vorstehend erwähntem Patent von Tang et al. abgeschieden wird (100 Nanometer). Diese verminderte Dicke beim erfindungsgemäßen Verfahren gestattet die vollständige Reaktion des Metalls, das auf dem Siliziumbereich 11 abgeschieden wird.
  • Während der Untersuchung der Mechanik des herkömmlichen Silizidierungsverfahrens entdeckten die Erfinder, daß wenn 100 Nanometer von Metall abgeschieden wurden, Beträge im Bereich von ungefähr 40 Nanometer bis 60 Nanometer mit dem darunterliegenden Siliziumbereich reagierten. Der Betrag an nicht reagiertem Metall hing von dem Betrag von Wärme ab, welchen der Reaktionsort erfuhr. Da das schnelle thermische Anneal-Verfahren (Rapid Thermal Annealing Process, RTA) keine ausreichend gleichförmige Erhitzung der Waferoberfläche bereitstellte, hatten manche integrierten Schaltungen dickere Silizide als andere. Diejenigen Schaltungen mit dickeren Siliziden wiesen einen etwas niedrigeren spezifischen Widerstand auf. Eine Untersuchung der spezifischen Widerstände der Silizide, die an verschiedenen Abschnitten eines Prüfwafers ausgebildet wurden, zeigten ungefähr 11 % Änderung des spezifischen Widerstands in Abhängigkeit vom Ort des Silizids an dem Wafer.
  • Bei dem herkömmlichen Verfahren wird das Titan, das nicht reagiert hat, später weggeätzt. Bei dem vorliegenden erfindungsgemäßen Verfahren wird vorzugsweise das gesamte auf den Siliziumbereichen abgeschiedene Titan reagieren lassen.
  • Nachstehend wird auf Fig. 3 Bezug genommen. Die Schutzabdeckung 17 wird über der Metallschicht 15 ausgebildet. Falls die Metallschicht 15 aus Titan ist, ist die Abdeckung 17 vorzugsweise Titannitrid. Die Schicht 17 kann durch reaktives Sputtern aus einem Titantarget in eine Stickstoffatmosphäre abgeschieden sein. Alternativ kann die Schicht 17 aus einem Titannitrid-Zusammensetzungstarget in eine inerte Atmosphäre durch Sputtern abgeschieden sein. Die Schicht 17 verhindert die Sauerstoffkontaminierung während des nachfolgenden Erhitzungsschrittes. Die Schicht 17 hat eine Dicke von vorzugsweise zwischen 30 Nanometer und 80 Nanometer. Als Alternative zu Titannitrid kann Siliziumnitrid verwendet werden. Das Siliziumnitrid kann durch Sputtern abgeschieden sein oder in einem Plasma-unterstützten Gasphasenabscheidungsverfahren abgeschieden sein. Das Siliziumnitrid wird ebenfalls die Sauerstoffkontaminierung verhindern. (Wie nachstehend beschrieben wird, kann die Siliziumnitridschicht später in heißer Phosphorsäure weggeätzt werden oder mit geeigneten Naß- oder Trockenätzmitteln.)
  • Während der Untersuchung der Mechanik, d.h. der Zusammenhänge des herkömmlichen Silizidierungsverfahrens (ohne die Abdeckschicht 17) wurde herausgefunden, daß eine dünne (ungefähr 15 Nanometer dicke) Schicht aus Titannitrid sich über dem Titan während des ersten schnellen thermischen Annealen- Schrittes (d.h. der Silizidierung) ergibt. Mit dem Fortschreiten des thermischen Annealens treten drei konkurrierende Reaktionen auf. Titan und Silizium reagieren, um Titansilizid nahe der Titan/Siliziumgrenzfläche auszubilden. Restlicher Sauerstoff in dem Heizsystem dringt in die obere Oberfläche des Titans ein und schreitet nach innen fort, bis dieses das Silizid trifft, wobei auf unerwünschte Weise der spezifische Widerstand der sich ergebenden Schicht erhöht wird. Zusätzlich dringt Stickstoff in die obere Oberfläche des Titans ein, wobei Titannitrid gebildet wird. Aufgrund der selbstbeschränkenden Diffusion von Stickstoff in Titannitrid verbleibt das Titannitrid jedoch prinzipiell an der äußeren Oberfläche der Anordnung. Somit ist die sich ergebende Struktur sandwichartig mit einer Schicht von sauerstoffkontaminiertem Titansilizid gefolgt von einer Schicht von Titan, welches nicht reagiert hat, und bedeckt von einer dünnen Schicht von Titannitrid. Wie vorstehend erläutert hängt die letztliche Dicke des Titansilizids von der Heiztemperatur ab.
  • Unglücklicherweise verhindert das in dem herkömmlichen Verfahren während des ersten Erhitzungsschrittes gebildete Titannitrid nicht das Eindringen von Sauerstoff in das metallische Titan. Bei vorliegender Erfindung wird eine dickere Titannitridabdeckung getrennt vor dem Erhitzungsschritt ausgebildet. Diese getrennt ausgebildete Abdeckung dient dazu, das darunterliegende Metall vor dem Eindringen von Sauerstoff während dem nachfolgenden Erhitzungsschritt zu schützen.
  • Nachfolgend wird auf Fig. 3 Bezug genommen. Nachdem die Schicht 17 abgeschieden wurde, wird eine wahlfreie Siliziumimplantierung mit einer typischen Dosis von zwischen 1 x 10¹&sup5; Ionen/cm² und 3 x 10¹&sup5; Ionen/cm², vorzugsweise 1 x 10¹&sup5; Ionen/cm² bei einer Energie von ungefähr 110 Kev durch die Schichten 17 und 15 durchgeführt. Die Implantierung dient dazu, die Titan/Siliziumgrenzfläche zu mischen, wodurch eine wirkungsvollere Silizidierung während des nächsten Erhitzungsschrittes (der durchgeführt wird, um den spezifischen Widerstand des Silizids zu senken) erreicht wird. (Falls erwünscht, kann die Siliziumimplantation vor der Titannitridabscheidung durchgeführt werden.)
  • Fig. 4 beschreibt, was während des nächsten Schrittes passiert. Der Wafer wird einem schnellen thermischen Annealen in einer Stickstoffatmosphäre bei einer Temperatur, die typischerweise zwischen 600ºC und 660ºC während einer Zeitdauer von zwischen 20 und 120 Sekunden ausgesetzt. In einem typischen RTA-Verfahren wird die Temperatur um grob 50ºC pro Sekunde erhöht (typischerweise mittels Blitzlampen) bis zur spezifizierten Annealingtemperatur, wo diese während der spezifizierten Zeitdauer gehalten wird. Der Wafer wird danach abkühlen lassen. Die vorliegende Erfindung vermeidet einen bisher nicht erkannten Nachteil des immer populärer werdenden herkömmlichen RTA-Verfahrens. Diese Verfahren wurden sowohl für den ersten und den zweiten Erhitzungsschritt eingesetzt, um die Möglichkeit unerwünschter Sauerstoffkontamination zu eliminieren, die während herkömmlichen Ofenheizens erfahren wird. Wie jedoch vorstehend beschrieben stellen die meisten derzeit verwendeten Ausrüstungen keine gleichförmige Erhitzung über der Fläche des Wafers zur Verfügung. Manche Anteile der Waferoberfläche empfangen geringfügig mehr Wärme als andere. Unglücklicherweise bestimmt der Betrag an Wärme, der durch einen beliebigen vorgegebenen Anteil des Wafers erhalten wird, die Menge an Titan, die mit dem darunterliegenden Silizium oder Polysilizium reagieren wird. Demzufolge haben integrierte Schaltungen an einem Bereich des Wafers dickere Silizide als integrierte Schaltungen an einem anderen Bereich des Wafers. Die Änderungen in der Siliziddicke bewirken eine Änderung des spezifischen Widerstandes bei Kontakten und Verbindungen.
  • Es werden in der Halbleiterindustrie Anstrengungen unternommen, um Ausrüstungen für das schnelle thermische Annealen zu entwickeln, die gleichförmigeres Wafer-Erhitzen zur Verfügung stellen. Die vorliegende Erfindung wird aufgrund des Problems mit der Sauerstoffkontaminierung dennoch ihre Anwendung selbst in verbesserter Ausrüstung für das schnelle thermische Annealen finden.
  • Wie vorstehend beschrieben schützt die Schicht 17 das darunterliegende Silizid 19 vor dem Eindringen von Sauerstoff während deren Ausbildung. In einer typischen Reaktion mit 40 Nanometer an abgeschiedenem Titan, werden ungefähr 90 Nanometer von Silizium verbraucht, um ungefähr 100 Nanometer von Titansilizid 19 zu produzieren. Das gesamte Titan wird in den typischen Reaktionen in den Bereichen 11 verbraucht. Demzufolge wird die Dicke der Silizidbereiche vergleichsweise gleichförmig über die Fläche des Wafers sein.
  • In zum Prüfen des erfindungsgemäßen Verfahrens durchgeführten Experimenten wurde eine Änderung der Siliziddicke von ungefähr 1 % beobachtet, wenn verschiedene Orte auf der Fläche eines Prüfwafers untersucht wurden. In Kontrast dazu wurde, wie vorstehend beschrieben, eine Änderung der Dicke von mindestens 11 % beobachtet, wenn das herkömmliche Verfahren verwendet wurde.
  • Es ist bei der Beobachtung von Fig. 4 festzuhalten, daß die Schichten 15 und 13 keine Silizidreaktionen aufwiesen.
  • Nachstehend wird auf Fig. 5 Bezug genommen, die Schutzabdeckung 17 wurde von der oberen Oberfläche des Wafers entfernt. Eine Ätzung mit Phosphorsäure und Wasserstoffperoxid während ungefähr 9 Minuten bei ungefähr 80ºC kann verwendet werden, um die Titannitridschicht 17 zu entfernen. Alternative Ätzungen mit Schwefelsäure und Wasserstoffperoxid oder mit Ammoniak und Wasserstoffperoxid können verwendet werden. Falls die Abdeckung 17 Siliziumnitrid ist, kann diese mit heißer Phosphorsäure entfernt werden. Die Titanschicht 15, welche nicht reagiert hat, wird typischerweise ebenfalls durch das gleiche Ätzverfahren entfernt.
  • Demgegenüber steht in dem vorstehend erwähnten Patent von Tang et al. eine Oxidabdeckschicht in direktem Kontakt mit der Oberfläche des Titansilizids. Die Untersuchungen des Anmelders haben gezeigt, daß es schwierig ist, die Oxidschicht wegzuätzen, ohne eine Beschädigung des darunterliegenden Titansilizids zu riskieren. In diesem Falle wird das geschädigte oder dünnere Titansilizid einen größeren spezifischen Widerstand aufweisen und eine Schädigung bei nachfolgendem Ätzen wird wahrscheinlicher. Falls beispielsweise das Silizid über einem Source- oder Drainbereich ausgebildet wird und die vorstehend erwähnte Ausdünnung auftritt, kann ein nachfolgender Fenster-Ätzprozeß das Silizid weiter schädigen oder ausdünnen. Spätere Metallkontakte können dann unerwünscht hohen Widerstand zeigen.
  • Schließlich wird ein zweites schnelles thermisches Annealen bei einer Temperatur typischerweise zwischen 800ºC und 950ºC über eine Zeitdauer zwischen 10 Sekunden und 60 Sekunden durchgeführt. Der zweite RTA-Schritt wandelt die Titansilizidschicht, die während des ersten RTA-Schritts ausgebildet wurde in eine leitfähigere Phase um. Im speziellen erzeugt der erste RTA-Schritt Titansilizid in einer Phase (die von Fachleuten C-49 genannt wird) mit hohem Widerstand. Der zweite RTA-Schritt wandelt die Phase mit hohem spezifischen Widerstand in eine Phase mit niedrigem spezifischen Widerstand (von Fachleuten als C-54 bezeichnet).
  • Mit der modernen Wafer-Bearbeitungsmaschinerie kann die Titanschicht 15 und die Titannitridschicht 17, falls erwünscht, in der gleichen Maschine abgeschieden werden. Ein Beispiel einer derartigen Maschine ist Varian's 3180-Maschine. (Demgegenüber erfordert die Oxidabdeck-Technik typischerweise ein getrennte Vorrichtung für die Siliziumdioxidabscheidung.)
  • Generell muß die Schicht 15 kein reines Titan sein. Stattdessen kann es eine beliebige aus einem breiten Bereich von Titaniumlegierungen oder Pseudolegierungen sein, solange deren Chemismus von Titan dominiert wird, einschließlich Zusammensetzungen von Titan-Vanadium, Titan-Aluminium, Titan- Wolfram und Titan-Ytrium.
  • Fig. 6 stellt eine Erläuterung der Anwendung des erfindungsgemäßen Verfahrens auf einer typischen MOS- Transistorstruktur zur Verfügung. Das Bezugszeichen 100 bezeichnet ein Substrat, das ein Einzelkristall Silizium sein kann oder ein darauf abgeschiedenes epitaxiales Siliziumsubstrat sein kann. Dotierte Bereiche 11 und 212 bilden das Source und das Drain eines Transistors. Das Bezugszeichen 301 bezeichnet ein Gateoxid und das Bezugszeichen 311 bezeichnet eine Polysiliziumschicht über dem Oxid 301- Ein Feldoxid wird mit dem Bezugszeichen 113 bezeichnet. Oxidgate- Abstandshalter werden mit Bezugszeichen 213 und 313 bezeichnet. Silizidbereiche 119 und 219 können jeweils über dotierten Bereichen 111 und 211 durch das erfindungsgemäße Verfahren ausgebildet sein. Ein Silizidbereich 319 kann ebenfalls über einer Polysilizium-Gateschicht 311 ausgebildet sein. Darüber hinaus kann sich der Silizidbereich 319 bis zum Ausläufer 419 erstrecken.
  • Darüber hinaus kann das erfindungsgemäße Verfahren, obwohl Fig. 6 lediglich einen Gate-Lagen-Ausläufer 419 zeigt, angewendet werden, um Ausläufer (im englischen auch als Runner bezeichnet) von höheren Lagen auszubilden, falls dies erwünscht ist. Somit ist das erfindungsgemäße Verfahren nicht nur auf das Salizidverfahren beschränkt, stattdessen kann dies auf Silizid- ausbildende Verfahren in einer beliebigen Lage angewendet werden. Falls beispielsweise ein silizidierter Ausläufer (Runner) für eine Verbindung in einer höheren Lage erwünscht sein sollte, kann eine Schicht von Polysilizium über einer dielektrischen Schicht, typischerweise Siliziumdioxid, abgeschieden werden. Das Polysilizium kann dann mit einer Schicht von Metall, wie beispielsweise Titan, bedeckt werden. Dann kann durch das erfindungsgemäße Verfahren eine Schicht aus Titannitrid ausgebildet werden, um das Titan zu bedecken. Als nächstes kann der vorstehend erwähnte erste Heizschritt durchgeführt werden, um das Metall reagieren zu lassen, wobei ein Silizid gebildet wird. Der Silizid/Nitridstapel kann dann strukturiert werden, um Ausläufer zu bilden. (Alternativ könnte der Metall-Polysiliziumstapel zuerst strukturiert werden und dann reagieren, um das Silizid auszubilden.) Letztlich kann der zweite Erhitzungsschritt durchgeführt werden, um den spezifischen Silizidwiderstand zu senken. Das leitfähige Titannitrid kann, falls erwünscht, an seinem Ort oberhalb des Silizidausläufers verbleiben.
  • Das erfindungsgemäße Konzept kann ebenfalls erweitert werden, um die Vorteile der leitenden Eigenschaften von Titannitrid und dessen Verwendung als lokale Verbindung zu nutzen. Beispielsweise wird auf die Beschreibung zu Fig. 4 verwiesen, wo, nachdem Silizid 19 über dem Bereich 11 ausgebildet wurde, festgehalten wurde, daß die Titanschicht 15 noch nicht mit dem Substrat 13 reagiert hat. Anteile der Titanschicht 15 und die darüberliegende Titannitridabdeckschicht 17 können mit einer Maske, falls erwünscht, bedeckt werden, bevor Anteile der Titannitridschicht 17, welche das Silizid 19 bedeckt, weggeätzt werden. Die Maske kann ein Verbindungsmuster enthalten, welches beispielsweise sich von der Source eines Transistors zum Gate und/oder Drain eine anderen Transistors erstreckt. Die Maske kann vor dem zweiten Erhitzungsschritt entfernt werden, welches das Silizid 19 aus einer Phase mit hohem spezifischen Widerstand zu einer Phase mit niedrigem spezifischen Widerstand wandelt. Die sich ergebende lokale Verbindung weist Titanmetall 15, bedeckt von Titannitrid 17, das sich über den Bereich 13 erstreckt, auf.
  • Bei Verwendung dieses lokalen Verbindungsverfahrens kann es erwünscht sein, eine Titannitridschicht 17 auszubilden mit einer größeren Dicke als den beispielhaften vorstehend angegebenen Werten, so daß der spezifische Widerstand der lokalen Verbindung niedrig gehalten wird. Eine Dicke von bis zu 160 Nanometer für die Schicht 17 kann erwünscht sein, um weniger als 3 Ohm pro Quadrat Flächenwiderstand bereitzustellen.
  • Andere Silizide mit hochschmelzenden Metallen, wie beispielsweise die mit Wolfram, Tantal und Molybden gebildeten, können vorteilhaft sein, um die Lehren vorstehender Erfindung, insbesondere mit einer Siliziumnnitrid-Schutzabdeckung einzusetzen.

Claims (7)

1. Verfahren zum Herstellen integrierter Schaltungseinrichtungen mittels Bereitstellen eines Substrats, an welchem sich eine teilweise hergestellte integrierte Schaltungsstruktur befindet, die wenigstens einen Silizium enthaltenden Abschnitt umfasst, und Ausbilden eines Silizids eines hochschmelzenden Metalls an dem einen Abschnitt, wobei das Ausbilden durch Abscheiden einer metallischen Schicht an der Struktur, die das hochschmelzende Metall enthält, erreicht wird, wobei an der oberen Oberfläche der metallischen Schicht eine Abdeckschicht mit einem Nitrid von einem Metall oder von Silizium abgeschieden wird, und wobei Wärme aufgebracht wird, um die metallische Schicht, die über dem Abschnitt aus Silizium liegt, reagieren zu lassen.
2. Verfahren nach Anspruch 1, in welchem das hochschmelzende Metall Titan ist.
3. Verfahren nach Anspruch 1, ferner umfassend den zusätzlichen Schritt des Entfernens wenigstens von Anteilen der Abdeckschicht.
4. Verfahren nach Anspruch 3, ferner umfassend einen zusätzlichen Erhitzungsschritt, der nach dem Entfernen der Abdeckschicht durchgeführt wird, um den spezifischen Widerstand des Silizids zu senken.
5. Verfahren nach Anspruch 3, in welchem der Schritt des Erhitzens durch schnelles thermisches Annealen durchgeführt wird.
6. Verfahren nach Anspruch 4, in welchem der zusätzliche Schritt des Erhitzens durch schnelles thermisches Annealen durchgeführt wird.
7. Verfahren zur Herstellung integrierter Schaltungseinrichtungen mit den Schritten: Bereitstellen eines Substrats mit einer teilweise hergestellten integrierten Schaltungsanordnung daran, umfassend freigelegte Silizium enthaltende Abschnitte, und Abscheiden einer Gesamtschicht aus einem Metall mit Titan, wobei die Schicht eine Dicke zwischen 20 und 80 Nanometer hat, Ausbilden einer Titannitrid enthaltenden Abdeckschicht oberhalb der Metallschicht durch Sputtern, wobei die Abdeckschicht eine Dicke zwischen 30 Nanometer und 80 Nanometer hat, Durchführen einer Siliziumimplantation, die durch die Metallschicht und die Abdeckschicht in den vorher freiliegenden Abschnitt von Silizium durchgeführt wird, Erhitzen der Schichten durch schnelles thermisches Annealen bei einer Temperatur zwischen 600ºC und 660ºC, um die gesamte Metallschicht mit dem Silizium reagieren zu lassen, Ausbilden von Titansilizid, Entfernen der Abdeckschicht durch Ätzen mit Wasserstoffperoxid und einem Material, das aus der Gruppe ausgewählt ist, die Phosphorsäure, Schwefelsäure und Ammoniak enthält, und Erhitzen des Titansilizids mit schnellem thermischen Annealen bei einer Temperatur zwischen 800ºC und 950ºC.
DE1990613962 1989-04-11 1990-04-03 Verfahren zum Herstellen von integrierten Schaltungen mit Silizid. Expired - Lifetime DE69013962T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US33638289A 1989-04-11 1989-04-11

Publications (2)

Publication Number Publication Date
DE69013962D1 DE69013962D1 (de) 1994-12-15
DE69013962T2 true DE69013962T2 (de) 1995-03-16

Family

ID=23315836

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1990613962 Expired - Lifetime DE69013962T2 (de) 1989-04-11 1990-04-03 Verfahren zum Herstellen von integrierten Schaltungen mit Silizid.

Country Status (6)

Country Link
EP (1) EP0392725B1 (de)
JP (1) JPH02296323A (de)
DE (1) DE69013962T2 (de)
ES (1) ES2063262T3 (de)
HK (1) HK49196A (de)
SG (1) SG31395G (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
US5849634A (en) * 1994-04-15 1998-12-15 Sharp Kk Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3
JP2692617B2 (ja) * 1994-12-06 1997-12-17 日本電気株式会社 半導体装置の製造方法
US6376372B1 (en) * 1995-06-02 2002-04-23 Texas Instruments Incorporated Approaches for mitigating the narrow poly-line effect in silicide formation
US5593924A (en) * 1995-06-02 1997-01-14 Texas Instruments Incorporated Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines
US5661085A (en) * 1996-06-17 1997-08-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method for forming a low contact leakage and low contact resistance integrated circuit device electrode
US5668065A (en) * 1996-08-01 1997-09-16 Winbond Electronics Corp. Process for simultaneous formation of silicide-based self-aligned contacts and local interconnects

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
JPS6261345A (ja) * 1985-09-11 1987-03-18 Hitachi Ltd 半導体装置の製造方法
JPS62188223A (ja) * 1986-01-16 1987-08-17 Sony Corp 半導体化合物の製造方法
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
JPS63133622A (ja) * 1986-11-26 1988-06-06 Ricoh Co Ltd 半導体装置の製造方法
JPS63265468A (ja) * 1987-04-23 1988-11-01 Fujitsu Ltd 半導体装置の製造方法
JPS63284862A (ja) * 1987-05-15 1988-11-22 Fujitsu Ltd 半導体装置の製造方法
US4940509A (en) * 1988-03-25 1990-07-10 Texas Instruments, Incorporated Isotropic etchant for capped silicide processes

Also Published As

Publication number Publication date
EP0392725B1 (de) 1994-11-09
EP0392725A3 (de) 1991-10-30
EP0392725A2 (de) 1990-10-17
HK49196A (en) 1996-03-29
ES2063262T3 (es) 1995-01-01
JPH02296323A (ja) 1990-12-06
SG31395G (en) 1995-08-18
DE69013962D1 (de) 1994-12-15

Similar Documents

Publication Publication Date Title
DE3850624T2 (de) Verfahren zum Herstellen von Halbleiterkontakten.
DE19950708C2 (de) Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit lokal unterschiedlicher Schichtdicke
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE69215926T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, wobei ein selbstregistrierendes Kobalt- oder Nickelsilizid gebildet wird
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE60304225T2 (de) NIickelsilizid mit verminderter Grenzflächenrauhigkeit
DE3750325T2 (de) Verfahren zum Herstellen eines Halbleiterbauelements.
DE69018374T2 (de) Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt.
DE102004056022A1 (de) Verfahren zur Bildung eines Nickelsalicids und Verfahren zur Herstellung eines Halbleiterbauelements unter Verwendung desselben
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE10255849A1 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit großem ε
DE69319867T2 (de) Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands
EP0163871A1 (de) Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE69227534T2 (de) Verfahren zur Herstellung einer Silizidschicht durch Ionenimplantation
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE19524027C2 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE69028450T2 (de) Verfahren zur Herstellung von polykristallinen Siliziumkontakten
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE69022836T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Monosiliziumgebieten und Polysiliziumleiterbahnen, die mit einer Metallsiliziddeckschicht versehen sind.
DE69013962T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit Silizid.
DE69836117T2 (de) Stabilisierung von Titanpolyzid mittels einer porösen Sperrschicht

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN

8364 No opposition during term of opposition