DE69319867T2 - Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands - Google Patents

Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands

Info

Publication number
DE69319867T2
DE69319867T2 DE69319867T DE69319867T DE69319867T2 DE 69319867 T2 DE69319867 T2 DE 69319867T2 DE 69319867 T DE69319867 T DE 69319867T DE 69319867 T DE69319867 T DE 69319867T DE 69319867 T2 DE69319867 T2 DE 69319867T2
Authority
DE
Germany
Prior art keywords
layer
polysilicon
cobalt
depositing
cosi2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69319867T
Other languages
English (en)
Other versions
DE69319867D1 (de
Inventor
Andre I. Marlboro Ma 01752 Nasr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Digital Equipment Corp
Original Assignee
Digital Equipment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Digital Equipment Corp filed Critical Digital Equipment Corp
Publication of DE69319867D1 publication Critical patent/DE69319867D1/de
Application granted granted Critical
Publication of DE69319867T2 publication Critical patent/DE69319867T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Verfahren zur Herstellung von lokalen Verbindungen und Polysiliziumwiderständen auf MOS-Vorrichtungen. Insbesondere betrifft die vorliegende Erfindung Verfahren zur Herstellung von lokalen Verbindungen und Polysiliziumwiderständen, indem Kobalt mit Polysilizium reagieren gelassen wird.
    • STAND DER TECHNIK
  • Im Zuge des generationsweisen Schrumpfungsprozesses bei der Standardtechnologie benötigen ULSI (Ultrahöchstintegrations)-Mikroprozessoren hoher Leistung chipinternen SRAM (statischen Direktzugriffsspeicher) mit großem Speichervermögen. Vorteilhaft sind Vier-Transistor(4-T)-SRAM-Zellen mit Polysilizium-Lastwiderständen, da sie dem System die zur Leistungssteigerung nötige Dichte bieten. Jedoch benötigt man eine vereinfachte lokale Verbindung, um den Schrumpfungsprozeß von einer Technologie zur nächsten einzuhalten. Die Technik mit lokalen Verbindungen hat man als Mittel zur Verkleinerung der SRAM-Zellenfläche vorgeschlagen, indem die Zahl der für Verbindungen benutzten Kontakte verkleinert wird und um ein zuverlässiges alternatives Verfahren zu dem Schema mit vergrabenen Kontakten zu schaffen.
  • Frühere Schemata mit lokalen Verbindungen konzentrierten sich auf TiN-Verfahren, bei denen das TiN auf TiSi&sub2; gesputtert oder daraus aufgewachsen wurde. Andere Techniken basierten auf PVD-Siliziumfilmen, die auf Titan gesputtert wurden, und der gleichzeitigen Bildung von Silizid und Strukturen lokaler Verbindungen. Diese Techniken waren für eine Anwendung in ULSI-Verfahren nicht zuverlässig genug.
  • Die Verwendung von TiN auf TiSi&sub2; wurde vorgeschlagen von Holloway et al. in der US-A-4 657 628 und von Tang et al. in der US-A-4 676 866. Diese Technik leidet jedoch an vielen Bearbeitungsproblemen, die eine zuverlässige Herstellung dieser Vorrichtungen verhindern. Auf TiSi&sub2; aufgewachsene TiN-Filme sind für Musterung und niedrigen Schichtwiderstand sehr dünn. Außerdem mangelt es TiN an Ätzselektivität für TiSi&sub2;, was die Kontrolle der nachfolgenden Trocken- und Naßätzprozesse äußerst schwierig macht. Ein weiterer Nachteil dieser Technik ist, daß es nicht möglich ist, das Resist vom Wafer abzustreifen, ohne die Linienbreitekontrolle der lokalen TiN-Verbindungsbrücke zu verschlechtern. Wasserstoffperoxid, das zum Abstreifen der Fotoresist-Maske benutzt wird, kann die TiN-Schicht ebenfalls stark angreifen.
  • Eine andere Technik wurde vorgeschlagen von Deveraux et al. in "A New Device Interconnect Scheme For Sub-Micron VLSI", 84 IEDM, Seiten 118-121. Bei dieser Technik werden eine dünne Schicht feuerfestes Metall und amorphes Silizium im gleichen Auspumpzustand aufeinanderfolgend abgelagert. Das amorphe Silizium wird gemustert, und danach wird der Wafer geglüht, wodurch das feuerfeste Metall mit dem amorphen Silizium und außerdem mit einkristallinem Silizium und Polysilizium reagiert, um ein Silizid zu bilden. Metall, das nicht reagiert hat, wird dann durch Naßätzen entfernt.
  • Diese Technik leidet an Beschränkungen wie einer Oxidation des Titanfilms während des Silizium-Trockenätzens, an dem eine Sauerstoffart beteiligt ist. Außerdem zeigte das Fotoresist-Abstreifmittel eine Tendenz, das feuerfeste Metall anzugreifen, das in diesem Fall Titan war.
  • Polysilizium-Lastwiderstände verwendet man in MOS-Vorrichtungen schon seit langem. Veröffentlichungen zu Verfahren mit Polysilizium-Lastwiderständen konzentrierten sich auf zwei oder mehr Polysiliziumschichten, die in Verbindung mit Polyzid-Gate-Strukturen einer ersten Schicht und nicht mit Salizid-Strukturen (sowohl für Gate als auch für Drain) verwendet wurden. Ein übliches Verfahren zur Herstellung von Polysilizium-Lastwiderständen umfaßt die folgenden Verfahrensschritte: Aufwachsen von Gate-Oxid, Ablagern von Polysilizium/Wolfram-Gate- Material, Mustern des Polysilizium/Wolfram-Gate, Ätzen des Polysilizium/Wolfram- Gate, Mustern und Implantation von N+-Source/Drain/Gate, Ablagern eines Dielektrikums Poly1/Poly2, Mustern eines Polysiliziumkontakts, Ablagern einer zweiten Schicht Polysilizium, Mustern und Ätzen eines Polysiliziumwiderstands und Mustern und Implatantion eines N+-Kontakts. Diese Technik gestattet nicht die Verwendung von Salizidprozessen, die für einen niedrigen Schichtwiderstand von Gate- und Source/Drain-Bereichen für Hochleitungssysteme wesentlich sind. Man hat zwar ausgedehnt Wolframsilizid-Gate-Material mit niedrigem Schichtwiderstand verwendet, die Source/Drain-Bereiche zeigten aber sehr hohen Schichtwiderstand, der kostspielige Schaltungslösungen erforderte, um diese Beschränkung bei Hochleistungssystemen zu überwinden.
  • Eine teilweise vorgefertige Halbleitervorrichtung mit einer ersten Schicht CoSi&sub2; in den Gate- und Source/Drain-Bereichen ist gezeigt in Patent abstracts of Japan, Band 14, Nr. 278, E-941, veröffentlicht 15/06/90.
  • Zur Erzeugung eines akzeptablen Kontaktschemas zwischen dem Polysiliziumwiderstand der zweiten Ebene und dem ersten Polysilizium-Gate oder den Source/ Drain-Bereichen müssen die Probleme gelöst werden, denen man bei Grenzflächen zwischen Silizium und Silizium oder Silizium und Polysilizium begegnet. Die natürlichen Oxidfilme, die sich bilden, wenn das Substrat der Umgebungsluft ausgesetzt wird, können zu hohem Kontaktwiderstand und zu Prozeßveränderungen führen, die wesentliche Auswirkungen auf die Ausbeute haben. Dementsprechend basierte der vorhergehende Prozeß auf silizidfreien Übergängen in direktem Kontakt mit der zweiten Polysiliziumschicht, die ebenfalls frei von Silizid ist. Dem folgte die Widerstandsabgrenzung und das Kontaktmustern, gefolgt von Dotierungsimplantation im Kontaktbereich, um den elektrischen Widerstand der zweiten Schicht Polysiliziumkontakte zu verringern.
    • ABRISS DER ERFINDUNG
  • Die Erfindung findet sich in allgemeiner Form in einem Verfahren nach Patentanspruch 1 und außerdem in einem Verfahren nach Patentanspruch 6.
  • In einer bevorzugten Ausführungsform liefert die vorliegende Erfindung ein Verfahren zur Herstellung einer lokalen Verbindung auf einer MOS-Vorrichtung. Um verschiedene Vorrichtungen auf einer integrierten Schaltung elektrisch voneinander zu trennen, wird ein Trennschritt durchgeführt. Ein Polysilizium-Gate-Material wird auf dem Gate-Oxid abgelagert, gemustert und geätzt, um N- und P-Kanal-CMOS- Transistoren zu bilden. Als nächstes liefert N+- und P+-Dotierung die Gate- und Source/Drain-Steuerbereiche des CMOS-Transistors. Auf den Seiten der Gate- Bereiche wird dann eine dünne Oxid/Nitrid-Abstandsschicht gebildet.
  • Auf der ersten Schicht Polysilizium und den aktiven Bereichen wird dann eine Schicht Kobaltfilm abgelagert. Dem folgt schnelles Wärmeglühen bei 450ºC. Das Kobalt, das sich in engem Kontakt mit dem Polysilizium oder den aktiven Bereichen befindet, bildet eine CoSi-Schicht, während das Kobalt, das sich in Kontakt mit dem Oxid oder Nitrid befindet, nicht reagiert. Das Kobalt, das nicht reagiert hat, wird nachfolgend von der Vorrichtung geätzt. Die Vorrichtung wird dann einem weiteren Glühen bei hoher Temperatur unterzogen, um einen CoSi&sub2;-Film mit niedrigem Schichtwiderstand zu bilden.
  • Als nächstes wird eine dünne Schicht undotierter LPCVD-Polysiliziumfilm abgelagert, gemustert und geätzt, um die verschiedenen Bestandteile der lokalen Verbindungsbrücken zu bilden. Auf der gesamten Oberfläche wird dann eine zweite Schicht Kobaltfilm abgelagert und in ein oder zwei Glühschritten mit der zweiten Schicht Polysilizium reagieren gelassen. Das Kobalt reagiert mit der gesamten zweiten Schicht dünnes Polysilizium, um CoSi&sub2;-Verbindungen zu bilden, ohne daß Polysilizium übrig bleibt. Das Kobalt im Kontakt mit dem Oxid oder mit dem vorher gebildeten CoSi&sub2; reagiert nicht und wird durch Ätzen entfernt.
  • In einer zweiten Ausführungsform der vorliegenden Erfindung wird ein hochohmiger LPCVD-Polysilizium-Lastwiderstand entweder allein oder gleichzeitig mit der Bildung der oben beschriebenen lokalen Verbindung auf einer CMOS-Vorrichtung gebildet. In dieser Ausführungsform werden die Gate- und Source/Drain-Bereiche der Transistoren durch konventionelle Prozesse gebildet. Danach wird eine Schicht Kobalt auf der Vorrichtung abgelagert und geglüht, um über den Gate- und Source/ Drain-Bereichen CoSi&sub2; zu bilden.
  • Auf dem Wafer wird dann eine Schicht Oxid abgelagert, gemustert und geätzt, um einen Kontaktbereich für den Polysiliziumfilm der zweiten Ebene zu bilden, der später den Widerstand bildet. Danach wird der Polysiliziumfilm auf dem Wafer abgelagert, gemustert und geätzt, um den Widerstandsbereich und die lokale Verbindung zu bilden.
  • Auf der Vorrichtung wird dann eine weitere Oxidschicht abgelagert, gemustert und geätzt, um die Flächen des Polysiliziumwiderstands freizulegen, für die Silizidierung gewünscht ist, um den elektrischen Kontaktwiderstand zwischen den verschiedenen Verbindungsebenen zu verringern. Danach wird eine weitere Schicht Kobalt auf der Vorrichtung abgelagert und geglüht, um eine zweite Schicht CoSi&sub2; zu bilden. Das Kobalt, das nicht reagiert hat, wird dann von der Vorrichtung abgestreift.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Es wird nun auf die Zeichnungen Bezug genommen, in denen gleiche Teile überall mit gleichen Bezugszeichen bezeichnet sind und in denen:
  • Fig. 1 A bis 1I sind Schnittansichten eines kleinen Teils eines Halbleiterwafers in aufeinanderfolgenden Fertigungsstadien und zeigen die Herstellung einer lokalen Verbindung für einen MOS-Transistor.
  • Fig. 2A bis 2M sind Schnittansichten eines kleinen Teils eines Halbleiterwafers in aufeinanderfolgenden Fertigungsstadien und zeigen die Herstellung eines hochohmigen Polysilizium-Lastwiderstands und einer lokalen Verbindung.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Eine bevorzugte Ausführungsform des Verfahrens zur Herstellung einer lokalen Verbindung für eine integrierte MOS-Halbleiterschaltung ist in Fig. 1A-1I dargestellt. Das Verfahren umfaßt die Bildung eines Transistors auf einer Fläche eines Siliziumwafers 10 durch Aufbringen eines Polysilizium-Gate 12 auf eine Gate-Oxid- Beschichtung 14 in einem aktiven Bereich, der von Feldoxid 18 umgeben ist. Sowohl das Gate 12 als auch das Polysilizium-Gate 20 werden durch Ablagern einer Schicht Polysilizium auf der gesamten Fläche des Wafers und durch Mustern der Fläche durch Fotomaskierung und Ätzen auf die übliche Weise gebildet. Source/Drain-Bereiche 16 werden durch Ionenimplantation unter Verwendung von Standardtechniken gebildet. Die vorliegende Erfindung kann bei N-, P- oder CMOS- Vorrichtungen benutzt werden.
  • Auf den Seiten der Gate-Bereiche wird dann eine dünne Oxid/Nitrid-Abstandsschicht gebildet, wie in Fig. 1B und 1C gezeigt. In der bevorzugten Ausfüh rungsform werden die Abstandsschichten durch Ablagern einer Schicht Oxid 22 gefolgt von einer Schicht Nitrid 24 gebildet. Diese Schichten werden dann selektiv geätzt, um die Abstandsschichten auf der Seite der Gate-Bereiche übrig zu lassen, wie in Fig. 1C gezeigt. Die bevorzugte Ausführungsform benutzt zwar eine Kombination aus einer Oxidschicht und einer Nitridschicht, wie der Fachmann weiß, kann die Abstandsschicht aber auch aus Oxid oder Nitrid allein gebildet werden.
  • In hochdichten Vorrichtungen sind die Source/Drain-Bereiche flach, so daß man Silizid benötigt, um den Schichtwiderstand herabzusetzen. In der bevorzugten Ausführungsform wird ein selbstausrichtendes Silizid (Salizid) gebildet, indem zuerst eine Beschichtung aus Kobalt 26 auf der Oberfläche des Wafers abgelagert wird, wie in Fig. 1D gezeigt. Die Kobaltschicht 26 kann durch Sputtern gebildet werden und wird allgemein in einer Dicke von ungefähr 100 bis 500 Å (10 Å = 1 nm) gebildet. Die Vorrichtung wird dann schnellem Wärmeglühen bei ungefähr 450 ºC unterzogen. Kobalt, das sich in engem Kontakt mit dem Polysilizium und mit den aktiven Gebieten befindet, bildet eine CoSi-Schicht. Bei der Bildung des Silizids wird ein Teil des Silizium des Gate und der Source/Drain-Bereiche verbraucht.
  • Kobalt, das sich im Kontakt mit den Oxiden und Nitriden befindet, reagiert nicht und wird nachfolgend in einer Lösung aus Phosphor-, Stickstoff- und Essigsäuren und Wasserstoffperoxid weggeätzt.
  • Bei einer Temperatur von ungefähr 550 bis 800ºC und vorzugsweise bei ungefähr 700ºC wird dann eine zweite Wärmebehandlung durchgeführt, um das CoSi in eine niederohmige CoSi&sub2;-Schicht 28 umzuwandeln.
  • Wie in Fig. 1F und 1G gezeigt, wird als nächstes eine dünne Schicht undotierter LPCVD-Polysiliziumfilm 30 mit einer Dicke von ungefähr 300 bis 2.000 Å auf dem Wafer abgelagert. Das Polysilizium wird dann mit einer Maske 32 gemustert und geätzt, um die verschiedenen Bestandteile der lokalen Verbindungsbrücke 34 zu bilden. Es wurde eine hervorragende Ätzselektivität zwischen dem Polysilizium und dem Kobaltsilizid festgestellt. Die bevorzugte Ausführungsform benutzt zwar Polysilizium, man erkennt aber, daß auch amorphes Silizium benutzt werden kann.
  • Auf der gesamten Oberfläche der Vorrichtung wird dann eine zweite Schicht Kobalt 36 abgelagert, wie in Fig. 1 H gezeigt. Diese Schicht Kobalt hat allgemein eine Dicke von ungefähr 100 bis 500 Å. Der Wafer wird noch einmal geglüht, um eine lokale Kobaltsilizid-Verbindung 38 zu erzeugen. Der Glühprozeß kann entweder in einem oder in zwei Schritten durchgeführt werden. Gegenwärtig werden zwei Schritte bevorzugt. Es sollte genügend Kobalt zur Verfügung stehen, um vollständig mit der Polysiliziumbrücke 34 zu reagieren, ohne eine Polysiliziumschicht übrig zu lassen. Kobalt, das sich im Kontakt mit dem Oxid oder mit dem vorher bearbeiteten CoSi&sub2; befindet, reagiert nicht und kann durch Naßätzen entfernt werden, wie oben erörtert. Dementsprechend können ohne schädliche Wirkung dickere Kobaltschichten verwendet werden, da die Reaktion aufhört, sobald die zweite CoSi&sub2;-Schicht mit der ersten CoSi&sub2; Schicht in Kontakt kommt.
  • Die Umwandlung von Kobalt in CoSi&sub2; hört auf, wenn alles Silizium verbraucht ist und das Silizid der zweiten Ebene die erste Schicht Silizid erreicht und sich damit verbindet. Dies bedeutet, daß die erste Schicht CoSi&sub2; nicht mehr dicker wird und daß sich der Sperrübergangs-Leckstrom der N+- und P+-Übergänge als Folge des zweiten Silizidierungsschrittes nicht vergrößert.
  • Es wird nun auf Fig. 2A bis 2M Bezug genommen, die die gleichzeitige Bildung eines hochohmigen Polysilizium-Lastwiderstands und einer lokalen Verbindung auf einem Halbleiterwafer zeigen. In Fig. 2A, auf die zuerst Bezug genommen wird, werden in einem Siliziumwafer 50 ein Paar Transistoren gebildet, die Polysilizium- Gates 52 und Source/Drain-Bereiche 56 enthalten, die von Feldoxid 58 umgeben sind. Auf Teilen des Feldoxids werden zusätzliche Gates 60 gebildet.
  • Jeder der Gate- und Source/Drain-Bereiche enthält eine in Übereinstimmung mit dem oben beschriebenen Prozeß gebildete Schicht Kobaltsilizid 62. Unter Bezugnahme auf Fig. 2B wird als nächstes eine Schicht Siliziumoxid 64 mit einer Dicke von ungefähr 2.000 Å auf der Oberfläche des Wafers 50 abgelagert. Die Oxidschicht wird dann unter Verwendung von Masken 66 gemustert und geätzt, wie in Fig. 2C bis 2E gezeigt, um einen Kontaktbereich für den Polysiliziumfilm der zweiten Ebene zu erzeugen.
  • Wie in Fig. 2F gezeigt, wird dann eine zweite Schicht Polysilizium 70 auf der Oberfläche des Wafers gebildet. Diese Schicht Polysiliziumfilm hat allgemein eine Dicke von ungefähr 300 bis 2.000 Å. Das Polysilizium 70 wird dann unter Verwendung von Masken 72 gemustert und geätzt, um gleichzeitig die lokale Verbindung 74 und den Widerstandsbereich 76 zu bilden, wie in Fig. 2 G und 2H gezeigt.
  • Um einen selektiven Silizid-Polysiliziumwiderstand zu bilden, wird als nächstes eine neue Schicht Oxid 78 mit einer Dicke von ungefähr 1.000 Å auf dem Wafer abgelagert. Wie in Fig. 2I bis 2K gezeigt, wird diese Oxidschicht dann unter Verwendung einer Maske 80 gemustert und geätzt, um diejenigen Teile des Polysiliziums abzuschirmen, die der Silizidierung nicht unterzogen werden.
  • Unter Bezugnahme auf Fig. 2L wird dann eine Kobaltschicht 82 auf der Oberfläche des Wafers gebildet. Diese Kobaltschicht hat eine Dicke von ungefähr 100 bis 400 Å und wird in einem System für schnelles Wärmeglühen geglüht, um eine zweite Schicht CoSi&sub2; zu bilden, um die lokale CoSi&sub2;-Verbindung 84 und den hochohmigen Polysilizium-Lastwiderstand 86 zu bilden. Der elektrische Widerstand des Widerstands wird durch die Dicke der Polysiliziumschicht und die Größe der Oxidmaske 88 bestimmt.
  • Bei der vorliegenden Erfindung benötigt man kein Dotierungsmittel im Widerstandskontaktbereich oder im Widerstandskörper, da sich die zweite CoSi&sub2;-Schicht in engem Kontakt mit der ersten CoSi&sub2;-Schicht befindet, was einen guten elektrischen Kontakt liefert. Da kein Dotierungsmittel benutzt wird, werden die im Stand der Technik auftretenden Probleme mit seitlicher Diffusion in den Widerstand beseitigt. Dementsprechend ermöglicht die vorliegende Erfindung die Bildung von sehr kurzen Widerständen mit hohen Werten.
  • Man erkennt leicht, daß der hochohmige Polysilizium-Lastwiderstand unabhängig von den lokalen Verbindungen hergestellt werden kann. Zusätzlich kann der Prozeß der Ablagerung von Polysilizium und dessen Umwandlung in CoSi&sub2; viele Male wiederholt werden, um viele verschiedene Schichten von Verbindungen zu erzeugen.

Claims (8)

1. Verfahren zur Herstellung einer lokalen Verbindung auf einer Halbleitervorrichtung, mit folgenden Verfahrensschritten:
Bereitstellen einer teilweise vorgefertigten Halbleitervorrichtung mit einer ersten Schicht aus CoSi&sub2; (28) in den Gate- und Source/Drain-Bereichen,
Ablagern einer Schicht aus Silizium (30) auf der Oberfläche der Vorrichtung, Mustern und Ätzen des Siliziums, um ein Gebiet als eine lokale Verbindung (34) abzugrenzen,
Ablagern einer Schicht aus Kobalt (36) auf der Oberfläche der Vorrichtung, Glühen der Vorrichtung unter solchen Bedingungen, daß das Silizium und das Kobalt reagieren, um eine zweite Schicht aus CoSi&sub2; im Kontakt mit der ersten Schicht aus CoSi&sub2; zu bilden.
2. Verfahren nach Anspruch 1, bei dem der Verfahrensschritt des Ablagerns von Silizium (30) das Ablagern von Polysilizium umfaßt.
3. Verfahren nach Anspruch 1, bei dem der Verfahrensschritt des Ablagerns von Silizium (30) das Ablagern von amorphem Silizium umfaßt.
4. Verfahren nach Anspruch 2, bei dem die Polysiliziumschicht (30) durch LPCVD aufgebracht wird.
5. Verfahren nach Anspruch 1, bei dem die Schicht aus Kobalt (36) das ganze Silizium (30) verbraucht.
6. Verfahren zur Herstellung eines hochohmigen Polysilizium-Lastwiderstands auf einer Halbleitervorrichtung, mit folgenden Verfahrensschritten:
Bereitstellen einer teilweise vorgefertigten Halbleitervorrichtung mit einer ersten Schicht aus CoSi&sub2; (62) in den Gate- und Source/Drain-Bereichen,
Ablagern einer Oxidschicht (64) auf einer Oberfläche der Vorrichtung, Mustern der Oxidschicht, um Kontaktfenster zu bilden, die sich nach der Oberfläche unterhalb der Oxidschicht erstrecken,
Ablagern einer Schicht aus Polysilizium (70) auf der Oberfläche der Vorrichtung,
Mustern und Ätzen des Polysiliziums, um einen Widerstandsbereich (76) zu bilden,
Ablagern und Mustern einer Oxidschicht (78), um über einem Teil des Polysiliziums, welcher der Lastwiderstand wird, eine Maske zu bilden,
Ablagern einer Schicht aus Kobalt (82) auf der Vorrichtung und
Glühen der Vorrichtung unter solchen Bedingungen, daß das Kobalt und das Polysilizium reagieren, um eine zweite Schicht aus CoSi&sub2; im Kontakt mit der ersten Schicht aus CoSi&sub2; zu bilden.
7. Verfahren nach Anspruch 6, bei dem das Polysilizium (70) durch LPCVD aufgebracht wird.
8. Verfahren nach Anspruch 6, bei dem das Kobalt das ganze Polysilizium (70) mit Ausnahme des Teils, der dem Lastwiderstand zugeführt wird, verbraucht.
DE69319867T 1992-06-25 1993-05-28 Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands Expired - Fee Related DE69319867T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/904,389 US5266156A (en) 1992-06-25 1992-06-25 Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon
PCT/US1993/005243 WO1994000878A1 (en) 1992-06-25 1993-05-28 Methods of forming a local interconnect and a high resistor polysilicon load

Publications (2)

Publication Number Publication Date
DE69319867D1 DE69319867D1 (de) 1998-08-27
DE69319867T2 true DE69319867T2 (de) 1999-02-18

Family

ID=25419065

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69319867T Expired - Fee Related DE69319867T2 (de) 1992-06-25 1993-05-28 Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands

Country Status (5)

Country Link
US (1) US5266156A (de)
EP (1) EP0603360B1 (de)
DE (1) DE69319867T2 (de)
TW (1) TW218420B (de)
WO (1) WO1994000878A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960004079B1 (en) * 1992-12-19 1996-03-26 Lg Semicon Co Ltd Contact hole forming method
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
DE4402070C2 (de) * 1994-01-25 1997-10-16 Gold Star Electronics Verfahren zum Herstellen eines aus PtSi-Platinsilizid bestehenden Kontaktstopfens
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
US5461000A (en) * 1994-07-05 1995-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing dielectric as load resistor in 4T SRAM
JPH08130244A (ja) * 1994-11-02 1996-05-21 Mitsubishi Electric Corp 局所配線の形成方法
US5682060A (en) * 1995-02-16 1997-10-28 Texas Instruments Incorporated Process for manufacturing integrated circuit capacitors and resistors and the capacitors and resistors
US5728625A (en) * 1996-04-04 1998-03-17 Lucent Technologies Inc. Process for device fabrication in which a thin layer of cobalt silicide is formed
US5834356A (en) * 1997-06-27 1998-11-10 Vlsi Technology, Inc. Method of making high resistive structures in salicided process semiconductor devices
US6074960A (en) * 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
US5895269A (en) * 1997-12-18 1999-04-20 Advanced Micro Devices, Inc. Methods for preventing deleterious punch-through during local interconnect formation
TW403963B (en) * 1997-12-24 2000-09-01 United Microelectronics Corp The manufacture method of cobalt silicide
US6096639A (en) * 1998-04-07 2000-08-01 Advanced Micro Devices, Inc. Method of forming a local interconnect by conductive layer patterning
JP3534626B2 (ja) * 1998-11-09 2004-06-07 株式会社リコー 半導体装置とその製造方法
US5970370A (en) * 1998-12-08 1999-10-19 Advanced Micro Devices Manufacturing capping layer for the fabrication of cobalt salicide structures
US6365512B1 (en) * 2000-06-21 2002-04-02 Infineon Technologies Ag Method and apparatus for a direct buried strap for same level contact interconnections for semiconductor devices
JP3848071B2 (ja) * 2000-09-28 2006-11-22 沖電気工業株式会社 半導体装置およびその製造方法
US7164185B1 (en) 2004-02-02 2007-01-16 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
DE102005026522B4 (de) * 2005-06-08 2007-04-05 Henkel Kgaa Verstärkung der Reinigungsleistung von Waschmitteln durch Polymer
ITTN20130005A1 (it) 2013-06-06 2014-12-07 Battisti Giorgio Spegnimento di incendi operato mediante l'utilizzo di silicati alcalini in soluzione acquosa.

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
US4676866A (en) * 1985-05-01 1987-06-30 Texas Instruments Incorporated Process to increase tin thickness
US4657628A (en) * 1985-05-01 1987-04-14 Texas Instruments Incorporated Process for patterning local interconnects
IT1186485B (it) * 1985-12-20 1987-11-26 Sgs Microelettronica Spa Circuito integrato monolitico,in particolare di tipo mos o cmos e processo per la realizzazione di tale circuito
JP2525201B2 (ja) * 1987-07-31 1996-08-14 セイコーエプソン株式会社 半導体装置の製造方法
US4912061A (en) * 1988-04-04 1990-03-27 Digital Equipment Corporation Method of forming a salicided self-aligned metal oxide semiconductor device using a disposable silicon nitride spacer
US5126279A (en) * 1988-12-19 1992-06-30 Micron Technology, Inc. Single polysilicon cross-coupled resistor, six-transistor SRAM cell design technique
US4980020A (en) * 1989-12-22 1990-12-25 Texas Instruments Incorporated Local interconnect etch technique
US5068201A (en) * 1990-05-31 1991-11-26 Sgs-Thomson Microelectronics, Inc. Method for forming a high valued resistive load element and low resistance interconnect for integrated circuits
EP0499855A3 (en) * 1991-02-21 1992-10-28 Texas Instruments Incorporated Method and structure for microelectronic device incorporating low-resistivity straps between conductive regions

Also Published As

Publication number Publication date
EP0603360A1 (de) 1994-06-29
WO1994000878A1 (en) 1994-01-06
EP0603360B1 (de) 1998-07-22
US5266156A (en) 1993-11-30
DE69319867D1 (de) 1998-08-27
TW218420B (de) 1994-01-01

Similar Documents

Publication Publication Date Title
DE69319867T2 (de) Verfahren zur herstellung einer lokalen verbindung und eines hohen polisiliziumwiderstands
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE19728140C2 (de) Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE69229983T2 (de) Halbleiterschaltung mit einem Kontakt mit niedrigem Widerstand und ihr Herstellungsverfahren
DE3886074T2 (de) Herstellung einer Halbleiterstruktur.
DE69632567T2 (de) MOS-Transistor und Verfahren zur Herstellung desselben
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE69901657T2 (de) Herstellungsverfahren für selbstjustierende lokale Zwischenverbindung
JP2857006B2 (ja) Ｍｏｓ集積回路上の自己整列珪化コバルト
DE69023765T2 (de) Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
US6218710B1 (en) Method to ensure isolation between source-drain and gate electrode using self aligned silicidation
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE19952177C2 (de) Verfahren zum Ausbilden einer zweifachen Kobaltsilicidschicht mit zwei unterschiedlichen Dicken während der Herstellung einer integrierten Schaltung und entsprechende IC-Struktur
DE69011203T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung durch Abdecken einer leitenden Schicht mit einer Nitridschicht.
DE112006003206B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung
DE69419806T2 (de) Herstellungsverfahren von Kontakten mit niedrigem Widerstand an den Übergang zwischen Gebieten mit verschiedenen Leitungstypen
US4874713A (en) Method of making asymmetrically optimized CMOS field effect transistors
DE69736460T2 (de) Verfahren zur Herstellung von gerichtet abgeschiedenem Silizid über Transistorelektroden
DE69028450T2 (de) Verfahren zur Herstellung von polykristallinen Siliziumkontakten
DE10356654A1 (de) Reinigungslösung und Verfahren zum selektiven Entfernen von Schichten in einem Silidationsverfahren
DE19502392A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE69030225T2 (de) Verfahren zur Herstellung von BiMOS-Schaltungen mit hoher Leistung
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee