JP3848071B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3848071B2 JP3848071B2 JP2000296327A JP2000296327A JP3848071B2 JP 3848071 B2 JP3848071 B2 JP 3848071B2 JP 2000296327 A JP2000296327 A JP 2000296327A JP 2000296327 A JP2000296327 A JP 2000296327A JP 3848071 B2 JP3848071 B2 JP 3848071B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- silicide
- silicon substrate
- cobalt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 126
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 123
- 229910052710 silicon Inorganic materials 0.000 claims description 110
- 239000010703 silicon Substances 0.000 claims description 110
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 107
- 239000002184 metal Substances 0.000 claims description 92
- 229910052751 metal Inorganic materials 0.000 claims description 92
- 229910017052 cobalt Inorganic materials 0.000 claims description 66
- 239000010941 cobalt Substances 0.000 claims description 66
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 39
- 229910019044 CoSix Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910018999 CoSi2 Inorganic materials 0.000 claims 10
- 229910019001 CoSi Inorganic materials 0.000 claims 9
- -1 germanium ions Chemical class 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 43
- 230000003071 parasitic effect Effects 0.000 description 18
- 239000010408 film Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- AIOWANYIHSOXQY-UHFFFAOYSA-N cobalt silicon Chemical compound [Si].[Co] AIOWANYIHSOXQY-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、バルク基板上あるいはＳＯＩ（Silicon on insulator）基板上に形成される半導体装置およびその製造方法に関するものであり、特に、シリコンと金属シリサイドの格子整合性が高く平坦なシリコンと金属シリサイド接合界面構造に関するものである。
【０００２】
【従来の技術】
従来の半導体装置における金属シリサイドの形成は、シリコン上にスパッタリング等により金属を成膜し、続いて熱処理を施すことにより行われる。金属シリサイドは、シリコンに比べて抵抗が非常に小さいため、半導体素子の寄生抵抗を低減する目的に広く利用されている。半導体ウエハプロセスでは、アクティブ領域やゲート電極等のパターン形成後のシリコン基板全面に金属を成膜し、熱処理を施すことにより金属とシリコンが接する箇所でのみシリサイド反応を進行させる。この手法は、パターニングや位置合わせが不要なことから、「自己整合シリサイド」、または、「サリサイド（salicide:self-aligned silicide）」と呼ばれている。このとき、シリコンと未反応の金属は、アンモニア過水等の薬液を用いて除去されるので、パターン間（素子間）の絶縁性が保たれる。
【０００３】
近年、サリサイド工程に用いられる金属は、主にＴｉ、Ｎｉ、Ｃｏ等であり、それぞれの金属シリサイドは温度により異なる複数の安定相を持つ。素子の寄生抵抗低減には最も低抵抗の相を用いると効果的だが、低抵抗の相は一般に高温の熱処理を必要とする。高温の熱処理を行うと、パターンを跨いだ横方向へのシリサイド反応が進行し易く素子間の絶縁性が劣化するため、複数回（例えば、２段階）の熱処理により行われる。初めに、低温の熱処理により低温相の金属シリサイドを形成し、次いで未反応の金属を薬液で除去した後、高温の熱処理を行うことにより高温低抵抗相に相移転させる。
【０００４】
次に、Ｃｏをシリサイド化する例を説明する。パターン形成後のシリコン基板全面に金属を成膜後、５５０℃で３０秒程度の熱処理を行うことにより低温で安定なＣｏＳｉ（cobalt mono-silicide）を中心とした相を形成する。この相には、金属リッチなＣｏ2Ｓｉを一部含んでいる。次いで未反応の金属を薬液で除去した後、８００℃で３０秒程度の熱処理を行うことにより高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）相を形成する。このとき、金属（Ｃｏ）、シリコン、金属シリサイドそれぞれの量（膜厚）の関係は、次の通りである。所定量（膜厚）のＣｏを全てシリサイド化する場合、ＣｏＳｉ2はＣｏＳｉの２倍のシリコンを消費する。一方、所定量（膜厚）のシリコンをシリサイド化する場合、ＣｏＳｉはＣｏＳｉ2の２倍のＣｏを必要とする。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のサリサイド工程では、シリコンと金属シリサイドの接合界面構造の品質を考慮していないため、接合界面の品質バラツキに起因する接合リークおよび寄生抵抗が懸念される。なお、接合リークおよび寄生抵抗については、後で詳細に説明する。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、ソースとドレイン間に形成されるチャネルを有するシリコン基板と、ソースとドレインを構成するシリサイド層と、シリコン基板内に形成されシリコン基板の深さ方向へのシリサイド反応を抑制するストッパー層とを備えた半導体装置であり、特に、シリコン基板とシリサイド層とのチャネル方向の接合界面が（１１１）シリコン面であることを特徴とするものである。
【０００７】
【発明の実施の形態】
はじめに、（１）接合リークおよび（２）寄生抵抗について詳細に説明する。
【０００８】
（１）接合リーク
トランジスタの寄生抵抗低減の目的で高濃度不純物拡散層（以下、単に拡散層という）の一部をシリサイド化する構造が知られている。このとき、必然的に金属シリサイドと拡散層との接合界面が形成される。拡散層に対して金属シリサイドが深さ方向あるいは横方向に広がって形成されると、金属シリサイドがリークパスとなり、本来リークが生じてはならない拡散層とシリコン基板（チャネル）間に接合リークを生じる。実際、金属シリサイドが拡散層とシリコン基板（チャネル）間の接合界面に直接接していなくても、接近しているだけで接合リークが生じるため、金属シリサイドの深さ方向または横方向の広がりを拡散層より小さくする必要がある。ところが、プロセスの微細化とともにショートチャネル効果抑制のために拡散層の深さは浅くなる一方であるため、金属シリサイド層の深さも厳しい制約を受けることになる。しかし、薄い（浅い）金属シリサイド層はシート抵抗が上昇してしまうため、寄生抵抗を低減するという本来の目的に反することになってしまう。
【０００９】
そこで、金属シリサイドと拡散層接合界面を平坦に形成するとともに、金属シリサイド層と拡散層あるいはシリコン基板（チャネル）接合界面との間に所定の距離を保ちつつ、金属シリサイド層をできるだけ厚くしてシート抵抗を低減するというアプローチが有効である。金属シリサイド層の深さ方向（膜厚）の均一性の改善については、金属とシリコン間に薄い反応制御層を挿入したり、キャップ膜を被せてシリサイド化反応を行うことが知られ、ある程度の効果が得られている。また、ＳＯＩ基板を用いた素子においては、深さ方向の接合リークは構造的に発生しない。したがって、横方向（チャネル方向）の接合リークを制御する目的で、横方向のシリコン基板（チャネル）と金属シリサイド層接合界面の制御が重要である。
【００１０】
（２）寄生抵抗
図６は、寄生抵抗を説明する際に用いるトランジスタの要部拡大図である。ＳＯＩ−ＦＥＴ（Silicon on insulator−Field Effect Transistor）１０は、シリコン基板１上に絶縁層２を介して薄いシリコン層（ＳＯＩ層）３が形成された、所謂、ＳＯＩ基板上に形成されている。ＳＯＩ−ＦＥＴ１０は、フィールド酸化膜６で定義されるアクティブ領域のＳＯＩ層３上に形成され、ゲート酸化膜を介して形成されるゲート電極５を備えている。サイドウォール７の下に形成された拡散層８以外の拡散層部分は、全て金属シリサイド９で構成されている。
【００１１】
シリコン層と金属シリサイド層接合界面は、以下に説明するように半導体素子の寄生抵抗に大きく影響を及ぼす。簡素化のため、シングルドレイン構造トランジスタを例に説明する。ゲート電極端拡散層の蓄積抵抗Ｒac、拡散層の広がり抵抗Ｒsp、拡散層の接合端部から金属層までの拡散層抵抗Ｒsh、金属シリサイド層の薄膜抵抗Ｒsh-s、拡散層と金属層との接触抵抗Ｒcoとすると、直列総寄生抵抗Ｒtotは、次の式で求められる。
【００１２】
Ｒtot＝２×（Ｒac＋Ｒsp＋Ｒsh＋Ｒsh-s＋Ｒco）
ゲート電極端拡散層の蓄積抵抗Ｒac、拡散層の広がり抵抗Ｒsp、金属シリサイド層の薄膜抵抗Ｒsh-sは、比較的寄与度が小さいと考えられ、また、精度良く分離評価することが困難であるため、ここでは無視する。よって、寄生抵抗に寄与するのは、拡散層の接合端部から金属層までの拡散層抵抗Ｒshと拡散層と金属層との接触抵抗Ｒcoである。このうち、拡散層と金属層との接触抵抗Ｒcoがシリコン層と金属シリサイド層接合界面の接触抵抗に相当する。文献１によれば、制御されていない接合界面には界面準位が導入されることが予想されるため、シリコン層と金属シリサイド層接合界面の局所的なショットキーバリアハイトが不均一になると推定される。こうしたショットキーバリアハイトの不均一は、接触抵抗の変動あるいは増加に繋がると懸念され、製造プロセスの微細化に伴いその影響が深刻化する。また、ＳＯＩ基板を用いた素子においては、拡散層を全層シリサイド化する構造も考えられる。このとき、シリコン層と金属シリサイド層接合は拡散層の側面のみで行われるため、更なる接触抵抗の低減が必要となる。
【００１３】
本発明は、シリコンと金属シリサイドとの接合界面構造を制御することにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供することを目的とする。
【００１４】
第１の実施形態
図１は、本発明の第１の実施形態を示す説明図であり、ＳＯＩ基板に形成されたシリコン基板と金属シリサイド層との接合界面を示している。ＳＯＩ基板１１に形成されたＳＯＩ層１２上にはゲート絶縁膜を介してゲート電極１３が形成されている。サイドウォール１４の下のＳＯＩ層１２には、拡散層１５が形成されている。また、一対の拡散層１５間には、チャネル１６が形成されている。サイドウォール１４の下に形成された拡散層１５以外の拡散層部分は、ＳＯＩ層１２の全層に渡って金属シリサイド１７で構成されている。そして、ＳＯＩ層１２のシリコン部分である拡散層１５と金属シリサイド層１７との接合界面１８が（１１１）シリコン面である。
【００１５】
（１１１）シリコン面と金属シリサイド層１７との接合界面１８は高い格子整合性を持っている。また、金属シリサイド層１７の結晶構造が立方晶系である場合、金属シリサイド１７の接合界面は（１１１）金属シリサイド面となる。詳述すれば、ＳＯＩ層１２のシリコン部分である拡散層１５と金属シリサイド層１７との接合界面１８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。
【００１６】
シリコンと金属シリサイドとの接合界面には、次のような例がある。図２（ａ）、図２（ｂ）は、本発明の第１の実施形態のシリコンと金属シリサイド接合界面を示す要部拡大図である。図２（ａ）は、接合界面１８が一つの（１１１）シリコン面である例を示している。一方、図２（ｂ）は、複数の接合界面１８、１９が互いに平行な複数の（１１１）シリコン面から構成されている例を示している。
【００１７】
今度は、コバルトＣｏをシリサイド化する例を用いて、第１の実施形態の半導体装置の製造方法を説明する。図３は、本発明の第１の実施形態を示す工程図である。本実施形態では、膜厚が３２ｎｍのＳＯＩ層を備えた（１１１）シリコン面を基板面方位とするＳＯＩ基板を用いている。
【００１８】
ＳＯＩ基板１１上のＳＯＩ層１２に拡散層１５、あるいは、ゲート電極１３やサイドウォール１４等のパターンを形成した後、ＳＯＩ基板１１全面に図示しないコバルトＣｏを７ｎｍの膜厚にて成膜し、５５０℃で３０秒程度で第１の熱処理を行う。この結果、拡散層１５には低温で安定なＣｏＳｉ（cobalt mono-silicide）を中心としたコバルトシリサイド１９が形成される。コバルトシリサイド１９は、金属組成が過剰なＣｏ2Ｓｉを一部含んでいる（図３（ａ））。
【００１９】
通常、シリサイド反応の進行は、ＳＯＩ層の膜厚とＣｏの膜厚との比で決定する。本実施形態で用いた３２ｎｍのＳＯＩ層と７ｎｍのＣｏというそれぞれの膜厚は、前述した第１の熱処理では未反応のシリコンが残存し、後述する第２の熱処理ではシリコンが不足する膜厚設定である。
【００２０】
次に、８００℃で３０秒程度で第２の熱処理を行い、高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）から構成されるコバルトシリサイド２０を形成する。前述したように、第２の熱処理においてシリコンが不足するため、化学量論的組成を持つコバルトシリサイド２０（ＣｏＳｉ2）に相移転された際、余ったコバルトＣｏはシリサイド側からチャネル１６方向のシリコン側へ輸送される（図３（ｂ））。
【００２１】
ＳＯＩ構造のデバイスの場合、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってシリサイド化されているため、金属と未反応のシリコンはチャネル１６方向にしか存在しない。したがって、余った金属の輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル１６方向のみとなる。金属の輸送は、金属シリサイドから金属が拡散され供給されることによって行われる。金属の供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。このとき、金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によってコバルトシリサイド２２が形成される（図３（ｃ））。したがって、格子整合性と平坦度が高いシリコンと金属シリサイド接合界面構造が得られるのである。
【００２２】
シリコンと金属との接合においては、シリコンの界面準位のためにフェルミレベルがピンニングされ、ショットキーバリアハイトが固定されることが知られている。シリコンの界面準位は格子欠陥やミスアライメント等の格子不整合により導入されると考えられる。
【００２３】
本発明の第１の実施形態によれば、格子欠陥密度が著しく低減されるため、シリコンと金属シリサイドの接合界面における接触抵抗を効果的に低減することができる。また、シリコンと金属シリサイドの接合界面が（１１０）シリコン面である場合と比較すると（１１１）シリコン面は面積が約２２％増加するため、シリコンと金属シリサイドとの接触面積増加による接触抵抗の低減が期待できる。その結果、半導体装置の寄生抵抗および接合リークの低減を実現できる。
【００２４】
第２の実施形態
図４（ａ）〜図４（ｄ）は、本発明の第２の実施形態を示す工程図である。本実施形態においても第１の実施形態と同様、膜厚が３２ｎｍのＳＯＩ層を備えたＳＯＩ基板を用い、コバルトＣｏをシリサイド化する例を説明する。
【００２５】
ＳＯＩ基板１１上のＳＯＩ層１２に拡散層１５、あるいは、ゲート電極１３やサイドウォール１４等のパターンを形成した後、ＳＯＩ基板１１全面に図示しないＣｏを７ｎｍの膜厚にて成膜し、５５０℃で３０秒程度で第１の熱処理を行う。この結果、拡散層１５には低温で安定な金属シリサイドであるＣｏＳｉ（cobalt mono-silicide）１９が形成される（図４（ａ））。
【００２６】
次に、第２の熱処理により、コバルトシリサイド１９をコバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）２１へ相移転させる。このとき、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってコバルトシリサイド２１が形成される。言い換えれば、コバルトシリサイド２１の底部は、ＳＯＩ層１２下の絶縁層まで達している（図４（ｂ））。コバルトシリサイド２１は、コバルトシリサイド（ＣｏＳｉ2）２０より金属過剰な組成を持つ。ちなみに、コバルトシリサイド（ＣｏＳｉ）１９は、コバルトシリサイド（ＣｏＳｉｘ）２１より金属過剰な組成を持っている。
【００２７】
最後に、第３の熱処理を行い、高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）から構成されるコバルトシリサイド２０を形成する。金属組成が過剰なコバルトシリサイド（ＣｏＳｉｘ）２１が化学量論的組成を持つコバルトシリサイド（ＣｏＳｉ2）２０に相移転された際、余ったコバルトＣｏはシリサイド側からチャネル１６方向のシリコン側へ輸送される（図４（ｃ））。
【００２８】
ＳＯＩ構造のデバイスの場合、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってシリサイド化されているため、コバルトＣｏと未反応のシリコンはチャネル１６方向にしか存在しない。したがって、余ったコバルトＣｏの輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル１６方向のみとなる。
【００２９】
コバルトＣｏの輸送は、金属シリサイドからコバルトＣｏが拡散され供給されることによって行われる。コバルトＣｏの供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によって化学量論的コバルトシリサイド２２が形成される（図４（ｄ））。
【００３０】
（１１１）シリコン面とコバルトシリサイド２２との接合界面は高い格子整合性を持っている。また、コバルトシリサイド２２の結晶構造が立方晶系であるため、コバルトシリサイド２２の接合界面は（１１１）コバルトシリサイド面となる。詳述すれば、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド２２との接合界面１８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。すなわち、格子整合性と平坦度が高い（１１１）シリコン面および（１１１）金属シリサイド面を接合界面とするシリコン／金属シリサイド接合界面構造が得られるのである。
【００３１】
なお、本実施形態における第２の熱処理および第３の熱処理は、一つの熱処理工程（例えば、８００℃×３０秒）で実現することが可能である。本実施形態において第２の熱処理及び第３の熱処理は次のように定義される。第２の熱処理は、サイドウォール１４の下を除く拡散層部分であるＳＯＩ層１２の全層に渡ってコバルトシリサイド（ＣｏＳｉｘ）を形成する工程である。一方、第３の熱処理は、コバルトシリサイド（ＣｏＳｉ2）２０を形成するとともに、チャネル１６方向のシリサイド反応を進行させ、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド（ＣｏＳｉ2）２２との接合界面１８を（１１１）シリコン面にする工程である。
【００３２】
本発明の第２の実施形態によれば、格子整合性が高く平坦な（１１１）シリコン面および（１１１）金属シリコン面を接合界面とするシリコン／金属シリサイド構造の実現により、シリコン／金属シリサイド接合界面における接触抵抗の低減が可能となる。また、シリコン／金属シリサイド接合界面の接合面積の増加よる接触抵抗の低減が期待できる。その結果、半導体装置の寄生抵抗および接合リークの低減を実現できる。
【００３３】
第３の実施形態
図５（ａ）〜図５（ｄ）は、本発明の第３の実施形態を示す工程図である。本実施形態ではバルク（bulk）基板を用いるとともに、他の実施形態と同様、コバルトＣｏをシリサイド化する例を説明する。
【００３４】
シリコン基板３１には、フィールド領域３２によって定義されるアクティブ領域にゲート電極３３やサイドウォール３４等のパターンを形成した後、シリコン基板全面に図示しないＣｏを成膜する。そして、第１の熱処理を行い、コバルトシリサイド（ＣｏＳｉ）３９を形成する（図５（ａ））。
【００３５】
次に、イオン注入によりアモルファス層４３を形成する（図５（ｂ））。本実施形態では、ゲルマニウムＧｅイオンインプラを行っている。アモルファス層４３は、シリコン基板３１の深さ方向へのシリサイド化を抑制するストッパー層として機能する。
【００３６】
次に、第２の熱処理により、コバルトシリサイド３９を図示しないコバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）へ相移転する。このとき、後に拡散層となるコバルトシリサイドＣｏＳｉｘは、シリコン基板３１中のアモルファス層４３まで達する。
【００３７】
続いて、第３の熱処理を行ない、コバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）をコバルトシリサイドＣｏＳｉ2（cobalt di-silicide）４０へ相移転させる。また、余ったコバルトＣｏはシリサイド側からチャネル３６方向のシリコン側へ輸送される（図５（ｃ））。
【００３８】
本実施形態においては、アモルファス層４３によりシリコン基板３１の深さ方向へのシリサイド化は抑制されるため、コバルトＣｏと未反応のシリコンはチャネル３６方向にしか存在ない。したがって、余ったコバルトＣｏの輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル３６方向のみとなる。
【００３９】
コバルトＣｏの輸送は、金属シリサイドからコバルトＣｏが拡散され供給されることによって行われる。コバルトＣｏの供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によってコバルトシリサイド４２が形成される（図５（ｄ））。
【００４０】
（１１１）シリコン面とコバルトシリサイド４２との接合界面は高い格子整合性を持っている。また、コバルトシリサイド４２の結晶系が立方晶系であるため、コバルトシリサイド４２の接合界面は（１１１）コバルトシリサイド面となる。詳述すれば、シリコン基板３１とコバルトシリサイド４２との接合界面３８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。すなわち、格子整合性と平坦度が高い（１１１）シリコン面および（１１１）金属シリサイド面を接合界面とするシリコン／金属シリサイド接合界面構造が得られるのである。
【００４１】
なお、本実施形態における第２の熱処理および第３の熱処理は、一つの熱処理工程で実現することが可能である。本実施形態において第２の熱処理及び第３の熱処理は次のように定義される。第２の熱処理は、シリコン基板３１中のアモルファス層４３まで達するコバルトシリサイド（ＣｏＳｉｘ）を形成する工程である。一方、第３の熱処理は、コバルトシリサイド（ＣｏＳｉ2）４０を形成するとともに、チャネル３６方向のシリサイド反応を進行させ、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド（ＣｏＳｉ2）４２との接合界面３８を（１１１）シリコン面にする工程である。
【００４２】
本発明の第３の実施形態によれば、バルク（bulk）基板を用いた場合でも、寄生抵抗および接合リークを低減した半導体装置を実現することができる。
【００４３】
【発明の効果】
本発明の半導体装置は、シリコンと金属シリサイド層との接合界面を（１１１）シリコン面にしたことにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す説明図である。
【図２】シリコン／金属シリサイド接合界面を示す要部拡大図である。
【図３】本発明の第１の実施形態を示す工程図である。
【図４】本発明の第２の実施形態を示す工程図である。
【図５】本発明の第３の実施形態を示す工程図である。
【図６】寄生抵抗をする際に用いるトランジスタの要部拡大図である。
【符号の説明】
１１ ＳＯＩ基板
１２ ＳＯＩ層
１７、２０、２２、４０、４２ ＣｏＳｉ2
１８、３８ 接合界面
１９、３９ ＣｏＳｉｘ
２１ ＣｏＳｉｘ（１＜ｘ＜２）
４３ アモルファス層
【発明の属する技術分野】
本発明は、バルク基板上あるいはＳＯＩ（Silicon on insulator）基板上に形成される半導体装置およびその製造方法に関するものであり、特に、シリコンと金属シリサイドの格子整合性が高く平坦なシリコンと金属シリサイド接合界面構造に関するものである。
【０００２】
【従来の技術】
従来の半導体装置における金属シリサイドの形成は、シリコン上にスパッタリング等により金属を成膜し、続いて熱処理を施すことにより行われる。金属シリサイドは、シリコンに比べて抵抗が非常に小さいため、半導体素子の寄生抵抗を低減する目的に広く利用されている。半導体ウエハプロセスでは、アクティブ領域やゲート電極等のパターン形成後のシリコン基板全面に金属を成膜し、熱処理を施すことにより金属とシリコンが接する箇所でのみシリサイド反応を進行させる。この手法は、パターニングや位置合わせが不要なことから、「自己整合シリサイド」、または、「サリサイド（salicide:self-aligned silicide）」と呼ばれている。このとき、シリコンと未反応の金属は、アンモニア過水等の薬液を用いて除去されるので、パターン間（素子間）の絶縁性が保たれる。
【０００３】
近年、サリサイド工程に用いられる金属は、主にＴｉ、Ｎｉ、Ｃｏ等であり、それぞれの金属シリサイドは温度により異なる複数の安定相を持つ。素子の寄生抵抗低減には最も低抵抗の相を用いると効果的だが、低抵抗の相は一般に高温の熱処理を必要とする。高温の熱処理を行うと、パターンを跨いだ横方向へのシリサイド反応が進行し易く素子間の絶縁性が劣化するため、複数回（例えば、２段階）の熱処理により行われる。初めに、低温の熱処理により低温相の金属シリサイドを形成し、次いで未反応の金属を薬液で除去した後、高温の熱処理を行うことにより高温低抵抗相に相移転させる。
【０００４】
次に、Ｃｏをシリサイド化する例を説明する。パターン形成後のシリコン基板全面に金属を成膜後、５５０℃で３０秒程度の熱処理を行うことにより低温で安定なＣｏＳｉ（cobalt mono-silicide）を中心とした相を形成する。この相には、金属リッチなＣｏ2Ｓｉを一部含んでいる。次いで未反応の金属を薬液で除去した後、８００℃で３０秒程度の熱処理を行うことにより高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）相を形成する。このとき、金属（Ｃｏ）、シリコン、金属シリサイドそれぞれの量（膜厚）の関係は、次の通りである。所定量（膜厚）のＣｏを全てシリサイド化する場合、ＣｏＳｉ2はＣｏＳｉの２倍のシリコンを消費する。一方、所定量（膜厚）のシリコンをシリサイド化する場合、ＣｏＳｉはＣｏＳｉ2の２倍のＣｏを必要とする。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のサリサイド工程では、シリコンと金属シリサイドの接合界面構造の品質を考慮していないため、接合界面の品質バラツキに起因する接合リークおよび寄生抵抗が懸念される。なお、接合リークおよび寄生抵抗については、後で詳細に説明する。
【０００６】
【課題を解決するための手段】
本発明の半導体装置は、ソースとドレイン間に形成されるチャネルを有するシリコン基板と、ソースとドレインを構成するシリサイド層と、シリコン基板内に形成されシリコン基板の深さ方向へのシリサイド反応を抑制するストッパー層とを備えた半導体装置であり、特に、シリコン基板とシリサイド層とのチャネル方向の接合界面が（１１１）シリコン面であることを特徴とするものである。
【０００７】
【発明の実施の形態】
はじめに、（１）接合リークおよび（２）寄生抵抗について詳細に説明する。
【０００８】
（１）接合リーク
トランジスタの寄生抵抗低減の目的で高濃度不純物拡散層（以下、単に拡散層という）の一部をシリサイド化する構造が知られている。このとき、必然的に金属シリサイドと拡散層との接合界面が形成される。拡散層に対して金属シリサイドが深さ方向あるいは横方向に広がって形成されると、金属シリサイドがリークパスとなり、本来リークが生じてはならない拡散層とシリコン基板（チャネル）間に接合リークを生じる。実際、金属シリサイドが拡散層とシリコン基板（チャネル）間の接合界面に直接接していなくても、接近しているだけで接合リークが生じるため、金属シリサイドの深さ方向または横方向の広がりを拡散層より小さくする必要がある。ところが、プロセスの微細化とともにショートチャネル効果抑制のために拡散層の深さは浅くなる一方であるため、金属シリサイド層の深さも厳しい制約を受けることになる。しかし、薄い（浅い）金属シリサイド層はシート抵抗が上昇してしまうため、寄生抵抗を低減するという本来の目的に反することになってしまう。
【０００９】
そこで、金属シリサイドと拡散層接合界面を平坦に形成するとともに、金属シリサイド層と拡散層あるいはシリコン基板（チャネル）接合界面との間に所定の距離を保ちつつ、金属シリサイド層をできるだけ厚くしてシート抵抗を低減するというアプローチが有効である。金属シリサイド層の深さ方向（膜厚）の均一性の改善については、金属とシリコン間に薄い反応制御層を挿入したり、キャップ膜を被せてシリサイド化反応を行うことが知られ、ある程度の効果が得られている。また、ＳＯＩ基板を用いた素子においては、深さ方向の接合リークは構造的に発生しない。したがって、横方向（チャネル方向）の接合リークを制御する目的で、横方向のシリコン基板（チャネル）と金属シリサイド層接合界面の制御が重要である。
【００１０】
（２）寄生抵抗
図６は、寄生抵抗を説明する際に用いるトランジスタの要部拡大図である。ＳＯＩ−ＦＥＴ（Silicon on insulator−Field Effect Transistor）１０は、シリコン基板１上に絶縁層２を介して薄いシリコン層（ＳＯＩ層）３が形成された、所謂、ＳＯＩ基板上に形成されている。ＳＯＩ−ＦＥＴ１０は、フィールド酸化膜６で定義されるアクティブ領域のＳＯＩ層３上に形成され、ゲート酸化膜を介して形成されるゲート電極５を備えている。サイドウォール７の下に形成された拡散層８以外の拡散層部分は、全て金属シリサイド９で構成されている。
【００１１】
シリコン層と金属シリサイド層接合界面は、以下に説明するように半導体素子の寄生抵抗に大きく影響を及ぼす。簡素化のため、シングルドレイン構造トランジスタを例に説明する。ゲート電極端拡散層の蓄積抵抗Ｒac、拡散層の広がり抵抗Ｒsp、拡散層の接合端部から金属層までの拡散層抵抗Ｒsh、金属シリサイド層の薄膜抵抗Ｒsh-s、拡散層と金属層との接触抵抗Ｒcoとすると、直列総寄生抵抗Ｒtotは、次の式で求められる。
【００１２】
Ｒtot＝２×（Ｒac＋Ｒsp＋Ｒsh＋Ｒsh-s＋Ｒco）
ゲート電極端拡散層の蓄積抵抗Ｒac、拡散層の広がり抵抗Ｒsp、金属シリサイド層の薄膜抵抗Ｒsh-sは、比較的寄与度が小さいと考えられ、また、精度良く分離評価することが困難であるため、ここでは無視する。よって、寄生抵抗に寄与するのは、拡散層の接合端部から金属層までの拡散層抵抗Ｒshと拡散層と金属層との接触抵抗Ｒcoである。このうち、拡散層と金属層との接触抵抗Ｒcoがシリコン層と金属シリサイド層接合界面の接触抵抗に相当する。文献１によれば、制御されていない接合界面には界面準位が導入されることが予想されるため、シリコン層と金属シリサイド層接合界面の局所的なショットキーバリアハイトが不均一になると推定される。こうしたショットキーバリアハイトの不均一は、接触抵抗の変動あるいは増加に繋がると懸念され、製造プロセスの微細化に伴いその影響が深刻化する。また、ＳＯＩ基板を用いた素子においては、拡散層を全層シリサイド化する構造も考えられる。このとき、シリコン層と金属シリサイド層接合は拡散層の側面のみで行われるため、更なる接触抵抗の低減が必要となる。
【００１３】
本発明は、シリコンと金属シリサイドとの接合界面構造を制御することにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供することを目的とする。
【００１４】
第１の実施形態
図１は、本発明の第１の実施形態を示す説明図であり、ＳＯＩ基板に形成されたシリコン基板と金属シリサイド層との接合界面を示している。ＳＯＩ基板１１に形成されたＳＯＩ層１２上にはゲート絶縁膜を介してゲート電極１３が形成されている。サイドウォール１４の下のＳＯＩ層１２には、拡散層１５が形成されている。また、一対の拡散層１５間には、チャネル１６が形成されている。サイドウォール１４の下に形成された拡散層１５以外の拡散層部分は、ＳＯＩ層１２の全層に渡って金属シリサイド１７で構成されている。そして、ＳＯＩ層１２のシリコン部分である拡散層１５と金属シリサイド層１７との接合界面１８が（１１１）シリコン面である。
【００１５】
（１１１）シリコン面と金属シリサイド層１７との接合界面１８は高い格子整合性を持っている。また、金属シリサイド層１７の結晶構造が立方晶系である場合、金属シリサイド１７の接合界面は（１１１）金属シリサイド面となる。詳述すれば、ＳＯＩ層１２のシリコン部分である拡散層１５と金属シリサイド層１７との接合界面１８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。
【００１６】
シリコンと金属シリサイドとの接合界面には、次のような例がある。図２（ａ）、図２（ｂ）は、本発明の第１の実施形態のシリコンと金属シリサイド接合界面を示す要部拡大図である。図２（ａ）は、接合界面１８が一つの（１１１）シリコン面である例を示している。一方、図２（ｂ）は、複数の接合界面１８、１９が互いに平行な複数の（１１１）シリコン面から構成されている例を示している。
【００１７】
今度は、コバルトＣｏをシリサイド化する例を用いて、第１の実施形態の半導体装置の製造方法を説明する。図３は、本発明の第１の実施形態を示す工程図である。本実施形態では、膜厚が３２ｎｍのＳＯＩ層を備えた（１１１）シリコン面を基板面方位とするＳＯＩ基板を用いている。
【００１８】
ＳＯＩ基板１１上のＳＯＩ層１２に拡散層１５、あるいは、ゲート電極１３やサイドウォール１４等のパターンを形成した後、ＳＯＩ基板１１全面に図示しないコバルトＣｏを７ｎｍの膜厚にて成膜し、５５０℃で３０秒程度で第１の熱処理を行う。この結果、拡散層１５には低温で安定なＣｏＳｉ（cobalt mono-silicide）を中心としたコバルトシリサイド１９が形成される。コバルトシリサイド１９は、金属組成が過剰なＣｏ2Ｓｉを一部含んでいる（図３（ａ））。
【００１９】
通常、シリサイド反応の進行は、ＳＯＩ層の膜厚とＣｏの膜厚との比で決定する。本実施形態で用いた３２ｎｍのＳＯＩ層と７ｎｍのＣｏというそれぞれの膜厚は、前述した第１の熱処理では未反応のシリコンが残存し、後述する第２の熱処理ではシリコンが不足する膜厚設定である。
【００２０】
次に、８００℃で３０秒程度で第２の熱処理を行い、高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）から構成されるコバルトシリサイド２０を形成する。前述したように、第２の熱処理においてシリコンが不足するため、化学量論的組成を持つコバルトシリサイド２０（ＣｏＳｉ2）に相移転された際、余ったコバルトＣｏはシリサイド側からチャネル１６方向のシリコン側へ輸送される（図３（ｂ））。
【００２１】
ＳＯＩ構造のデバイスの場合、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってシリサイド化されているため、金属と未反応のシリコンはチャネル１６方向にしか存在しない。したがって、余った金属の輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル１６方向のみとなる。金属の輸送は、金属シリサイドから金属が拡散され供給されることによって行われる。金属の供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。このとき、金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によってコバルトシリサイド２２が形成される（図３（ｃ））。したがって、格子整合性と平坦度が高いシリコンと金属シリサイド接合界面構造が得られるのである。
【００２２】
シリコンと金属との接合においては、シリコンの界面準位のためにフェルミレベルがピンニングされ、ショットキーバリアハイトが固定されることが知られている。シリコンの界面準位は格子欠陥やミスアライメント等の格子不整合により導入されると考えられる。
【００２３】
本発明の第１の実施形態によれば、格子欠陥密度が著しく低減されるため、シリコンと金属シリサイドの接合界面における接触抵抗を効果的に低減することができる。また、シリコンと金属シリサイドの接合界面が（１１０）シリコン面である場合と比較すると（１１１）シリコン面は面積が約２２％増加するため、シリコンと金属シリサイドとの接触面積増加による接触抵抗の低減が期待できる。その結果、半導体装置の寄生抵抗および接合リークの低減を実現できる。
【００２４】
第２の実施形態
図４（ａ）〜図４（ｄ）は、本発明の第２の実施形態を示す工程図である。本実施形態においても第１の実施形態と同様、膜厚が３２ｎｍのＳＯＩ層を備えたＳＯＩ基板を用い、コバルトＣｏをシリサイド化する例を説明する。
【００２５】
ＳＯＩ基板１１上のＳＯＩ層１２に拡散層１５、あるいは、ゲート電極１３やサイドウォール１４等のパターンを形成した後、ＳＯＩ基板１１全面に図示しないＣｏを７ｎｍの膜厚にて成膜し、５５０℃で３０秒程度で第１の熱処理を行う。この結果、拡散層１５には低温で安定な金属シリサイドであるＣｏＳｉ（cobalt mono-silicide）１９が形成される（図４（ａ））。
【００２６】
次に、第２の熱処理により、コバルトシリサイド１９をコバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）２１へ相移転させる。このとき、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってコバルトシリサイド２１が形成される。言い換えれば、コバルトシリサイド２１の底部は、ＳＯＩ層１２下の絶縁層まで達している（図４（ｂ））。コバルトシリサイド２１は、コバルトシリサイド（ＣｏＳｉ2）２０より金属過剰な組成を持つ。ちなみに、コバルトシリサイド（ＣｏＳｉ）１９は、コバルトシリサイド（ＣｏＳｉｘ）２１より金属過剰な組成を持っている。
【００２７】
最後に、第３の熱処理を行い、高温で安定で、かつ、抵抗の小さいＣｏＳｉ2（cobalt di-silicide）から構成されるコバルトシリサイド２０を形成する。金属組成が過剰なコバルトシリサイド（ＣｏＳｉｘ）２１が化学量論的組成を持つコバルトシリサイド（ＣｏＳｉ2）２０に相移転された際、余ったコバルトＣｏはシリサイド側からチャネル１６方向のシリコン側へ輸送される（図４（ｃ））。
【００２８】
ＳＯＩ構造のデバイスの場合、サイドウォール１４の下を除く拡散層部分はＳＯＩ層１２の全層に渡ってシリサイド化されているため、コバルトＣｏと未反応のシリコンはチャネル１６方向にしか存在しない。したがって、余ったコバルトＣｏの輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル１６方向のみとなる。
【００２９】
コバルトＣｏの輸送は、金属シリサイドからコバルトＣｏが拡散され供給されることによって行われる。コバルトＣｏの供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によって化学量論的コバルトシリサイド２２が形成される（図４（ｄ））。
【００３０】
（１１１）シリコン面とコバルトシリサイド２２との接合界面は高い格子整合性を持っている。また、コバルトシリサイド２２の結晶構造が立方晶系であるため、コバルトシリサイド２２の接合界面は（１１１）コバルトシリサイド面となる。詳述すれば、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド２２との接合界面１８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。すなわち、格子整合性と平坦度が高い（１１１）シリコン面および（１１１）金属シリサイド面を接合界面とするシリコン／金属シリサイド接合界面構造が得られるのである。
【００３１】
なお、本実施形態における第２の熱処理および第３の熱処理は、一つの熱処理工程（例えば、８００℃×３０秒）で実現することが可能である。本実施形態において第２の熱処理及び第３の熱処理は次のように定義される。第２の熱処理は、サイドウォール１４の下を除く拡散層部分であるＳＯＩ層１２の全層に渡ってコバルトシリサイド（ＣｏＳｉｘ）を形成する工程である。一方、第３の熱処理は、コバルトシリサイド（ＣｏＳｉ2）２０を形成するとともに、チャネル１６方向のシリサイド反応を進行させ、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド（ＣｏＳｉ2）２２との接合界面１８を（１１１）シリコン面にする工程である。
【００３２】
本発明の第２の実施形態によれば、格子整合性が高く平坦な（１１１）シリコン面および（１１１）金属シリコン面を接合界面とするシリコン／金属シリサイド構造の実現により、シリコン／金属シリサイド接合界面における接触抵抗の低減が可能となる。また、シリコン／金属シリサイド接合界面の接合面積の増加よる接触抵抗の低減が期待できる。その結果、半導体装置の寄生抵抗および接合リークの低減を実現できる。
【００３３】
第３の実施形態
図５（ａ）〜図５（ｄ）は、本発明の第３の実施形態を示す工程図である。本実施形態ではバルク（bulk）基板を用いるとともに、他の実施形態と同様、コバルトＣｏをシリサイド化する例を説明する。
【００３４】
シリコン基板３１には、フィールド領域３２によって定義されるアクティブ領域にゲート電極３３やサイドウォール３４等のパターンを形成した後、シリコン基板全面に図示しないＣｏを成膜する。そして、第１の熱処理を行い、コバルトシリサイド（ＣｏＳｉ）３９を形成する（図５（ａ））。
【００３５】
次に、イオン注入によりアモルファス層４３を形成する（図５（ｂ））。本実施形態では、ゲルマニウムＧｅイオンインプラを行っている。アモルファス層４３は、シリコン基板３１の深さ方向へのシリサイド化を抑制するストッパー層として機能する。
【００３６】
次に、第２の熱処理により、コバルトシリサイド３９を図示しないコバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）へ相移転する。このとき、後に拡散層となるコバルトシリサイドＣｏＳｉｘは、シリコン基板３１中のアモルファス層４３まで達する。
【００３７】
続いて、第３の熱処理を行ない、コバルトシリサイドＣｏＳｉｘ（１＜ｘ＜２）をコバルトシリサイドＣｏＳｉ2（cobalt di-silicide）４０へ相移転させる。また、余ったコバルトＣｏはシリサイド側からチャネル３６方向のシリコン側へ輸送される（図５（ｃ））。
【００３８】
本実施形態においては、アモルファス層４３によりシリコン基板３１の深さ方向へのシリサイド化は抑制されるため、コバルトＣｏと未反応のシリコンはチャネル３６方向にしか存在ない。したがって、余ったコバルトＣｏの輸送パスは図中に矢印で示される通り、横方向、すなわち、チャネル３６方向のみとなる。
【００３９】
コバルトＣｏの輸送は、金属シリサイドからコバルトＣｏが拡散され供給されることによって行われる。コバルトＣｏの供給速度が緩やかであるため、シリサイド反応は熱力学的平衡状態に近い状態で進行する。金属シリサイドの結晶成長は低エネルギー安定面が大きく成長するため、シリコンの安定面である（１１１）シリコン面に沿ってレイヤーバイレイヤー（layer by layer）成長によってコバルトシリサイド４２が形成される（図５（ｄ））。
【００４０】
（１１１）シリコン面とコバルトシリサイド４２との接合界面は高い格子整合性を持っている。また、コバルトシリサイド４２の結晶系が立方晶系であるため、コバルトシリサイド４２の接合界面は（１１１）コバルトシリサイド面となる。詳述すれば、シリコン基板３１とコバルトシリサイド４２との接合界面３８が（１１１）シリコン面かつ（１１１）金属シリサイド面となるのである。すなわち、格子整合性と平坦度が高い（１１１）シリコン面および（１１１）金属シリサイド面を接合界面とするシリコン／金属シリサイド接合界面構造が得られるのである。
【００４１】
なお、本実施形態における第２の熱処理および第３の熱処理は、一つの熱処理工程で実現することが可能である。本実施形態において第２の熱処理及び第３の熱処理は次のように定義される。第２の熱処理は、シリコン基板３１中のアモルファス層４３まで達するコバルトシリサイド（ＣｏＳｉｘ）を形成する工程である。一方、第３の熱処理は、コバルトシリサイド（ＣｏＳｉ2）４０を形成するとともに、チャネル３６方向のシリサイド反応を進行させ、ＳＯＩ層１２のシリコン部分である拡散層１５とコバルトシリサイド（ＣｏＳｉ2）４２との接合界面３８を（１１１）シリコン面にする工程である。
【００４２】
本発明の第３の実施形態によれば、バルク（bulk）基板を用いた場合でも、寄生抵抗および接合リークを低減した半導体装置を実現することができる。
【００４３】
【発明の効果】
本発明の半導体装置は、シリコンと金属シリサイド層との接合界面を（１１１）シリコン面にしたことにより、接合リークおよび寄生抵抗を低減するデバイス構造を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す説明図である。
【図２】シリコン／金属シリサイド接合界面を示す要部拡大図である。
【図３】本発明の第１の実施形態を示す工程図である。
【図４】本発明の第２の実施形態を示す工程図である。
【図５】本発明の第３の実施形態を示す工程図である。
【図６】寄生抵抗をする際に用いるトランジスタの要部拡大図である。
【符号の説明】
１１ ＳＯＩ基板
１２ ＳＯＩ層
１７、２０、２２、４０、４２ ＣｏＳｉ2
１８、３８ 接合界面
１９、３９ ＣｏＳｉｘ
２１ ＣｏＳｉｘ（１＜ｘ＜２）
４３ アモルファス層
Claims (6)
- ソースとドレイン間に形成されるチャネルを有するシリコン基板と、
前記ソースと前記ドレインを構成するＣｏＳｉ２層と、
前記シリコン基板の前記ＣｏＳｉ２層の底部に形成され、前記シリコン基板の深さ方向へのシリサイド反応を抑制する、ゲルマニウムイオンが注入されて形成されたストッパー層とを備えた半導体装置であって、
前記シリコン基板と前記ＣｏＳｉ２層との前記チャネルのチャネル長方向における接合界面は、 {１１１}シリコン面かつ { １１１ } コバルトシリサイド面であることを特徴とする半導体装置。 - ソースとドレインとを備え、ゲート電極およびサイドウォールが形成されたシリコン基板を準備する工程と、
前記ソースと前記ドレイン上にコバルトから成る金属膜を形成する工程と、
前記金属膜を形成した後、第１の熱処理を施すことにより、前記ソースと前記ドレインにＣｏＳｉ層を形成する工程と、
前記ＣｏＳｉ層を形成した後、前記ゲート電極および前記サイドウォールをマスクとして前記シリコン基板の所定の深さにゲルマニウムイオンを注入して、前記シリコン基板の深さ方向へのシリサイド反応を抑制するアモルファス層を形成する工程と、
前記アモルファス層を形成した後、前記ＣｏＳｉ層をＣｏＳｉ２層へ相移転させるとともに、前記ＣｏＳｉ２層の底部が前記アモルファス層に達するようにし、かつ、前記ソースと前記ドレインとの間に形成されるチャネル長方向へのシリサイド反応を進行させ、前記シリコン基板と前記ＣｏＳｉ２層との接合界面を｛１１１｝シリコン面かつ｛１１１｝コバルトシリサイド面にする第２の熱処理工程とを有することを特徴とする半導体装置の製造方法。 - 前記ＣｏＳｉ層は、前記ＣｏＳｉ２層より金属過剰な組成を有することを特徴とする請求項２記載の半導体装置の製造方法。
- ソースとドレインとを備え、ゲート電極およびサイドウォールが形成されたシリコン基板を準備する工程と、
前記ソースと前記ドレイン上にコバルトから成る金属膜を形成する工程と、
前記金属膜を形成した後、前記ソースと前記ドレインにＣｏＳｉ層を形成する第１の熱処理工程と、
前記ＣｏＳｉ層を形成した後、前記ゲート電極および前記サイドウォールをマスクとして前記シリコン基板の所定の深さにゲルマニウムイオンを注入して、前記シリコン基板の深さ方向へのシリサイド反応を抑制するアモルファス層を形成する工程と、
前記アモルファス層を形成した後、前記ＣｏＳｉ層をＣｏＳｉｘ（１＜ｘ＜２）層へ相移転させるとともに、前記ＣｏＳｉｘ（１＜ｘ＜２）層の底部が前記アモルファス層に達するようにする第２の熱処理工程と、
前記ＣｏＳｉｘ（１＜ｘ＜２）層をＣｏＳｉ２層へ相移転させるとともに、前記ソースと前記ドレイン間に形成されるチャネル長方向へのシリサイド反応を進行させ、前記シリコン基板と前記ＣｏＳｉ２層との接合界面を｛１１１｝シリコン面かつ｛１１１｝コバルトシリサイド面にする第３の熱処理工程とを有することを特徴とする半導体装置の製造方法。 - 前記ＣｏＳｉ層、ＣｏＳｉｘ（１＜ｘ＜２）層は、前記ＣｏＳｉ２層より金属過剰な組成を有することを特徴とする請求項４記載の半導体装置の製造方法。
- 前記ＣｏＳｉ層は、前記ＣｏＳｉｘ（１＜ｘ＜２）層より金属過剰な組成を有することを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296327A JP3848071B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置およびその製造方法 |
| US09/962,119 US8183643B2 (en) | 2000-09-28 | 2001-09-26 | Semiconductor device having silicide layer completely occupied amorphous layer formed in the substrate and an interface junction of (111) silicon plane |
| US11/367,575 US20060145271A1 (en) | 2000-09-28 | 2006-03-06 | Semiconductor device having low parasitic resistance and small junction leakage characteristic |
| US13/067,214 US20110223724A1 (en) | 2000-09-28 | 2011-05-17 | Semiconductor device having low parasitic resistance and small junction leakage characteristic and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296327A JP3848071B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004379036A Division JP4182949B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110991A JP2002110991A (ja) | 2002-04-12 |
| JP3848071B2 true JP3848071B2 (ja) | 2006-11-22 |
Family
ID=18778620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296327A Expired - Fee Related JP3848071B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US8183643B2 (ja) |
| JP (1) | JP3848071B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4397491B2 (ja) * | 1999-11-30 | 2010-01-13 | 財団法人国際科学振興財団 | １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法 |
| EP1252495A2 (en) * | 2000-02-02 | 2002-10-30 | PAWLISZYN, Janusz B. | Analytical devices based on diffusion boundary layer calibration and quantitative sorption |
| US6941825B2 (en) * | 2000-02-02 | 2005-09-13 | Janusz B. Pawliszyn | Analytical devices based on diffusion boundary layer calibration and quantitative sorption |
| TW536745B (en) * | 2002-03-20 | 2003-06-11 | Univ Nat Chiao Tung | Structure of metal oxide semiconductor field effect transistor |
| US20040004251A1 (en) * | 2002-07-08 | 2004-01-08 | Madurawe Raminda U. | Insulated-gate field-effect thin film transistors |
| KR100539274B1 (ko) * | 2003-07-15 | 2005-12-27 | 삼성전자주식회사 | 코발트 막 증착 방법 |
| JP2006344804A (ja) | 2005-06-09 | 2006-12-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
| US20070001223A1 (en) * | 2005-07-01 | 2007-01-04 | Boyd Diane C | Ultrathin-body schottky contact MOSFET |
| US7355254B2 (en) * | 2006-06-30 | 2008-04-08 | Intel Corporation | Pinning layer for low resistivity N-type source drain ohmic contacts |
| DE102007015504B4 (de) * | 2007-03-30 | 2014-10-23 | Advanced Micro Devices, Inc. | SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung |
| US20110241116A1 (en) * | 2010-04-06 | 2011-10-06 | International Business Machines Corporation | FET with FUSI Gate and Reduced Source/Drain Contact Resistance |
| US8513765B2 (en) * | 2010-07-19 | 2013-08-20 | International Business Machines Corporation | Formation method and structure for a well-controlled metallic source/drain semiconductor device |
| CN103077919B (zh) * | 2011-10-26 | 2017-04-12 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| TWI842467B (zh) * | 2013-05-07 | 2024-05-11 | 美商艾肯科技股份有限公司 | 藉由插入介面原子單層來改善對第iv族半導體的金屬接觸 |
| US9543167B2 (en) | 2014-07-15 | 2017-01-10 | Globalfoundries Inc. | FinFET source-drain merged by silicide-based material |
| US9595524B2 (en) * | 2014-07-15 | 2017-03-14 | Globalfoundries Inc. | FinFET source-drain merged by silicide-based material |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476755A (en) | 1987-09-18 | 1989-03-22 | Hitachi Ltd | Semiconductor device |
| JPH0312967A (ja) | 1989-06-12 | 1991-01-21 | Seiko Instr Inc | 絶縁ゲート型電界効果トランジスタの製造方法 |
| JP2921889B2 (ja) | 1989-11-27 | 1999-07-19 | 株式会社東芝 | 半導体装置の製造方法 |
| TW209308B (en) * | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
| US5266156A (en) * | 1992-06-25 | 1993-11-30 | Digital Equipment Corporation | Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon |
| JP3234002B2 (ja) | 1992-09-25 | 2001-12-04 | 株式会社東芝 | 半導体装置の製造方法 |
| US5449642A (en) * | 1994-04-14 | 1995-09-12 | Duke University | Method of forming metal-disilicide layers and contacts |
| US5756391A (en) | 1995-03-24 | 1998-05-26 | Kabushiki Kaisha Toshiba | Anti-oxidation layer formation by carbon incorporation |
| JPH08288280A (ja) | 1995-04-20 | 1996-11-01 | Mitsubishi Materials Corp | トランジスタ構造 |
| JP3734559B2 (ja) | 1996-03-15 | 2006-01-11 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3612157B2 (ja) | 1996-11-27 | 2005-01-19 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6054386A (en) * | 1997-08-20 | 2000-04-25 | Prabhakar; Venkatraman | Process for forming silicon-on-insulator devices using a nitriding agent |
| JP3209164B2 (ja) * | 1997-10-07 | 2001-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| KR100441258B1 (ko) | 1998-09-22 | 2004-07-21 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치 및 그 제조방법 |
| US6255214B1 (en) * | 1999-02-24 | 2001-07-03 | Advanced Micro Devices, Inc. | Method of forming junction-leakage free metal silicide in a semiconductor wafer by amorphization of source and drain regions |
| US6521515B1 (en) * | 2000-09-15 | 2003-02-18 | Advanced Micro Devices, Inc. | Deeply doped source/drains for reduction of silicide/silicon interface roughness |
| US6534871B2 (en) * | 2001-05-14 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Device including an epitaxial nickel silicide on (100) Si or stable nickel silicide on amorphous Si and a method of fabricating the same |
-
2000
- 2000-09-28 JP JP2000296327A patent/JP3848071B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-26 US US09/962,119 patent/US8183643B2/en not_active Expired - Fee Related
-
2006
- 2006-03-06 US US11/367,575 patent/US20060145271A1/en not_active Abandoned
-
2011
- 2011-05-17 US US13/067,214 patent/US20110223724A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060145271A1 (en) | 2006-07-06 |
| US8183643B2 (en) | 2012-05-22 |
| JP2002110991A (ja) | 2002-04-12 |
| US20110223724A1 (en) | 2011-09-15 |
| US20020036320A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3848071B2 (ja) | 半導体装置およびその製造方法 | |
| JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
| US6858506B2 (en) | Method for fabricating locally strained channel | |
| US7667271B2 (en) | Fin field-effect transistors | |
| US9472466B2 (en) | Semiconductor device having reduced-damage active region and method of manufacturing the same | |
| US8076203B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3496723B2 (ja) | 半導体装置の製造方法 | |
| JP4182949B2 (ja) | 半導体装置およびその製造方法 | |
| JP2570487B2 (ja) | 半導体装置の製造方法 | |
| KR100806797B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100699594B1 (ko) | 반도체 소자의 실리사이드 제조방법 | |
| JP3334692B2 (ja) | 半導体装置の製造方法 | |
| KR100628253B1 (ko) | 반도체 소자의 자기 정렬 실리사이드 형성방법 | |
| KR100611114B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990001016A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100903279B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100491419B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101004811B1 (ko) | 트랜지스터 제조 방법 | |
| KR100699595B1 (ko) | 반도체 소자의 실리사이드 제조방법 | |
| KR100607356B1 (ko) | 반도체 소자 제조 방법 | |
| KR100913054B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080058093A (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
| TW200419703A (en) | A method for fabricating a MOS transistor | |
| KR20010037851A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20041008 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20041028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |