JP4182949B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4182949B2 JP4182949B2 JP2004379036A JP2004379036A JP4182949B2 JP 4182949 B2 JP4182949 B2 JP 4182949B2 JP 2004379036 A JP2004379036 A JP 2004379036A JP 2004379036 A JP2004379036 A JP 2004379036A JP 4182949 B2 JP4182949 B2 JP 4182949B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- silicide
- cobalt
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(1)接合リークトランジスタの寄生抵抗低減の目的で高濃度不純物拡散層(以下、単に拡散層という)の一部をシリサイド化する構造が知られている。このとき、必然的に金属シリサイドと拡散層との接合界面が形成される。拡散層に対して金属シリサイドが深さ方向あるいは横方向に広がって形成されると、金属シリサイドがリークパスとなり、本来リークが生じてはならない拡散層とシリコン基板(チャネル)間に接合リークを生じる。実際、金属シリサイドが拡散層とシリコン基板(チャネル)間の接合界面に直接接していなくても、接近しているだけで接合リークが生じるため、金属シリサイドの深さ方向または横方向の広がりを拡散層より小さくする必要がある。ところが、プロセスの微細化とともにショートチャネル効果抑制のために拡散層の深さは浅くなる一方であるため、金属シリサイド層の深さも厳しい制約を受けることになる。しかし、薄い(浅い)金属シリサイド層はシート抵抗が上昇してしまうため、寄生抵抗を低減するという本来の目的に反することになってしまう。
Rtot=2×(Rac+Rsp+Rsh+Rsh-s+Rco)
12 SOI層
17、20、22、40、42 CoSi2
18、38 接合界面
19、39 CoSix
21 CoSix(1<x<2)
43 アモルファス層
Claims (7)
- 絶縁層上に形成され、ソースとドレイン間に形成されるチャネルを有するシリコン層と、前記ソースと前記ドレインを構成するCoSi2層とを備えた半導体装置であって、
前記シリコン層と前記CoSi2層との前記チャネル長方向における接合界面は、{111}シリコン面かつ{111}コバルトシリサイド面であり、前記CoSi2層の底部は、前記絶縁層まで達していることを特徴とする半導体装置。 - 前記CoSi2層は、立方晶系の金属シリサイド層であることを特徴とする請求項1記載の半導体装置。
- 絶縁層上にシリコン層が形成された基板を準備する工程と、
前記シリコン層中にソースとドレインを形成する工程と、
前記ソースと前記ドレイン上にコバルトからなる金属膜を形成する工程と、
第1の熱処理を施すことにより、前記ソースと前記ドレインにCoSi層を形成する工程と、
前記CoSi層をCoSi2層へ相移転させるとともに前記CoSi2層の底部が前記絶縁層に達するようにし、かつ、前記ソースと前記ドレイン間に形成されるチャネル長方向へのシリサイド反応を進行させ、前記シリコン層と前記CoSi2層との接合界面を{111}シリコン面かつ{111}コバルトシリサイド面にする第2の熱処理工程とを有することを特徴とする半導体装置の製造方法。 - 前記CoSi層は、前記CoSi2層より金属過剰な組成を有することを特徴とする請求項3記載の半導体装置の製造方法。
- 絶縁層上にシリコン層が形成された基板を準備する工程と、
前記シリコン層中にソースとドレインを形成する工程と、
前記ソースと前記ドレイン上にコバルトからなる金属膜を形成する工程と、
前記ソースと前記ドレインにCoSi層を形成する第1の熱処理工程と、
前記CoSi層をCoSiX(1<X<2)層へ相移転させるとともに、前記CoSiX(1<X<2)層の底部が前記絶縁層に達するようにする第2の熱処理工程と、
前記CoSiX(1<X<2)層をCoSi2層へ相移転させるとともに、前記ソースと前記ドレイン間に形成されるチャネル長方向へのシリサイド反応を進行させ、前記シリコン層と前記CoSi2層との接合界面を{111}シリコン面かつ{111}コバルトシリサイド面にする第3の熱処理工程とを有することを特徴とする半導体装置の製造方法。 - 前記CoSi層、前記CoSiX(1<X<2)層は、前記CoSi2層より金属過剰な組成を有することを特徴とする請求項5記載の半導体装置の製造方法。
- 前記CoSi層は、前記CoSiX(1<X<2)層より金属過剰な組成を有することを特徴とする請求項5又は6に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379036A JP4182949B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379036A JP4182949B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000296327A Division JP3848071B2 (ja) | 2000-09-28 | 2000-09-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136435A JP2005136435A (ja) | 2005-05-26 |
JP4182949B2 true JP4182949B2 (ja) | 2008-11-19 |
Family
ID=34651073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004379036A Expired - Fee Related JP4182949B2 (ja) | 2004-12-28 | 2004-12-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4182949B2 (ja) |
-
2004
- 2004-12-28 JP JP2004379036A patent/JP4182949B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005136435A (ja) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9472466B2 (en) | Semiconductor device having reduced-damage active region and method of manufacturing the same | |
JP4493536B2 (ja) | 半導体装置及びその製造方法 | |
US7667271B2 (en) | Fin field-effect transistors | |
US7384853B2 (en) | Method of performing salicide processes on MOS transistors | |
JP3848071B2 (ja) | 半導体装置およびその製造方法 | |
US7316945B2 (en) | Method of fabricating a fin field effect transistor in a semiconductor device | |
US20180144987A1 (en) | Fin field-effect transistor and fabrication method thereof | |
US7981795B2 (en) | Semiconductor device manufacturing method | |
CN102655094B (zh) | 一种半导体结构及其制造方法 | |
JP4182949B2 (ja) | 半導体装置およびその製造方法 | |
JP2007158259A (ja) | 半導体装置およびその製造方法 | |
JP4706450B2 (ja) | 半導体装置およびその製造方法 | |
KR100806797B1 (ko) | 반도체 소자의 제조 방법 | |
KR100699594B1 (ko) | 반도체 소자의 실리사이드 제조방법 | |
JP2006100387A (ja) | 電界効果トランジスタ及びその製造方法 | |
KR100611114B1 (ko) | 반도체 소자의 제조 방법 | |
JP3334692B2 (ja) | 半導体装置の製造方法 | |
KR100903279B1 (ko) | 반도체 소자의 제조 방법 | |
KR100699595B1 (ko) | 반도체 소자의 실리사이드 제조방법 | |
KR100491419B1 (ko) | 반도체 소자의 제조 방법 | |
KR100607356B1 (ko) | 반도체 소자 제조 방법 | |
KR101004811B1 (ko) | 트랜지스터 제조 방법 | |
JP4957040B2 (ja) | 半導体装置、および半導体装置の製造方法。 | |
CN103377894A (zh) | 金属硅化物制造方法 | |
KR20080058093A (ko) | 반도체 소자의 실리사이드 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080812 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080825 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |