DE69227534T2 - Verfahren zur Herstellung einer Silizidschicht durch Ionenimplantation - Google Patents

Verfahren zur Herstellung einer Silizidschicht durch Ionenimplantation

Info

Publication number
DE69227534T2
DE69227534T2 DE69227534T DE69227534T DE69227534T2 DE 69227534 T2 DE69227534 T2 DE 69227534T2 DE 69227534 T DE69227534 T DE 69227534T DE 69227534 T DE69227534 T DE 69227534T DE 69227534 T2 DE69227534 T2 DE 69227534T2
Authority
DE
Germany
Prior art keywords
less
ions
layer
implantation
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69227534T
Other languages
English (en)
Other versions
DE69227534D1 (de
Inventor
Sarah Anne Berkeley Heights New Jersey 07922-2038 Audet
Conor Stefan Basking Ridge New Jersey 07920 Rafferty
Kenneth Thomas New Providence New Jersey 07974 Short
Alice Elizabeth Summit New Jersey 07901 White
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Application granted granted Critical
Publication of DE69227534D1 publication Critical patent/DE69227534D1/de
Publication of DE69227534T2 publication Critical patent/DE69227534T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

    Gebiet der Erfindung
  • Die Erfindung betrifft das Gebiet von auf 51 basierenden Halbleitern.
    • Hintergrund der Erfindung
  • Bei den stetigen Entwicklungen auf dem Gebiet der integrierten Halbleiterbauteile besteht eine Tendenz hin zu immer kleineren Bauteilen. Die Größe des Bauteils wird üblicherweise durch den Ausdruck "Designregel" definiert, der typischerweise dem kleinsten Ausmaß des flachen Bauteils entspricht. Die aktuellen Designregeln liegen bei einigen käuflich erhältlichen, auf 51 basierenden integrierten Schaltungen (ICs) unterhalb einem Mikrometer (z. B. 0,9 um), wobei eine weitere Verkleinerung schon absehbar ist. Im Zusammenhang mit den Feldeffekttransistoren (z. B. der CMOS- Technologie) ist typischerweise das geringste Ausmaß des flachen Bauteils die Kanallänge.
  • Eine wesentlichen Verminderung der Kanallänge auf unter 1 um (d. h. unter etwa 0,5 um) macht eine Herstellung von im wesentlichen oberflächlicheren Source- und Drain-Übergängen als die zur Zeit verwendeten erforderlich, um unter anderem Durchgriffspannungs- und Kurzkanaleffekte zu vermeiden. Bei herkömmlichen Kontaktmetallisierungen von solchen ultraflachchen Übergängen (typischerweise ≤ 100 nm) kann erwartet werden, daß sich ein unakzeptierbar hoher Reihenwiderstand bildet.
  • Der Einsatz von CoSi&sub2;- und TiSi&sub2;-Schichten beim Kontaktieren von Übergängen ist bekannt. Diese Schichten werden herkömmlicherweise durch eine Technik hergestellt, die das Abscheiden einer dünnen Metallschicht, gefolgt von einer Wärmebehandlung, umfaßt, oder die eine gleichzeitige Abscheidung des Metalls und des Si's wiederum von einer Wärmebehandlung gefolgt, umfaßt. Jedoch weisen die so hergestellten Kontakte im allgemeinen einen rauhen Silicid/Si-Übergang auf. Folglich müssen sich die Übergänge typischerweise wenigstens etwa 50 nm über der durchschnittlichen Tiefe der Silicidschicht erstrecken, um hohe Leckströme und einen Silicidkurzschluß am Substrat zu vermeiden. Des weiteren sind mittels bekannter Techniken im wesentlichen gleichförmige CoSi&sub2;- und TiSi&sub2;-Schichten mit einer Dicke von weniger als 50 nm schwierig herzustellen.
  • In Anbetracht des Bedarfes an einer technischen Möglichkeit zum Kontaktieren von ultraflachen Übergängen, ohne die Nachteile des Standes der Technik, würde eine Technik zum Herstellen relativ niederohmiger Kontakte mit einer im wesentlichen gleichförmigen Metall/Halbleiterzwischenfläche wichtig sein, die keine Wärmebehandlung bei hoher Temperatur erforderlich macht (was zu unerwünschten Diffusion des Dotierstoffes führt) und die Metallschichten mit einer Dicke von weniger als 50 nm zuverlässig herzustellen ermöglicht. Die vorliegende Anmeldung offenbart eine solche Technik.
  • R. V. Joshi et al. (Applied Physics Letters, Band 54 (17), Seiten 1672-1674) offenbart eine Kontaktstruktur, die selektiv abgeschiedenes W an selbst ausgerichtetem TiN/TiSi&sub2; umfaßt. Die Silicidschicht wird durch Abscheiden von Ti und einer Reaktion bei 675ºC gebildet.
  • US-A-4,816,421 offenbart ein Verfahren zum Herstellen einer epitaxialen Struktur (als "Mesotaxie" bezeichnet), die eine Implantation einer Metallart (z. B. Co, Kobalt) in einem einzelnen Kristallhalbleiter-Körper (z. B. Si) umfaßt. Unter geeigneten Bedingungen kann eine vergrabene stöchiometrische Silicidschicht (z. B. CoSi&sub2;) gebildet werden, die zu der Matrix epitaktisch und von guter kristallinen Qualität ist. Die Mesotaxie kann ferner einzelne CoSi&sub2;- Kristalloberflächenschichten bilden. Jedoch sind diese Schichten unveränderbar mehr als 50 nm dick. Des weiteren umfaßt die Mesotaxie die Implantation bei erhöhten Temperaturen (d. h. 300-400ºC) und eine Wärmebehandlung bei hoher Temperatur (d. h. 900-1100ºC), mit unerwünschten Merkmalen bei der CMOS-Bearbeitung im Submikrometerbereich.
  • P. Madakson et al., Journal of Applied Physics, Band 62 (5), Seiten 1688-1693, berichten von Studien bezüglich Spannungs- und Strahlenschäden bei < 111> Si nach einer Ionenimplantation bei 28 keV Ar&spplus; und 30 keV Ti&spplus;, mit Dosierungen in einem Bereich von 10¹² bis 10¹&sup7; Ionen/cm². Der Spannungseffekt der Wärmebehandlung bei 600ºC wurde ebenso beobachtet. Bei Dosierungen über 10¹&sup6; Ti&spplus;/cm² und einer Wärmebehandlung bei 600ºC für 2 Stunden wird von einer Bildung einer Ti-Si-Schicht berichtet. Die Schicht beinhaltete, wie berichtet, sowohl metastabile als auch Gleichgewichtsphasen, wobei TiSi&sub2;-Niederschläge in dem Substrat verblieben sind. Siehe auch P. Madakson et al., Materials Research Society Symposium Proceedings, Band 107, Seite 281-285, wo ähnliche Ergebnisse offenbart werden.
  • EP-A-0 128 385 offenbart ein Verfahren zur Herstellung eines Halbleiterbauteils, bei dem das Entfernen einer Metallschicht vermieden wird. Das Verfahren umfaßt das Bilden einer Silicidschicht innerhalb eines Oberflächenbereiches eines mit einer Störstelle dotierten Bereiches eines Si-Körpers mittels einer Implantation von Silicid bildenden Ionen sowie das Wärmebehandeln des Körpers, um das Silicid zu bilden.
    • Glossar und Definitionen
  • Das "implantierte Volumen" ist hierin das Volumen des Substrates, in welchem unmittelbar nach Beendigung der Implantation 90% der implantierten Ionen vorhanden sind.
  • Ein Abschnitt eines einzelnen Kristall-Si-Körpers ist hierin "im wesentlichen amorph", wenn im wesentlichen kein Anzeichen einer kristallinen Form durch herkömmliche Röntgenstrahl-Diffraktionsanalyse des Abschnitts feststellbar ist.
  • Eine Oberfläche hat hierin "im wesentlichen eine Ausrichtung < 100> ", wenn die Ausrichtung der Oberfläche innerhalb 5º einer < 100> -Kristallebene liegt.
    • Beschreibung der Zeichnungen
  • Es zeigen:
  • Fig. 1 in schematischer Darstellung das Leitermuster, das verwendet wird, um die Widerstandsfähigkeit der Silicidschichten zu bestimmen, die gemäß der Erfindung gebildet werden;
  • Fig. 2 und 3 in schematischer Darstellung ein weiteres Detail des Leitermusters;
  • Fig. 4 die Ergebnisse elektrischer Messungen, die mit Hilfe des Leitermusters ausgeführt wurden;
  • Fig. 5 Daten einer RBS (Rutherfordsche Prallflächenspektroskopie; Rutherford Backscattering Spectroscopy) für einen TiSi&sub2;-Film auf Si, die gemäß der Erfindung hergestellt werden; und
  • Fig. 6 bis 9 in schematischer Darstellung relevante Schritte einer beispielhaften Ausführungsform des erfindungsgemäßen Verfahrens.
    • Zusammenfassung der Erfindung
  • In einem weiten Gesichtsfeld umfaßt die Erfindung ein Verfahren zum Herstellen eines Gegenstandes (z. B. eines integrierten Schaltungsbausteines), der einen einzigen Si- Kristallkörper mit einem Kontaktbereich daran umfaßt, wobei der Kontaktbereich eine im wesentlichen gleichförmige Metallsilicidschicht mit einer Dicke von etwa 50 nm umfaßt, und die Silicidschicht an einem dotierten Bereich des Si- Körpers gebildet wird (der Bereich soll als "Übergang" bezeichnet werden), wie in den Ansprüchen definiert.
  • Im speziellen umfaßt das erfindungsgemäße Verfahren bei einer Ausführungsform das Bereitstellen eines Si-Körpers mit einer Hauptoberfläche (vorzugsweise im wesentlichen < 100> -ausgerichtet), das Ausbilden des Kontaktbereiches an der Hauptoberfläche und das Ausführen eines oder mehrerer weiterer Schritte (z. B. Bereitstellen von Metallverbindungen, das Teilen in Chips, Vergießen und mit Gehäuse versehen) zum Fertigstellen des Gegenstandes. Der Schritt des Ausbildens des Kontaktbereiches kann ein merkliches Implantieren von Metallionen (typischerweise Co&spplus; oder Ti&spplus;) in den Abschnitt des Si-Körpers, der dem anderen Kontaktbereich zugeordnet ist, umfassen, wobei die Ionendosierung und die Körpertemperatur vorzugsweise so ausgewählt werden können, daß sich eine im wesentlichen komplette Amorphisierung des Implantatvolumens ergibt. Die Implantationsenergie kann so ausgewählt werden, daß sich das Implantatvolumen zur Hauptfläche erstreck. Der Kontaktbildeschritt kann ferner eine Wärmebehandlung des Si- Körpers bei einer Temperatur und während einer Zeitdauer umfassen, die so ausgewählt werden, daß sich eine Rekristallisierung des Implantatvolumens und die Bildung einer im wesentlichen gleichförmigen Metallsilicidschicht ergibt, wobei sich die Schicht zur Hauptfläche erstrecken kann und im wesentlichen alle Metallionen umfassen kann, die in den Körper implantiert worden sind. Des weiteren kann die Dosierung so ausgewählt werden, daß die Dicke der Silicidschicht kleiner als 50 nm ist.
  • Die minimale Ionendosierung (energieabhängig), die eine Amorphisierung des Implantatvolumens ergibt, ist aus vielen Fällen bekannt und kann in jedem Fall auf einfache Weise mit höchstens einem geringen Aufwand an Versuchen bestimmt werden. Im allgemeinen liegt die Dosierung bei etwa 5 · 10¹&sup4; cm&supmin;² für die Ionen und Energien, die hierin von Interesse sind. Während der Implantation wird die Temperatur des Si-Körpers in vorteilhafter Weise unterhalb der Temperatur gelassen, bei welcher eine dynamische Rekristallisierung von Si auftritt. Typischerweise liegt die Körpertemperatur unterhalb von 200ºC, vorzugsweise unterhalb von 100ºC. Die Ionenenergie soll typischerweise niedrig und unterhalb 50 keV liegen, und so ausgewählt sein, daß die implantierten Ionen nahe der Oberfläche des Körpers konzentriert sind. Die Wärmebehandlungstemperatur soll typischerweise unterhalb etwa 900ºC (für CoSi&sub2; vorzugsweise unterhalb etwa 800ºC) liegen, obwohl höhere Temperaturen nicht ausgeschlossen sind. Bei einer schnellen thermischen Wärmebehandlung (RTA, rapid thermal anneal) mit einer höheren Temperatur werden beispielsweise akzeptierbare Ergebnisse erwartet, angenommen daß die Wärmebehandlungszeit ausreichend kurz ist (beispielsweise weniger als 600, wenn möglich weniger als 60 Sekunden). Das Bereitstellen einer Deckschicht (z. B. SiO&sub2;) über dem implantierten Bereich kann den Einsatz einer höheren Wärmebehandlungstemperatur ermöglichen. Im allgemeinen ist eine akzeptierbare Kombination aus Temperatur und Wärmebehandlungszeit diejenige, die im wesentlichen keine Diffusion eines oder mehrerer Bestandteile ergibt.
  • Obwohl das erfinderische Verfahren wahrscheinlich eine breitere Anwendungsmöglichkeit besitzt, glauben wir, daß es am nützlichsten für Co und Ti-Silicidschichten ist, wobei Co zur Zeit bevorzugt wird. CoSi&sub2; wirkt relativ wenig auf die Dotierstoffe oder SiO&sub2; ein, und ist relativ widerstandsfähig gegen die meisten herkömmlichen Plasmaprozesse, die bei der Halbleiterherstellung verwendet werden. Des weiteren findet keine seitliche Silicidation bei der CoSi&sub2;-Bildung statt, wodurch das Bilden einer wohl definierten gemusterten CoSi&sub2;- Schicht mittels Implantation durch eine konventionelle Maske (z. B. Photoresist oder SiO&sub2;) möglich ist.
    • Detaillierte Beschreibung einiger bevorzugter Ausführungsformen
  • Fig. 1 des US-Patents 5,122,479 zeigt ein Transmissionselektronenmikrobild im Querschnitt eines Si- Körpers mit einer sich darauf befindlichen CoSi&sub2;- Oberflächenschicht, wobei die Kombination gemäß der Erfindung hergestellt wurde. Insbesondere wurden in einem herkömmlichen < 100> -Si-Wafer 7 · 10¹&sup6; Co&spplus;/cm² bei 40 keV implantiert, wobei der Wafer nicht vorsätzlich erhitzt wurde. Die Wafertemperatur überstieg nicht 50ºC. Die Implantation wurde in einer Vakuumkammer ausgeführt, die an einem käuflich erhältichen Implantierer (Eaton NOVA) mit einer herkömmlichen Freeman-Ionenquelle angebracht ist. Die sich ergebende Co-Verteilung verhielt sich groß wie die Gauß'sche Verteilung, wobei sich das Implantatvolumen von der Waferoberfläche bis in eine Tiefe von etwa 80 nm erstreckt. Das Material des Implantatvolumens war im wesentlichen amorph.
  • Der implantierte Wafer wurde unter Vakuum (Druck < 10&supmin;&sup7; Torr) in einem gewöhnlichen Laborofen bei 600ºC eine Stunde lang wärmebehandelt. Die Wärmebehandlung ergab eine Koaleszenz des implantierten Co's in der gewünschte CoSi&sub2;-Schicht, und ergab ferner eine Rekristallisierung des Si's durch eine stabile Phasenepitaxie. Das so produzierte CoSi&sub2; erstreckte sich zur Wafer-Oberfläche. Die Schicht war polykristallin und die Körner bzw. die Körnung hatten einen durchschnittlichen Durchmesser von etwa 0,5 um. Die Schicht war ungleichförmig dick mit einem glatten Übergang, ausgenommen an den Körnungsgrenzen. Die Schichtdicke betrug etwa 30 nm, mit Unterschieden von annähernd 8 nm an den Körnungsgrenzen. Die Schicht war zusammenhängend in einem Geltungsbereich von nahezu 100%. Ihr spezifischer Widerstand hatte etwa 18 u&Omega; · cm betragen.
  • Eine nachfolgende Wärmebehandlung von einigen der so hergestellten CoSi&sub2;/Si-Proben bei 800ºC für 30 Minunten ergab eine beträchtliche Verschlechterung der CoSi&sub2;-Schicht, die Verluste in der Schichtkontinuität umfaßte. Andererseits verursachte eine schnelle thermische Wärmebehandlung (RTA) bei 800ºC für 20 Sekunden keine meßbare Verschlechterung der CoSi&sub2;-Schicht. Eine 20 Sekunden lange RTA bei 900ºC ergab jedoch einige Körnungsabtrennungen und einen Anstieg des spezifischen Widerstands. Diese Ergebnisse zeigen auf, daß gemäß der Erfindung hergestellte Körper einer merklichen technologischen Wärmebehandlung gefolgt von einer Bildung der Silicidschicht unterworfen werden können, daß jedoch nicht alle Wärmebehandlungsbedingungen akzeptabel sind. Routineversuche ermöglichen das Bestimmen annehmbarer Bedingungen.
  • Eine Reihe von Implantationen laufen bei einer konstanten Energie (40 keV) ab, aber eine variierende Co&spplus;-Dosierung (6,8 und 9 · 10¹&sup6; cm&supmin;²) bestätigten, daß die Dicke der sich ergebenden CoSi&sub2;-Schicht im wesentlichen linear von der Dosierung abhängt. Eine Implantation (7 · 10¹&sup6; cm&supmin;²) bei erhöhter Temperatur (350ºC) und höheren Energien (60 und 80 keV) erzeugen im wesentlichen keine vollständige Amorphisierung des Implantatvolumens und hervorgebrachte innenleitenden Schichten nach einer Wärmebehandlung bei 600ºC bzw. 750ºC für jeweils eine Stunde.
  • Bei einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens war der Si-Körper die Si-Schicht eines SOS- Substrates (Silicium-auf-Saphir-Substrat). An der Oberfläche der Si-Schicht wurden Strukturen gebildet, wie sie schematisch in den Fig. 1 bis 3 gezeigt werden. Fig. 1 zeigt in einer Draufsicht ein herkömmliches 4-Punkt-Sondenmuster 20, der Stromkontakte (210, 211) und Spannungskontakte (220, 221) umfaßt, die alle elektrisch mit einem länglichen Schichtkörperleiter (240, 25, 241) verbunden sind. Die Kontraktion 25 umfaßt einen n&spplus;-dotierten Bereich und einen p&spplus;-dotierten Bereich. Dies wird im größeren Detail in den Fig. 2 und 3 gezeigt, die weitere Darstellungen des Bereichs 23 zeigen. Die Kontraktion 25 ist etwa 20 um lang und in einem Bereich von 0,5 bis 6 um breit. Die dotierten Bereiche 30 und 31 wurden durch aufeinanderfolgende Ionenimplantationen (170 keV, 6 · 10¹&sup4; cm&supmin;² As&spplus;; 80 keV, 4 · 10¹&sup5; cm&supmin;² BF&spplus;) mit Hilfe einer herkömmlichen Photoresistmaske gebildet. Bei der Hälfte der Strukturen wurde Co&spplus; in einen Bereich 32 implantiert (40 keV, 7 · 10¹&sup6; cm&supmin;²), gefolgt von einer Wärmebehandlung bei 600ºC für eine Stunde, um ein CoSi&sub2;-Band zu bilden, das jeweils über einen Abschnitt von 30 und 31 liegt.
  • Die beispielhaften Ergebnisse der elektrischen Messungen an diesen erzeugten Strukturen 20 werden in Fig. 4 gezeigt, in welcher sich die Kurve 50 auf eine Struktur mit einem CoSi&sub2;- Band und Kurve 51 auf eine Struktur ohne ein solches Band bezieht. Die Messungen ergeben eindeutig, daß eine gemäß der Erfindung hergestellte CoSi&sub2;-Schicht eingesetzt werden kann, um einen niederohmigen Kontakt zu den n&spplus;- und p&spplus;-Si-Bereichen zu bilden.
  • Eine TiSi&sub2;-Schicht gemäß der Erfindung wurde im wesentlichen wie vorherstehend beschrieben hergestellt, jedoch mit der Ausnahme, daß die implantierte Dosierung 8 · 10¹&sup6; cm&supmin;² betrug.
  • Eine Wärmebehandlung bei 800ºC für 30 Minuten ergab eine im wesentlichen einheitliche TiSi&sub2;-Schicht mit einem spezifischen Widerstand von etwa 14 u&Omega; · cm. Eine Wärmebehandlung bei 900ºC für 30 Minuten ergab einige Aufbrüche der Schicht.
  • Fig. 5 zeigt das RBS-Spektrum (2 MeV He, Strahldurchmesser 1 mm, Detektion bei streifender Einfallsgeometrie [glancing geometry], um die Tiefenauflösung zu erhöhen), die aus der vorherstehend beschriebenen TiSi&sub2;/Si-Kombination entsteht. Ein Fachmann benötigt keine detaillierte Erläuterung der Daten. Kurz gesagt, der Höchstwert 60 ist dem Ti in der TiSi&sub2;-Schicht und der Höchstwert 61 dem Si zugeordnet. Die Kurven 62 und 63 werden in Kanalrichtung bzw. einer beliebigen Richtung erhalten. Die Daten zeigen, daß das Schichtmaterial polykristallin ist, daß die TiSi&sub2;-Schicht im wesentlichen eine einheitliche Dicke aufweist, daß im wesentlichen das gesamte implantierte Ti in der Schicht ist und daß nur ein geringer Anteil an Implantationsschäden nach der Wärmebehandlung (1 Stunde bei 600ºC) zurückbleibt.
  • Für einen Fachmann ist es ersichtlich, daß die Bildung einer Silicid-Schicht gemäß der Erfindung im wesentlichen einen Teil eines mehrstufigen Herstellungsverfahrens von Halbleiterbauteilen darstellt, dessen anderer Teil herkömmliche Schritte umfassen können. Sowohl die Implantation in den Si-Körper mit einem Dotierungsstoff als auch die Implantation in dem dotierten Bereich mit Metall (z. B. Co oder Ti) können z. B. die gleiche gemusterte Bearbeitungsschicht, z. B. eine SiO&sub2;-Schicht mit darin befindlichen "Fenstern", benutzen, wobei die Fenster die Implantationsbereiche bilden.
  • Die Fig. 6 bis 9 stellen schematisch die relevanten Schritte einer beispielhaften Ausführungsform des erfindungsgemäßen Verfahrens dar. Ein Siliciumkörper umfaßt einen n&spplus;-Bereich 70 mit einer sich darauf befindlichen epitaxialen n&supmin;-Schicht 71. Die gemusterte SiO&sub2;-Schicht 72 bildet einen Implantationsbereich, in welchen ein p-Dotierstoff 73 (beispielsweise BF&spplus;) implantiert wird, um einen p&spplus;-Bereich 74 zu bilden, woraus sich ein p-n-Übergang ergibt. Nach Aktivierung einer herkömmlichen Wärmebehandlung, wird eine weitere SiO&sub2;-Schicht 80 abgeschieden und gemustert und Metallionen 90 (z. B. 7 · 10¹&sup6; cm&supmin;² Co&spplus; bei 40 keV) in den Kontaktbereich 91 implantiert. Nach einer Wärmebehandlung zur Silicidbildung (beispielsweise 1 Stunde bei 600ºC in einem Vakuum), was zu einer Bildung einer Silicid-Schicht gemäß der Erfindung führt, wird eine Metallschicht (beispielsweise A2) auf konventionelle Weise abgeschieden und gemustert, wodurch ein Metallkontakt 100 bereitgestellt wird.

Claims (6)

1. Verfahren zur Herstellung eines Gegenstandes, welcher einen Si-Einkristallkörper mit einem ein Metall-Silizid umfassenden Kontaktbereich umfaßt, der sich zu einer Hauptfläche des Körpers erstreckt, wobei das Verfahren folgende Schritte umfaßt:
a) der Si-Körper wird bereitgestellt;
b) der Kontaktbereich wird durch einen Verfahren gebildet, welches das Implantieren Silizid bildender Metallionen in dem Teil des Si-Körpers, welcher dem Kontaktbereich zugeordnet ist, und das Wärmebehandeln des Si-Körpers umfaßt, so daß ein Metall-Silizid gebildet wird, wobei das wärmebehandeln des Si- Körpers bei einer Temperatur und über einen Zeitraum ausgeführt wird, die so ausgewählt sind, daß sich eine Rekristallisierung des Implantatvolumens und eine Formierung einer im wesentlichen einheitlichen Metall-Silizid-Schicht ergibt, die sich zur Hauptfläche erstreckt und im wesentlichen alle in den Körper implantierten Metallionen umfaßt; und Ausführen von
c) einen oder mehreren weiteren Schritten zur Beendigung des Gegenstands;
dadurch gekennzeichnet, daß
d) die Implantationsenergie, die Implantationsdosis und die Si-Körpertemperatur während der Ionenimplantation derart ausgewählt sind, daß sich im wesentlichen eine vollständige Amorphisierung des Implantatvolumens ergibt, daß die Implantationsenergie weniger als 50 keV beträgt und derart ausgewählt wird, daß sich das Implantatvolumen zur Hauptfläche erstreckt, wobei die Implantationsdosis größer ist als 1 · 10¹&sup6; Ionen/cm² und so ausgewählt wird, daß die Dicke der sich ergebenden Metall-Silizid-Schicht kleiner als 50 nm ist,
wobei die Si-Körpertemperatur geringer ist als 200ºC und
die Silizid bildenden Ionen Co, Ti sind.
2. Verfahren nach Anspruch 1, bei welchem die Hauptfläche eine Orientierung innerhalb 5º einer Kristallebene (100) aufweist.
3. Verfahren nach Anspruch 2, bei welchem die Si-Körpertemperatur während der Ionen-Implantation weniger als 100ºC beträgt.
4. Verfahren nach Anspruch 1, bei welchem Schritt (e) das Wärmebehandeln des Si-Körpers bei einer Temperatur von 900ºC oder weniger umfaßt.
5. Verfahren nach Anspruch 1, bei welchem Schritt (e) das Wärmebehandeln des Si-Körpers bei einer Temperatur von etwa 900ºC mittels RTA während eines Zeitraums von weniger als 60 Sekunden umfaßt.
6. Verfahren nach Anspruch 1, bei welchem die Ionen Co-Ionen sind.
DE69227534T 1991-04-11 1992-04-02 Verfahren zur Herstellung einer Silizidschicht durch Ionenimplantation Expired - Fee Related DE69227534T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/683,891 US5122479A (en) 1991-04-11 1991-04-11 Semiconductor device comprising a silicide layer, and method of making the device

Publications (2)

Publication Number Publication Date
DE69227534D1 DE69227534D1 (de) 1998-12-17
DE69227534T2 true DE69227534T2 (de) 1999-06-17

Family

ID=24745883

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69227534T Expired - Fee Related DE69227534T2 (de) 1991-04-11 1992-04-02 Verfahren zur Herstellung einer Silizidschicht durch Ionenimplantation

Country Status (4)

Country Link
US (1) US5122479A (de)
EP (1) EP0508679B1 (de)
JP (1) JPH05102072A (de)
DE (1) DE69227534T2 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236872A (en) * 1991-03-21 1993-08-17 U.S. Philips Corp. Method of manufacturing a semiconductor device having a semiconductor body with a buried silicide layer
US5828131A (en) * 1993-10-29 1998-10-27 International Business Machines Corporation Low temperature formation of low resistivity titanium silicide
US5510295A (en) * 1993-10-29 1996-04-23 International Business Machines Corporation Method for lowering the phase transformation temperature of a metal silicide
US5950099A (en) * 1996-04-09 1999-09-07 Kabushiki Kaisha Toshiba Method of forming an interconnect
US6440828B1 (en) * 1996-05-30 2002-08-27 Nec Corporation Process of fabricating semiconductor device having low-resistive contact without high temperature heat treatment
US5885896A (en) * 1996-07-08 1999-03-23 Micron Technology, Inc. Using implants to lower anneal temperatures
US5949114A (en) 1996-11-07 1999-09-07 Micron Technology, Inc. Semiconductor device having increased breakdown voltage and method of fabricating same
US5888888A (en) * 1997-01-29 1999-03-30 Ultratech Stepper, Inc. Method for forming a silicide region on a silicon body
US5858849A (en) * 1998-01-15 1999-01-12 United Microelectronics Corp. Method of manufacturing self-aligned silicide
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
KR100396693B1 (ko) * 2000-03-30 2003-09-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6274488B1 (en) 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6420264B1 (en) 2000-04-12 2002-07-16 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6495474B1 (en) 2000-09-11 2002-12-17 Agere Systems Inc. Method of fabricating a dielectric layer
US6534402B1 (en) * 2001-11-01 2003-03-18 Winbond Electronics Corp. Method of fabricating self-aligned silicide
KR100913054B1 (ko) * 2002-10-29 2009-08-20 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
US6841441B2 (en) * 2003-01-08 2005-01-11 Chartered Semiconductor Manufacturing Ltd. Method to produce dual gates (one metal and one poly or metal silicide) for CMOS devices using sputtered metal deposition, metallic ion implantation, or silicon implantation, and laser annealing

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
US4522845A (en) * 1983-06-20 1985-06-11 Varian Associates, Inc. Process for producing a layer of a metal silicide by applying multichromatic radiation
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4728626A (en) * 1985-11-18 1988-03-01 International Business Machines Corporation Method for making planar 3D heterepitaxial semiconductor structures with buried epitaxial silicides
US4875082A (en) * 1986-06-20 1989-10-17 Ford Aerospace Corporation Schottky barrier photodiode structure
US4816421A (en) * 1986-11-24 1989-03-28 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making a heteroepitaxial structure by mesotaxy induced by buried implantation
US4877748A (en) * 1987-05-01 1989-10-31 Texas Instruments Incorporated Bipolar process for forming shallow NPN emitters

Also Published As

Publication number Publication date
EP0508679B1 (de) 1998-11-11
EP0508679A1 (de) 1992-10-14
JPH05102072A (ja) 1993-04-23
US5122479A (en) 1992-06-16
DE69227534D1 (de) 1998-12-17

Similar Documents

Publication Publication Date Title
DE69227534T2 (de) Verfahren zur Herstellung einer Silizidschicht durch Ionenimplantation
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE3850624T2 (de) Verfahren zum Herstellen von Halbleiterkontakten.
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
DE69506951T2 (de) Methode zur Bildung von Metallsilizidschichten auf Source- und Draingebiete
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE69837657T2 (de) Herstellung einer silizid-region auf einem siliziumkörper
DE69132695T2 (de) CMOS-Verfahren mit Verwendung von zeitweilig angebrachten Siliciumnitrid-Spacern zum Herstellen von Transistoren (LDD) mit leicht dotiertem Drain
DE69215926T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, wobei ein selbstregistrierendes Kobalt- oder Nickelsilizid gebildet wird
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE69224545T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung unter Verwendung der Ionenimplantation
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE3789361T2 (de) Verfahren zur Herstellung eines Artikels, der eine hetero-epitaxische Struktur besitzt.
DE69415476T2 (de) Epitaktische-Kobalt-Silizid auf einer dünnen metallischen Unterschicht
DE4406849A1 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE19544945A1 (de) PMOS-Feldeffekt-Transistoren mit Indium- oder Gallium-dotierten, eingebetteten Kanälen und N+-Polysilizium-Gates aus polykristallinem Silizium und daraus hergestellte CMOS-Einrichtungen
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE3887025T2 (de) Methode zur Herstellung von CMOS EPROM-Speicherzellen.
EP1649505B1 (de) Verfahren zur herstellung eines kontaktes
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee