JP2001135591A

JP2001135591A - 半導体素子の製造方法

Info

Publication number: JP2001135591A
Application number: JP31516999A
Authority: JP
Inventors: Osamu Kusumoto; 修楠本; Toshiya Yokogawa; 俊哉横川; Masao Uchida; 正雄内田; Kunimasa Takahashi; 邦方高橋; Makoto Kitahata; 真北畠; Takeshi Uenoyama; 雄上野山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-11-05
Filing date: 1999-11-05
Publication date: 2001-05-18

Abstract

(57)【要約】【課題】 500℃以上の高温で，かつMeV程度の高エネル
ギーのイオン注入に用いることができる金属マスクを用
いた半導体素子の製造方法を提供する。【解決手段】 n型シリコンカーバイド基板１上に第1の
Au薄膜２を堆積して、レジストパターン３を形成し、第
１のAu薄膜２を通して電解液中で電流を流し、電解めっ
き法によって第2のAu薄膜４を堆積する。レジストパタ
ーン３を除去した後、第1のAu薄膜1と第2のAu薄膜4から
なる金属マスクを通してアルミニウム５をイオン注入す
ることによってp型領域６を形成する。第1のAu薄膜と第
2のAu薄膜は、Auの融点が1064℃であるので、例えば500
℃程度のイオン注入に耐える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、とりわけシリコンカーバイドのようにイオン
注入時に基板を高温にする必要がある半導体材料を用い
た半導体素子の製造方法に関する。

【０００２】

【従来の技術】ダイオード、トランジスタなどの半導体
素子においてウェル領域やソース・ドレイン領域の形成
などや、ダイオードのｐｎ接合の作成には、イオン注入
や拡散によって不純物をドーピングする。このようなド
ーピングは局所的に行う必要があり、従来は有機化合物
であるフォトレジストをパターニングし、レジストマス
クを通してイオン注入法や拡散法によって不純物をドー
ピングしていた。図５はこれを説明する図で、半導体基
板５１上に塗布したフォトレジストを、フォトリソグラ
フィーによって所望のパターンにして、このレジストマ
スク５２を通してイオン注入や拡散により不純物５３を
ドーピングしている。ドーピング終了後、レジストマス
ク52は有機溶剤によって除去したり、あるいは酸素プラ
ズマに暴露して除去する。

【０００３】

【発明が解決しようとする課題】しかしながらフォトレ
ジストは有機化合物であり耐熱性が低く、約200℃まで
温度が上がると、変形してしまったり、焼きついてしま
って除去できないという問題点がある。通常のイオン注
入はこのような問題のおこらない温度で行うが、例えば
注入による欠陥の低減のため特に高温でイオン注入を行
うことがある。

【０００４】最近注目を集めている半導体材料にシリコ
ンカーバイド（以下ＳｉＣと略する）があるが、電子情
報通信学会論文誌C-ＩＩ Vol.J81-C-ＩＩ No.1pp128-
133によればSiCに窒素を10¹⁵〜10¹⁶cm^-3室温で注入した
場合、注入後に1700℃のアニールを加えても、注入によ
って生じる基板の欠陥が回復していないことがラザフォ
ード後方散乱法（RBS法）による評価でわかっている。
ところが800〜1000℃の高温でイオン注入した場合は、R
BSで検知される欠陥はほとんど回復しているとしてい
る。同様な記述は「応用電子物性分科会誌第５巻、第3
号111頁-116頁」にもみられ、注入後のシート抵抗は注
入温度が高いほど低く、500℃でも効果があることが記
されている。したがってSiCの場合、高温でのイオン注
入が必須となっている。ところが、このような高温のイ
オン注入では先ほど述べた耐熱性の問題から従来のフォ
トレジストをマスクに使用することはできない。

【０００５】また1μｍ以上の深さに注入を行うにはＭ
ｅＶクラスの高エネルギーのイオン注入が必要となり、
マスクの厚さも数μｍ程度必要となる。

【０００６】したがってイオン注入のマスクとして厚さ
数μｍの金属マスクが必要となる。このような金属マス
クの作成法として、まず考えられるのは全面に厚さ数μ
ｍの金属マスクを堆積し、レジストパターンを用いて所
望のパターンにエッチングする方法である。しかしなが
ら、例えばMOSFETのゲート長は数μｍ以下が必要とさ
れ、金属薄膜にこのような高アスペクト比のエッチング
を行うことは容易でない。

【０００７】本発明は、500℃以上の高温で、かつMeV程
度の高エネルギーのイオン注入に用いることができる金
属マスクを用いた半導体素子の製造方法を提供すること
を目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
の本発明は半導体基板上に比較的膜厚の薄い第1の金属
薄膜を堆積し、この上にレジストパターンを形成した
後、比較的膜厚の厚い第2の金属薄膜を堆積し、レジス
トパターンを除去することによって第1の金属薄膜と第2
の金属薄膜からなる金属マスクを作製し、この金属マス
クを通してイオン注入によって不純物をドーピングする
ことを特徴とする半導体素子の製造方法である。

【０００９】より好ましくは第1の金属薄膜のうち、少
なくとも半導体基板がドーピングされる領域上に堆積し
た部分を除去する。

【００１０】また好ましくは第2の金属薄膜の堆積は電
解めっき法により、電解液中で対向電極と前記第1の金
属薄膜の間に電流を流して堆積する。

【００１１】また他の発明は第1の金属薄膜と第2の金属
薄膜の材料が異なることを特徴とする上記半導体素子の
製造方法である。

【００１２】

【発明の実施の形態】（実施の形態１）本実施の形態で
は半導体基板としてシリコンカーバイドと用い、第1の
金属薄膜と第2の金属薄膜として金を用いた例を示す
が、本発明はこれらの材料に限定されるものではない。

【００１３】図１は本発明の一実施の形態である半導体
素子の製造方法の一部を示す工程図である。以下図１を
用いて説明する。

【００１４】まずｎ型シリコンカーバイド基板１上に例
えば真空蒸着法などによって第１のAu薄膜２を例えば厚
さ50nmを全面に堆積する(図１(a))。

【００１５】第１のAu薄膜２上にレジストを例えば厚さ
2μｍ塗布し、フォトリソグラフィーによって所望のレ
ジストパターン３を形成する(図１(b))。レジストの厚
さとしては第2のAu薄膜4の厚さと同程度か、それ以上が
好ましい。

【００１６】この後、第2のAu薄膜４を電解めっき法に
よって堆積する(図1(c))。

【００１７】図２はこの電解めっきの工程を詳しく説明
する図で、ｎ型シリコンカーバイド基板１を支持板２１
に固定し、第１の金薄膜２の一端に電極２２を取付け、
Auイオンを含んだ電解液２３にシリコンカーバイド基板
１を浸漬する。このとき電極２２が電解液２３に漬から
ないよう注意する。白金からなる対向電極２５を電解液
に浸漬して、電極２２と対向電極２５の間に定電流源２
４を用いて一定電流を流す。

【００１８】電極２２から流れ込んだ電子は第1のAu薄
膜２を流れ、レジストパターン３がなく、電解液２３に
触れている部分のみ電解液中のAuイオンを中和し、Auが
析出して第2のAu薄膜４が堆積する。本実施の形態では
４MeVのAlイオンを注入するが、モンテカルロシミュレ
ーションでの計算によると、４MeVのAlイオンをAuに照
射したときの平均飛程は約1.2μｍで、分布はおおよそ
0.8μｍ〜1.７μｍの広がりをもつ。したがって第2のAu
薄膜４の膜厚は２μｍとした。シリコンカーバイド基板
の面積は12mmｘ8mmで、パターン面積比率は50%だった
が、4mAの電流を10分間流すことによって厚さ2μｍのAu
薄膜を形成することができた。したがって堆積レートは
0.2μｍ/min.と高速である。高速堆積は電解めっき法の
大きな利点であり、電流量や電解液の調整によってさら
に高速の堆積も可能となる。しかも今回のレジストパタ
ーンの最小間隔は２μｍであり、このような微細なスペ
ースにも問題なくAuは堆積しており、高アスペクト比の
パターンも問題なく形成することができた。

【００１９】なお２ｘ１０¹⁸cm^-3の高濃度ドープ、低抵
抗基板を用い、第１のAu薄膜２を堆積せずに電極２２を
半導体基板１に直接接触させて電解めっきを試みたが、
電流が流れずAuを堆積することはできなかった。通常、
用いる基板の不純物濃度は１０¹⁸cm^-3以下である。した
がって電解めっきにより第２の金属薄膜を堆積するに
は、第１の金属薄膜を前もって堆積しておくことが必須
である。

【００２０】次に図１(c)の工程の後、レジストパター
ン４を有機溶剤またはアッシングによって除去する(図
１(ｄ))。

【００２１】このようにしてできた第1のAu薄膜２と第
２のAu薄膜４からなる金属マスクを通してp型のドーパ
ントであるアルミニウム５を高温でイオン注入する。エ
ネルギー４MeV、基板温度を500℃に加熱昇温してイオン
注入によって注入する(図１(e))。このときAｌイオン５
が第1のAu薄膜２を貫通できるよう、第１のAu薄膜の膜
厚は十分薄くすることが好ましいが、薄すぎると電解め
っきを行うときに電流を流すことが難しくなるので10nm
以上、50nm以下が好ましい。このようにしてn型シリコ
ンカーバイド基板１にｐ型領域６が形成される(図1
(f))。

【００２２】最後に第1のAu薄膜２と第2のAu薄膜４を、
例えば王水（HNO3:HCl=1:3）によってウェットエッチン
グして除去する（図１(g)）。

【００２３】図示しないが、この後、ダメージ回復のた
めのアニールを行い、例えば酸化膜の形成、配線工程、
層間絶縁膜の形成などの後工程を経て半導体素子を完成
させる。

【００２４】第1の金属薄膜の材料としてはAuに限定さ
れるものでなく、イオン注入を行う温度よりも高い融点
を持つ材料であればよい。1000℃程度の高温であれば例
えばタングステンや、モリブデン、タンタルなどの高融
点金属が好ましいが、500℃程度の低温であればAuやニ
ッケル、銅、コバルト、鉄、チタン、クロムを用いても
よい。また第2の金属薄膜は電解めっき法によって堆積
可能な材料であり、イオン注入を行う温度よりも高い融
点を持つ材料であればAu以外の材料を用いてもよい。例
えばニッケル、銅、金、白金、コバルト、あるいはこれ
らの化合物が適している。なお、本実施の形態では第1
の金属薄膜と第2の金属薄膜の材料を同じAuにしたが、
必ずしも同一である必要はない。第１の金属薄膜と第２
の金属薄膜を異なる材料にすると、例えば電解めっきで
堆積する第２の金属薄膜の材料がウェットエッチングさ
れにくい材料であっても、第１の金属薄膜を容易にウェ
ットエッチングされる材料にすれば、第1の金属薄膜を
除去することによって第2の金属薄膜は容易に半導体基
板から除去できる。イオン注入中の基板温度はダメージ
低減のため500℃以上で半導体基板の融点以下であるこ
とが好ましい。

【００２５】なお本実施の形態では第１の金属薄膜の堆
積に真空蒸着法を用いたが、スパッタ法やＣＶＤ法、あ
るいは無電解めっき法を用いてもよい。

【００２６】また第2の金属薄膜の堆積に電解めっき法
を用いたが、スパッタ法や真空蒸着法、プラズマ溶射
法、CVD法などを用いることもできる。この場合第1の金
属薄膜は必ずしも必要ない。

【００２７】半導体基板としてｎ型のシリコンカーバイ
ドを用いたが、これに限定されるわけではなく、p型で
もよい。またシリコン、ガリウム砒素、インジウム燐な
ど他の材料でもよい。不純物としてアルミニウムを用い
たが、ホウ素や窒素、砒素、アンチモン、りんを用いて
も良い。

【００２８】（実施の形態２）第１の実施の形態では第
1の金属薄膜を通して不純物のイオンを注入するので、
高速のイオンとの衝突によって、第1の金属薄膜の原子
が弾き飛ばされ（ノックオン）、半導体基板に打ち込ま
れてしまう金属汚染の問題があった。そこで本実施の形
態ではイオン注入を行う領域のみ第1の金属薄膜を除去
する工程を追加した。図３は本実施の形態である半導体
素子の製造方法を示す工程図である。図３(a)〜(d)は図
１(a)〜(d)と同じであるので説明を省略する。

【００２９】この後、半導体基板のドーピングする領域
のみ表面の第1の金属薄膜２を例えばウェットエッチン
グで除去する（図３(e)）。サイドエッチによりドーピ
ングしない領域の第1の金属薄膜２のエッチングを極力
減らすようエッチング時間を精度よく制御する必要があ
る。なお、第１の金属薄膜２と第2の金属薄膜４を同じ
材料にした場合、第1の金属薄膜２がエッチングされる
と同時に第2の金属薄膜４もエッチングされる。第2の金
属薄膜がエッチングされるのを避けるには、第1の金属
薄膜と第2の金属薄膜を異なる材料で構成し、第1の金属
薄膜のみを選択的にエッチングするエッチャントを選べ
ば良い。

【００３０】なお本実施の形態では第１の金属薄膜の部
分的除去にウェットエッチングを用いたが、イオンミリ
ングや反応性イオンエッチングなどのドライエッチング
を用いても良い。

【００３１】半導体基板としてｎ型のシリコンカーバイ
ドを用いたが、これに限定されるわけではなく、p型で
もよい。またシリコン、ガリウム砒素、インジウム燐な
ど他の材料でもよい。不純物としてアルミニウムを用い
たが、ホウ素や窒素、砒素、アンチモン、りんを用いて
も良い。

【００３２】（実施の形態）本実施の形態は、上述した
実施の形態１の金属汚染の問題点を解決するために、半
導体基板と第1の金属薄膜の間に半導体または半導体化
合物層を形成した例である。本実施の形態では半導体基
板としてシリコンカーバイドと用い、第1の金属薄膜と
第2の金属薄膜として金を用い、半導体または半導体化
合物層として酸化シリコンを用いた例を示すが、本発明
はこれらの材料に限定されるものではない。

【００３３】図４は本発明の一実施の形態である半導体
素子の製造方法の一部を示す工程図である。以下図４を
用いて説明する。

【００３４】まずｎ型シリコンカーバイド基板１を熱酸
化して表面に酸化シリコン層４１を形成する。熱酸化は
例えば酸化炉に水蒸気を含んだ酸素を２.５SLM流しなが
ら、1100℃で3時間加熱することによって約40nmの熱酸
化膜を形成することができる(図４(a))。

【００３５】酸化シリコン層４１上に例えば真空蒸着法
などによって第１のAu薄膜２を例えば厚さ50nmを全面に
堆積する(図４(ｂ))。

【００３６】第１のAu薄膜２上にレジストを例えば厚さ
2μｍ塗布し、フォトリソグラフィーによってレジスト
パターン３を形成する(図４(ｃ))。レジストの厚さとし
ては第２のAu薄膜の厚さと同程度かそれ以上が好まし
い。

【００３７】この後、第２の金属薄膜４を電解めっき法
によって堆積する(図４(ｄ))。

【００３８】レジストパターン３を有機溶剤またはアッ
シングによって除去する(図４(ｅ))。

【００３９】このようにしてできた第１の金薄膜２と第
２の金薄膜４からなる金属マスクを通してp型のドーパ
ントであるアルミニウム５を高温でイオン注入する。エ
ネルギー４MeV、基板温度を500℃に加熱昇温してイオン
注入する(図４(ｆ))。このときAｌイオン５が第1のAu薄
膜２中で止まってしまわないよう、第１のAu薄膜２の膜
厚は十分薄くすることが好ましいが、薄すぎると電解め
っき法で電流を流すことが難しくなるので10nm以上、50
nm以下が好ましい。このようにしてn型シリコンカーバ
イド基板１にｐ型領域６が形成される(図４(ｇ))。

【００４０】第１のAu薄膜２と第２のAu薄膜４を、例え
ば王水（HNO3:HCl=1:3）によってウェットエッチングし
て除去する（図４(ｈ)）。

【００４１】最後に酸化シリコン層４１を、例えば希釈
したフッ酸によって除去する(図４（ｉ）)。

【００４２】図示しないが、この後、ダメージ回復のた
めのアニールを行い、例えば酸化膜の形成、配線工程、
層間絶縁膜の形成などの後工程を経てダイオードやMOSF
ET、MESFETなどの半導体素子を完成させる。

【００４３】本実施の形態によればノックオンした第1
の金属薄膜の原子が、半導体または酸化シリコン層中に
とどまるので、半導体基板１表面への混入を防ぐことが
できる。

【００４４】酸化シリコン層を除去することによって金
属汚染を防ぐとともに、同時にイオン注入によって生じ
る表面のダメージ層も除去できるのが本実施の形態の特
徴である。

【００４５】半導体基板１への金属原子の混入防止をさ
らに徹底するには、半導体基板のドーピングする領域の
み表面の第1の金属薄膜を例えばウェットエッチングで
除去する。

【００４６】なお本実施の形態では半導体または半導体
化合物層として、シリコンカーバイドを熱酸化したシリ
コン酸化膜を用いたが、熱窒化したシリコン窒化膜を用
いても良い。またシリコン酸化膜やシリコン窒化膜、あ
るいは単体のシリコン膜やカーボン膜などをスパッタ法
やCVD法などによって堆積してもよい。これらの材料と
してはイオン注入を行う温度よりも融点または昇華点よ
りも高くてはならない。

【００４７】第１の金属薄膜の材料としてはAuに限定さ
れるものでなく、イオン注入を行う温度よりも高い融点
を持つ材料であればよい。1000℃程度の高温であれば例
えばタングステンや、モリブデン、タンタルなどの高融
点金属が好ましいが、500℃程度の低温であればAuやニ
ッケル、銅、コバルト、鉄、チタン、クロムを用いても
よい。また第2の金属薄膜は電解めっき法によって堆積
可能な材料であり、イオン注入を行う温度よりも高い融
点を持つ材料であればAu以外の材料を用いてもよい。例
えばニッケル、銅、金、白金、コバルト、あるいはこれ
らの化合物が適している。なお、本実施の形態では第1
の金属薄膜と第2の金属薄膜の材料を同じAuにしたが、
必ずしも同一である必要はない。例えば第２の金属薄膜
の材料がウェットエッチングされにくい材料であって
も、第１の金属薄膜が容易にウェットエッチングされる
材料であれば、第１の金属薄膜を除去することによって
第２の金属薄膜は容易に半導体基板から除去できる。レ
ジストの除去は有機溶剤によってエッチングしたり、酸
素プラズマ中に暴露することによって行う。イオン注入
中の基板温度はダメージ低減のため500℃以上で半導体
基板の融点以下であることが好ましい。

【００４８】なお本実施の形態では第２の金属薄膜の堆
積に電解めっき法を用いたが、スパッタ法や真空蒸着
法、プラズマ溶射法、CVD法などを用いることもでき
る。この場合第1の金属薄膜は必ずしも必要ない。

【００４９】半導体基板としてｎ型のシリコンカーバイ
ドを用いたが、これに限定されるわけではなく、p型で
もよい。またシリコン、ガリウム砒素、インジウム燐な
ど他の材料でもよい。不純物としてアルミニウムを用い
たが、ホウ素や窒素、砒素、アンチモン、りんを用いて
も良い。

【００５０】

【発明の効果】以上に述べたように、本発明によれば、
500℃以上の高温でのイオン注入に耐えうる、厚さ数μ
ｍの金属マスクを容易に作製することができるので、従
来のレジストマスクを用いたイオン注入に比べ、高温で
注入することができるので基板表面の欠陥を少なくする
ことが可能となる。またこの製造方法で製造した半導体
素子の耐圧などの特性向上が期待できる。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態である半導体素子の
製造方法を示す工程図

【図２】同実施の形態である半導体素子の製造方法のう
ち電解めっきの工程を示す工程図

【図３】本発明の第二の実施の形態である半導体素子の
製造方法を示す工程図

【図４】本発明の第三の実施の形態である半導体素子の
製造方法を示す工程図

【図５】従来の半導体素子の製造方法を示す工程図

【符号の説明】

１ｎ型シリコンカーバイド基板２第1のAu薄膜３レジストパターン４第２のAu薄膜５アルミニウム６ｐ型領域２１支持板２２電極２３電解液２４定電流源２５対向電極４１酸化シリコン膜

フロントページの続き (72)発明者内田正雄大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者高橋邦方大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者北畠真大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者上野山雄大阪府門真市大字門真1006番地松下電器産業株式会社内

Claims

【特許請求の範囲】

【請求項１】半導体基板上に第１の金属薄膜を堆積する
工程と、前記第１の金属薄膜上に所望のレジストパター
ンを形成する工程と、前記レジストパターンの上から第
２の金属薄膜を堆積する工程と、前記レジストパターン
を除去する工程とを含む工程によって前記第１の金属薄
膜と第２の金属薄膜からなる金属のマスクを作製し、前
記金属マスクを通して、500℃以上の高温にてイオン注
入法によって半導体基板に不純物をドーピングすること
を特徴とした半導体素子の製造方法。
【請求項２】前記第１の金属薄膜のうち、少なくとも半
導体基板のドーピングされる領域上に堆積した部分を除
去したことを特徴とする請求項１記載の半導体素子の製
造方法。
【請求項３】半導体基板表面に、基板を構成する元素の
うち少なくとも１つ以上の元素を含む半導体または半導
体化合物層を形成し、前記半導体または半導体化合物層
上に請求項１記載の金属マスクを形成し、前記金属マス
クを通して、500℃以上の高温にてイオン注入法によっ
て前記半導体基板表面に不純物をドーピングしたのち、
前記金属マスクと前記半導体または半導体化合物層を除
去することにより、前記金属マスクの構成原子が前記半
導体基板表面へ混入することを防ぐことを特徴とする請
求項１又は２に記載の半導体素子の製造方法。
【請求項４】前記第２の金属薄膜を堆積する手段が電解
めっき法であって、電解液中にて対向電極と前記第１の
金属薄膜の間に電流を流すことを特徴とする請求項１乃
至３に記載の半導体素子の製造方法。
【請求項５】前記第１の金属薄膜と前記第２の金属薄膜
の材料が異なることを特徴とする請求項１乃至４に記載
の半導体素子の製造方法。