JP2006332180A

JP2006332180A - 炭化珪素半導体装置の製造方法

Info

Publication number: JP2006332180A
Application number: JP2005150939A
Authority: JP
Inventors: Kaoru Shibata; 馨柴田; Kenryo Masuda; 健良増田
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2005-05-24
Filing date: 2005-05-24
Publication date: 2006-12-07

Abstract

【課題】イオン注入に好適なマスク（注入阻止層）の形成工程を含むイオン注入領域形成工程を備えた炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、注入阻止層形成工程と、イオン注入工程と、注入阻止層除去工程とを備えている。注入阻止層形成工程では、炭化珪素基板において、イオンが注入される領域を露出させるパターンを有する注入阻止層を形成する。イオン注入工程では、注入阻止層が形成された炭化珪素基板に注入阻止層をマスクとしてイオンを注入する。注入阻止層除去工程では、イオン注入工程においてイオンが注入された炭化珪素基板から注入阻止層を除去する。さらに、注入阻止層形成工程では、珪素原子よりも原子量が大きい元素を構成元素として含み、かつイオンが注入されるときの炭化珪素基板の温度よりも融点が高い材料からなる注入阻止層を形成する。
【選択図】図２

Description

本発明は炭化珪素半導体装置の製造方法に関し、より特定的には、炭化珪素基板にイオンを注入してイオン注入領域を形成するイオン注入領域形成工程を備えた炭化珪素半導体装置の製造方法に関する。

従来から、ダイオード、トランジスタなどの半導体装置の材料としては珪素（Ｓｉ）が広く用いられている。近年では、Ｓｉに代えて炭化珪素（ＳｉＣ）を材料として用いた炭化珪素半導体装置が実用化されつつある。

半導体装置の製造工程において、Ｓｉ基板にイオン注入領域を形成する場合、一般に、イオンが注入される領域を露出させるパターンを有するマスクとして、フォトリソグラフィーによりパターンを形成したレジストが用いられている。また、Ｓｉ基板に対して使用されるマスクの形成方法については、従来から多くの検討がなされてきた（たとえば特許文献１および２参照）。

一方、炭化珪素半導体装置の製造工程において、ＳｉＣ基板にイオン注入領域を形成する場合、イオン注入時のＳｉＣ基板の温度を高温にする必要があるため、融点の低いレジストからなるマスクを使用することは困難である。
特開昭６２−３３４２４号公報特開昭６４−５９８６０号公報

これに対し、レジストよりも融点の高いマスクの材料として、アルミニウム（Ａｌ）、二酸化珪素（ＳｉＯ_２）などを使用する対策も考えられる。しかし、Ａｌでは、レジストに比べて融点が高いものの、高温でのイオン注入（最高１０００℃程度）の可能性を考慮すると必ずしも融点が十分に高いとはいえない。また、ＳｉＯ_２では、融点は十分に高いものの、構成元素であるＳｉ、Ｏの原子量が小さいため、イオン注入に対する阻止能は高いとはいえず、比較的厚みを大きくする必要がある。この場合、マスクに割れが発生しやすいという問題点がある。以上のように、炭化珪素半導体装置の製造方法において、イオン注入時に使用するマスクの構成は、現状では十分確立されているとはいえない。

そこで、本発明の目的は、イオン注入に好適なマスク（注入阻止層）の形成工程を含むイオン注入領域形成工程を備えた炭化珪素半導体装置の製造方法を提供することである。

本発明に従った炭化珪素半導体装置の製造方法は、注入阻止層形成工程と、イオン注入工程と、注入阻止層除去工程とを備えている。注入阻止層形成工程では、炭化珪素基板（ＳｉＣ基板とも呼ぶ）上に、イオンが注入される領域を露出させるパターンを有する注入阻止層を形成する。イオン注入工程では、注入阻止層が形成された炭化珪素基板に注入阻止層をマスクとしてイオンを注入する。注入阻止層除去工程では、イオン注入工程においてイオンが注入された炭化珪素基板から注入阻止層を除去する。さらに、注入阻止層形成工程では、珪素原子よりも原子量が大きい元素を構成元素として含み、かつイオンが注入されるときの炭化珪素基板の温度よりも融点が高い材料からなる注入阻止層を形成する。

本発明の炭化珪素半導体装置の製造方法によれば、珪素原子よりも原子量が大きい元素を構成元素として含む材料からなる注入阻止層を採用しているため、イオン注入に対する阻止能が高く、注入阻止層を薄くすることができる。そのため、注入阻止層に割れが発生しにくい。さらに、イオンが注入されるときの炭化珪素基板の温度よりも融点が高い材料からなる注入阻止層を用いるため、イオン注入時の基板温度をたとえば１０００℃程度の高温に設定する場合、注入阻止層の材料を適宜選択することにより高温でのイオン注入が可能となる。以上の結果、本発明の炭化珪素半導体装置の製造方法によれば、高品質な炭化珪素半導体装置を安定して製造することができる。

ここで、イオンが注入されるときの炭化珪素基板の温度は３００℃〜１０００℃程度であることから、注入阻止層の材料の融点は少なくとも３００℃以上、好ましくは１０００℃以上である。さらに、注入阻止層の材料は珪素原子よりも原子量が大きい元素、すなわち原子番号１５以上の元素を構成元素として含む材料である必要がある。これらの条件を満たす材料としては、たとえばタングステン（Ｗ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、タンタル（Ｔａ）、珪化タングステン（ＷＳｉ）、珪化モリブデン（ＭｏＳｉ）、珪化タンタル（ＴａＳｉ）、チタンタングステン（ＴｉＷ）、珪化チタン（ＴｉＳｉ）などが挙げられる。

上記炭化珪素半導体装置の製造方法において好ましくは、注入阻止層形成工程よりも前に、炭化珪素基板の上に注入阻止層とはエッチングレートが異なるエッチング停止層を形成するエッチング停止層形成工程と、注入阻止層除去工程よりも後に、エッチング停止層を除去するためのエッチング停止層除去工程とをさらに備えている。

これにより、ＳｉＣ基板上にエッチング停止層が形成され、さらにその上に注入阻止層が形成される。そして、エッチング停止層のエッチングレートは注入阻止層とは異なっている。好ましくは、エッチング停止層は注入阻止層にパターンを形成するために行なわれる注入阻止層のエッチングの条件において、注入阻止層よりもエッチングレートが低い。そのため、オーバーエッチングによるＳｉＣ基板の損傷を生じることなく、注入阻止層に所望のパターンを形成することができる。その後、ＳｉＣ基板上に残ったエッチング停止層を注入阻止層と同様のパターンを形成するようにエッチングすることにより、ＳｉＣ基板にイオン注入を行なうためのマスクを形成することができる。

さらに、ＳｉＣ基板上に直接注入阻止層を形成した場合、注入阻止層の材料によってはイオン注入の実施後にマスクである注入阻止層をＳｉＣ基板から完全に除去することが困難な場合がある。この場合、除去が容易な（たとえば注入阻止層をＳｉＣ基板から除去するためのエッチング条件において、ＳｉＣ基板よりもエッチングレートが大きい）エッチング停止層をＳｉＣ基板と注入阻止層との間に形成しておけば、ＳｉＣ基板上に注入阻止層を残すことなくＳｉＣ基板からマスクを除去することが可能となる。

ここで、上述のようにエッチング停止層のエッチングレートは注入阻止層とは異なっている。より具体的には、注入阻止層にパターンを形成するために行なわれる注入阻止層のエッチングの条件において、エッチング停止層は注入阻止層よりもエッチングレートが低いことが好ましい。たとえば、先に例示したＷやＭｏなどの材料からなる注入阻止層を採用する場合、エッチング停止層の材料としてはチタン（Ｔｉ）、白金（Ｐｔ）、窒化チタン（ＴｉＮ）などを使用することができる。

上記炭化珪素半導体装置の製造方法において好ましくは、エッチング停止層がエッチングされることによってエッチング停止層および注入阻止層が炭化珪素基板から除去されることにより、注入阻止層除去工程とエッチング停止層除去工程とが同一工程として実施される。

イオン注入の実施後、マスクを除去する工程においては、注入阻止層を除去した後、エッチング阻止層を除去する工程を実施することもできるが、イオン注入の実施後、ＳｉＣ基板よりもエッチング停止層のエッチングレートが高いエッチングの条件でエッチング停止層を選択的にエッチングしてもよい。これにより、注入阻止層除去工程とエッチング停止層除去工程とを同一工程として実施することができる。その結果、製造工程が効率化されて炭化珪素半導体装置の製造コストの低減が可能となる。

上記炭化珪素半導体装置の製造方法において好ましくは、注入阻止層形成工程よりも前に、炭化珪素基板の上に炭化珪素基板とはエッチングレートが異なる犠牲層を形成する犠牲層形成工程をさらに備えている。注入阻止層除去工程においては、犠牲層をエッチングすることにより、犠牲層および注入阻止層を炭化珪素基板から除去する。

これにより、ＳｉＣ基板上に犠牲層が形成され、さらにその上に注入阻止層が形成される。そして、犠牲層のエッチングレートはＳｉＣ基板とは異なっている。好ましくは、注入阻止層除去工程における犠牲層のエッチングの条件において、犠牲層はＳｉＣ基板に比べてエッチングレートが高い。そのため、注入阻止層除去工程において犠牲層を選択的にエッチングすることにより、ＳｉＣ基板上に注入阻止層を残すことなくＳｉＣ基板からマスクを効率よく除去することが可能となる。

さらに、注入阻止層にパターンを形成するために行なわれる注入阻止層のエッチングにおいては、オーバーエッチングによるＳｉＣ基板の損傷が問題となる場合がある。この場合、上記犠牲層を注入阻止層とエッチングレートの異なるものとしておくことが好ましい。つまり、注入阻止層にパターンを形成するために行なわれる注入阻止層のエッチングの条件において、注入阻止層よりもエッチングレートが低い犠牲層をＳｉＣ基板と注入阻止層との間に形成しておけば、オーバーエッチングによるＳｉＣ基板の損傷を生じることなく、注入阻止層に所望のパターンを形成することができる。その後、ＳｉＣ基板上に残った犠牲層を注入阻止層と同様のパターンを形成するようにエッチングすることにより、ＳｉＣ基板にイオン注入を行なうためのマスクを形成することができる。

ここで、上述のように犠牲層のエッチングレートはＳｉＣ基板とは異なっている。すなわち、注入阻止層除去工程における犠牲層のエッチングの条件において、犠牲層はＳｉＣ基板に比べてエッチングレートが高いことが好ましい。この条件を満たす犠牲層の材料としては二酸化珪素（ＳｉＯ_２）、窒化珪素（ＳｉＮ）、酸窒化珪素（ＳｉＯＮ）などが挙げられる。

上記炭化珪素半導体装置の製造方法において好ましくは、注入阻止層形成工程よりも前に、炭化珪素基板の上に炭化珪素基板とはエッチングレートが異なる犠牲層を形成する犠牲層形成工程と、犠牲層の上に注入阻止層とはエッチングレートが異なるエッチング停止層を形成するエッチング停止層形成工程とをさらに備えている。注入阻止層除去工程においては、犠牲層をエッチングすることにより、犠牲層、エッチング停止層および注入阻止層を炭化珪素基板から除去する。

これにより、ＳｉＣ基板上に犠牲層、その上にエッチング停止層、さらにその上に注入阻止層が形成される。そして、エッチング停止層のエッチングレートは注入阻止層とは異なっている。そのため、オーバーエッチングによるＳｉＣ基板の損傷を生じることなく、注入阻止層に所望のパターンを形成することができる。その後、ＳｉＣ基板上に残ったエッチング停止層および犠牲層を注入阻止層と同様のパターンを形成するようにエッチングすることにより、ＳｉＣ基板にイオン注入を行なうためのマスクを形成することができる。

さらに、犠牲層のエッチングレートはＳｉＣ基板とは異なっている。好ましくは、注入阻止層除去工程における犠牲層のエッチングの条件において、犠牲層はＳｉＣ基板に比べてエッチングレートが高い。そのため、注入阻止層除去工程において犠牲層を選択的にエッチングすることにより、ＳｉＣ基板上に注入阻止層およびエッチング停止層を残すことなくＳｉＣ基板から犠牲層、エッチング停止層および注入阻止層を含むマスクを効率よく除去することが可能となる。

以上の説明から明らかなように、本発明の炭化珪素半導体装置の製造方法によれば、炭化珪素半導体装置の製造方法において、イオン注入に好適なマスク（注入阻止層）の形成工程を含むイオン注入領域形成工程を備えた炭化珪素半導体装置の製造方法を提供することができる。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

（実施の形態１）
図１は本発明の一実施の形態である実施の形態１の炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置としての接合型電界効果トランジスタ（ＪＦＥＴ）の構成を示す概略断面図である。図１を参照して、実施の形態１の炭化珪素半導体装置の製造方法により製造されるＪＦＥＴの構成について説明する。

図１を参照して、実施の形態１の炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置としてのＪＦＥＴ１は、ＳｉＣからなる基板１１と、基板１１上に形成された第１のｐ型層１２と、第１のｐ型層１２上に形成されたｎ型層１３と、ｎ型層１３上に形成された第２のｐ型層１４とを備えている。この基板１１、第１のｐ型層１２、ｎ型層１３および第２のｐ型層１４はＳｉＣ基板１０を構成している。ここで、ｐ型層およびｎ型層とはそれぞれ導電型がｐ型およびｎ型であるＳｉＣ層をいう。

第２のｐ型層１４およびｎ型層１３には高濃度の導電型がｎ型である不純物（ｎ型不純物）を含む第１のｎ型領域１５と、高濃度の導電型がｐ型である不純物（ｐ型不純物）を含むｐ型領域１６と、高濃度のｎ型不純物を含む第２のｎ型領域１７とが形成されている。すなわち、第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７はそれぞれ第２のｐ型層１４を貫通してｎ型層１３に至るように配置されている。また、第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７の底部は、第１のｐ型層１２の上部表面（第１のｐ型層１２とｎ型層１３との境界部）から間隔を隔てて配置されている。さらに、第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７の上部表面に接触するようにソース電極１９、ゲート電極２１およびドレイン電極２２がそれぞれ形成されている。そして、各電極１９、２１、２２の間には酸化膜１８が形成されている。より具体的には、第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７の上部表面の全面よりやや狭い範囲に接触するようにソース電極１９、ゲート電極２１およびドレイン電極２２がそれぞれ形成されており、かつ絶縁膜としての酸化膜１８が各電極１９、２１、２２の間に配置されている（酸化膜１８が第２のｐ型層１４の上部表面から第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７の上部表面の端部上にまで延在するように形成されている）ことで、隣り合う電極の間が絶縁されている。

次に、ＪＦＥＴ１の動作について説明する。図１を参照して、ゲート電極２１の電圧が０Ｖの状態では、ｎ型層１３において、ｐ型領域１６と第１のｐ型層１２とで挟まれた領域（チャネル領域）は完全には空乏化されておらず、第１のｎ型領域１５と第２のｎ型領域１７とはチャネル領域を介して電気的に接続された状態となっている。そのため、第１のｎ型領域１５から第２のｎ型領域１７に向かって電子が移動することにより電流が流れる。

一方、ゲート電極２１に負の電圧を印加していくと、上述のチャネル領域の空乏化が進行し、第１のｎ型領域１５と第２のｎ型領域１７とは電気的に遮断された状態となる。そのため、第１のｎ型領域１５から第２のｎ型領域１７に向かって電子が移動することができず、電流は流れない。

次に、実施の形態１の炭化珪素半導体装置の製造方法について説明する。図２は、本発明の一実施の形態である実施の形態１の炭化珪素半導体装置の製造方法における製造工程の概略を示す図である。また、図３〜図６は実施の形態１の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。図１〜図６を参照して、実施の形態１の炭化珪素半導体装置の製造方法について説明する。

図２に示すように、まずＳｉＣ基板を準備する基板準備工程が実施される。具体的には図１に示すように、基板１１上にたとえば気相エピタキシャル成長により、第１のｐ型層１２、ｎ型層１３および第２のｐ型層１４が順次形成される。

次に、図２に示すように、高濃度のｎ型不純物またはｐ型不純物を含む領域をイオン注入により形成するイオン注入領域形成工程が実施される。具体的には図１に示すように、第２のｐ型層１４を貫通してｎ型層１３に至るように高濃度のｎ型不純物を含む第１のｎ型領域１５と、高濃度のｐ型不純物を含むｐ型領域１６と、高濃度のｎ型不純物を含む第２のｎ型領域１７とがイオン注入により形成される。このイオン注入領域形成工程の詳細については後述する。

次に、図２に示すように、絶縁膜としての酸化膜を形成する酸化膜形成工程が実施される。具体的には、図１に示すように、第２のｐ型層１４上に酸化膜１８が形成される。この酸化膜１８は、たとえば熱酸化により形成されてもよいし、ＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ；化学気相堆積法）により形成されてもよいし、これらを組み合わせて形成されてもよい。

次に、図２に示すように、電極を形成する電極形成工程が実施される。具体的には、図１に示すように、第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７の上部表面に接触するようにソース電極１９、ゲート電極２１およびドレイン電極２２がそれぞれ形成される。この電極形成工程は、たとえば以下のように実施することができる。まず、酸化膜１８上にフォトリソグラフィーにより所望のソース電極１９、ゲート電極２１およびドレイン電極２２の形状、たとえば第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７の上部表面よりやや狭い範囲に開口を有するレジスト膜が形成され、これをマスクとして用いてたとえばＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ；反応性イオンエッチング）により酸化膜１８の一部が除去される。その後、ソース電極１９、ゲート電極２１およびドレイン電極２２を構成するアルミニウム（Ａｌ）などの金属がレジスト膜上から酸化膜１８に形成された開口の内部にまで蒸着されて金属膜が形成される。その後、レジスト膜が除去されることにより酸化膜１８上の金属膜が除去（リフトオフ）されて、上記開口の内部に残存する金属膜によりソース電極１９、ゲート電極２１およびドレイン電極２２が形成される。以上の工程により、図１に示すＪＦＥＴ１を製造することができる。

次に、イオン注入領域形成工程について、図２〜図６を参照して詳細に説明する。イオン注入領域形成工程では、図２に示すように注入阻止層形成工程、イオン注入工程、注入阻止層除去工程が順次実施される。

まず、図２に示すように、注入阻止層形成工程が実施される。具体的には、図３に示すように、ＳｉＣ基板１０上にたとえば蒸着によりＷなどからなる注入阻止層３０が形成される。次に、図４に示すように、注入阻止層３０上にレジスト膜４０が塗布される。そして、フォトリソグラフィーにより、レジスト膜４０において所望のイオン注入領域に応じた領域が現像処理により除去されて、レジスト膜４０に開口が形成される。この開口が形成されたレジスト膜４０をマスクとして用いて、たとえばＲＩＥにより注入阻止層３０の一部が除去される。このようにして、ＳｉＣ基板１０において、イオンが注入される領域を露出させるパターンを有する注入阻止層３０をＳｉＣ基板１０上に形成する注入阻止層形成工程が完了する。

次に、図２に示すように、イオン注入工程が実施される。具体的には、図５に示すように、レジスト膜４０を除去したうえで、注入阻止層３０をマスクとして用いてイオン注入が実施されることにより、イオン注入領域５０が形成される。このイオン注入領域５０は、たとえば図１における第１のｎ型領域１５、ｐ型領域１６および第２のｎ型領域１７に該当する。これにより、注入阻止層３０が形成されたＳｉＣ基板１０に注入阻止層３０をマスクとしてイオンを注入するイオン注入工程が完了する。

次に、図２に示すように、注入阻止層除去工程が実施される。具体的には、図６に示すように、注入阻止層３０がＳｉＣ基板１０から除去される。注入阻止層３０の除去はたとえばＲＩＥなどのドライエッチングによって行われてもよいし、溶液を用いたウェットエッチングによって行われてもよい。これにより、イオン注入工程においてイオンが注入されたＳｉＣ基板１０から注入阻止層３０を除去する注入阻止層除去工程が完了する。以上の手順により、イオン注入領域形成工程が実施される。

ここで、上述の注入阻止層形成工程では、珪素原子よりも原子量が大きい元素を構成元素として含み、かつイオンが注入されるときのＳｉＣ基板１０の温度よりも融点が高い材料であるＷなどからなる注入阻止層３０が形成されている。その結果、実施の形態１の炭化珪素半導体装置の製造方法によれば、珪素原子よりも原子量が大きい元素を構成元素として含む材料からなる注入阻止層３０を用いるため、ＳｉＯ_２などに比べてイオン注入に対する阻止能が高く、注入阻止層３０を薄くすることができる。そのため、注入阻止層３０に割れが発生しにくく、不具合品の発生が少ない。さらに、イオンが注入されるときのＳｉＣ基板１０の温度よりも融点が高い材料であるＷなどからなる注入阻止層３０を用いるため、高温でのイオン注入が可能となる。より具体的には、注入阻止層３０の材料の融点は少なくとも３００℃以上、好ましくは１０００℃以上である。

これらの条件を満たす材料としては、たとえばＡｌなどよりも融点が高く、かつ珪素原子よりも原子量が大きい元素を構成元素として含むＷ、Ｍｏ、Ｉｒ、Ｔａ、ＷＳｉ、ＭｏＳｉ、ＴａＳｉ、ＴｉＷ、ＴｉＳｉなどが挙げられる。以上の結果、実施の形態１の炭化珪素半導体装置の製造方法によれば、高品質な炭化珪素半導体装置を製造することができる。

なお、上述のイオン注入を行なう際のＳｉＣ基板１０の温度は、３００℃未満では結晶欠陥が十分に回復せず、注入されたイオンも十分に活性化しないため３００℃以上であることが好ましい。ただし、イオン注入を行なう際の装置への負担を考慮すると１０００℃以下とすることが好ましい。さらに、低いシート抵抗を得るためには５００℃以上とすることが好ましいが、８００℃を超えるとシート抵抗低減の効果が飽和するため、イオン注入を行なう際のＳｉＣ基板１０の温度は、５００℃以上８００℃以下とすることがより好ましい。また、注入阻止層３０の厚みは少なくともイオン注入の深さ以上必要であり、１００ｎｍ以上、より好ましくは３００ｎｍ以上である。一方、注入阻止層３０の厚みが３μｍを超えると、膜剥がれが顕著になるため３μｍ以下であることが好ましい。さらに、パターン精度を向上させるためには１μｍ以下であることが好ましい。

（実施の形態２）
図７〜図１２は、本発明の一実施の形態である実施の形態２の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。図７〜図１２を参照して、本発明の実施の形態２の炭化珪素半導体装置の製造方法を説明する。

実施の形態２の炭化珪素半導体装置の製造方法と、上述した実施の形態１の炭化珪素半導体装置の製造方法とは基本的に同様の構成を有している。しかし、実施の形態２では、イオン注入領域形成工程における注入阻止層形成工程よりも前に、ＳｉＣ基板１０の上に注入阻止層３０とはエッチングレートが異なる（すなわち注入阻止層３０をエッチングする条件においては、注入阻止層３０よりもエッチングレートが低い）エッチング停止層６０を形成するエッチング停止層形成工程が実施される点で、実施の形態１とは異なっている。さらに、注入阻止層除去工程よりも後に、エッチング停止層６０を除去するためのエッチング停止層除去工程が実施される点でも、実施の形態１とは異なっている。

具体的には、まず、図７に示すように、ＳｉＣ基板１０上に、たとえば蒸着によりＴｉなどからなるエッチング停止層６０が形成されることでエッチング停止層形成工程が完了する。

そして、エッチング停止層６０上に、注入阻止層３０が図３に基づいて説明した実施の形態１と同様に形成される。次に、図８に示すように、図４に基づいて説明した実施の形態１の場合と同様に、フォトリソグラフィーにより所望の開口が形成されたレジスト膜４０をマスクとして用いて、たとえばＲＩＥにより注入阻止層３０の一部が除去される。次に、図９に示すように、レジスト膜４０および注入阻止層３０をマスクとして用いて、たとえばＲＩＥによりエッチング停止層６０の一部が除去される。これにより、注入阻止層形成工程が完了する。

次に、図１０に示すように、図５に基づいて説明した実施の形態１の場合と同様に、レジスト膜４０を除去したうえで、注入阻止層３０およびエッチング停止層６０をマスクとして用いてイオン注入が実施されることにより、イオン注入領域５０が形成される。これにより、イオン注入工程が完了する。

次に、図１１に示すように、図６に基づいて説明した実施の形態１の場合と同様に、注入阻止層３０が除去される。これにより、注入阻止層除去工程が完了する。

次に、図１２に示すように、エッチング停止層６０が除去される。エッチング停止層６０の除去はたとえばＲＩＥなどのドライエッチングによって実施されてもよいし、溶液を用いたウェットエッチングによって実施されてもよい。これにより、エッチング停止層除去工程が完了する。以上の手順により、イオン注入領域形成工程が実施される。

ここで、注入阻止層３０をエッチングする条件においては、エッチング停止層６０は注入阻止層３０よりもエッチングレートが低い。そのため、注入阻止層形成工程において注入阻止層３０のエッチングを行なう際にオーバーエッチングによるＳｉＣ基板１０の損傷を生じることなく、注入阻止層３０に所望のパターンを形成することができる。

なお、エッチング停止層６０はＳｉＣ基板１０との密着性が高いことが好ましい。たとえば、エッチング停止層６０の材料としてＴｉを使用した場合、エッチング停止層６０はＳｉＣ基板１０との密着性が高いため、Ｔｉはエッチング停止層６０に好適な材料である。

次に、実施の形態２の変形例における炭化珪素半導体装置の製造方法について説明する。実施の形態２の変形例における炭化珪素半導体装置の製造方法は基本的には実施の形態２の炭化珪素半導体装置の製造方法と同様の構成を有している。しかし、エッチング停止層６０がエッチングされることによってエッチング停止層６０および注入阻止層３０がＳｉＣ基板１０から除去されることにより、注入阻止層除去工程とエッチング停止層除去工程とが同一工程として実施される点で異なっている。

具体的には、イオン注入工程が完了した図１０に示す状態から、エッチング停止層６０がエッチングされることにより、エッチング停止層６０および注入阻止層３０がＳｉＣ基板１０から除去されるリフトオフが実施されて図１２に示す状態となる。このような工程は、たとえばエッチング停止層６０の材料としてＴｉを採用した場合、エッチング液としてＨＦ（フッ化水素酸）を使用することにより実施することができる。

実施の形態２の変形例によれば、注入阻止層除去工程とエッチング停止層除去工程とを同一工程として実施することができるため、製造工程が効率化されて製造コストの低減が可能となる。

なお、エッチング停止層６０の厚みが１０ｎｍ未満では、注入阻止層３０のエッチングを行なう際のオーバーエッチングの防止効果が不十分となるため、エッチング停止層６０の厚みは１０ｎｍ以上であることが好ましい。一方、５００ｎｍを超えるとサイドエッチングによりパターン精度が悪化するだけでなく、エッチング停止層６０上に形成された層の膜剥がれも生じるおそれがあるため、エッチング停止層６０の厚みは５００ｎｍ以下であることが好ましい。さらに、十分なオーバーエッチングの防止効果が得られ、かつサイドエッチングやエッチング停止層６０上に形成された層の膜剥がれの問題も生じにくい範囲として、エッチング停止層６０の厚みは２０ｎｍ以上１００ｎｍ以下であることがより好ましい。

（実施の形態３）
図１３〜図１７は、本発明の一実施の形態である実施の形態３の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。図１３〜図１７を参照して、本発明の実施の形態３の炭化珪素半導体装置の製造方法を説明する。

実施の形態３の炭化珪素半導体装置の製造方法と、上述した実施の形態１の炭化珪素半導体装置の製造方法とは基本的に同様の構成を有している。しかし、実施の形態３では、イオン注入領域形成工程における注入阻止層形成工程よりも前に、ＳｉＣ基板の上にＳｉＣ基板とはエッチングレートが異なる犠牲層を形成する犠牲層形成工程をさらに備えている点で実施の形態１とは異なっている。さらに、注入阻止層除去工程においては、犠牲層をエッチングすることにより、犠牲層および注入阻止層をＳｉＣ基板から除去する点でも、実施の形態１とは異なっている。

具体的には、まず、図１３に示すように、ＳｉＣ基板１０上に、たとえばＣＶＤによりＳｉＯ_２などからなる犠牲層７０が形成されることで犠牲層形成工程が完了する。

そして、犠牲層７０上に、注入阻止層３０が図３に基づいて説明した実施の形態１と同様に形成される。次に、図１４に示すように、図４に基づいて説明した実施の形態１の場合と同様に、フォトリソグラフィーにより所望の開口が形成されたレジスト膜４０をマスクとして用いて、たとえばＲＩＥにより注入阻止層３０の一部が除去される。次に、図１５に示すように、レジスト膜４０および注入阻止層３０をマスクとして用いて、たとえばＲＩＥにより犠牲層７０の一部が除去される。これにより、注入阻止層形成工程が完了する。

次に、図１６に示すように、図５に基づいて説明した実施の形態１の場合と同様に、レジスト膜４０を除去したうえで、注入阻止層３０および犠牲層７０をマスクとして用いてイオン注入が実施されることにより、イオン注入領域５０が形成される。これにより、イオン注入工程が完了する。

次に、図１７に示すように、犠牲層７０がエッチングされることにより、犠牲層７０および注入阻止層３０がＳｉＣ基板１０から除去されるリフトオフが実施される。これにより、注入阻止層除去工程が完了する。このような工程は、たとえば犠牲層７０の材料としてＳｉＯ_２を採用した場合、エッチング液としてフッ化水素酸を使用することにより実施することができる。

ここで、注入阻止層除去工程における犠牲層７０のエッチングの条件において、ＳｉＣ基板１０に比べて犠牲層７０のエッチングレートは高い。そのため、注入阻止層除去工程において犠牲層７０を選択的にエッチングすることにより、ＳｉＣ基板１０上に注入阻止層３０を残すことなくＳｉＣ基板１０からマスクを効率よく除去することが可能となる。

なお、犠牲層７０の厚みが１０ｎｍ未満では、犠牲層７０上に形成された層の材質によっては当該層を構成する原子が拡散現象により犠牲層７０を通ってＳｉＣ基板１０に到達する可能性がある。そのため、犠牲層７０の厚みは１０ｎｍ以上であることが好ましい。一方、５００ｎｍ以上ではサイドエッチングによりパターン精度が悪化するだけでなく、犠牲層７０上に形成された層の膜剥がれも生じるおそれがあるため、犠牲層７０の厚みは５００ｎｍ以下であることが好ましい。さらに、上述の拡散の問題防止に十分であり、かつサイドエッチングや犠牲層７０上に形成された層の膜剥がれの問題も生じにくい範囲として、犠牲層７０の厚みは２０ｎｍ以上１００ｎｍ以下であることがより好ましい。

（実施の形態４）
図１８〜図２２は、本発明の一実施の形態である実施の形態４の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。図１８〜図２２を参照して、本発明の実施の形態４の炭化珪素半導体装置の製造方法を説明する。

実施の形態４の炭化珪素半導体装置の製造方法と、上述した実施の形態１の炭化珪素半導体装置の製造方法とは基本的に同様の構成を有している。しかし、実施の形態４では、注入阻止層形成工程よりも前に、ＳｉＣ基板の上にＳｉＣ基板とはエッチングレートが異なる犠牲層を形成する犠牲層形成工程と、犠牲層の上に注入阻止層とはエッチングレートが異なるエッチング停止層を形成するエッチング停止層形成工程とをさらに備えている点で、実施の形態１とは異なっている。さらに、注入阻止層除去工程においては、犠牲層をエッチングすることにより、犠牲層、エッチング停止層および注入阻止層をＳｉＣ基板から除去する点でも、実施の形態１とは異なっている。

具体的には、まず、図１８に示すように、ＳｉＣ基板１０上に、たとえばＣＶＤによりＳｉＯ_２などからなる犠牲層７０が形成されることで犠牲層形成工程が完了する。さらに、犠牲層７０上に、たとえば蒸着によりＴｉなどからなるエッチング停止層６０が形成されることでエッチング停止層形成工程が完了する。

そして、エッチング停止層６０上に、注入阻止層３０が図３に基づいて説明した実施の形態１と同様に形成される。次に、図１９に示すように、図４に基づいて説明した実施の形態１の場合と同様に、フォトリソグラフィーにより所望の開口が形成されたレジスト膜４０をマスクとして用いて、たとえばＲＩＥにより注入阻止層３０の一部が除去される。次に、図２０に示すように、レジスト膜４０および注入阻止層３０をマスクとして用いて、たとえばＲＩＥによりエッチング停止層６０および犠牲層７０の一部が除去される。これにより、注入阻止層形成工程が完了する。ここで、エッチング停止層６０および犠牲層７０の一部が除去される工程は、エッチングの条件を変えて順次実施してもよいし、同一の条件で連続的に実施してもよい。

次に、図２１に示すように、図５に基づいて説明した実施の形態１の場合と同様に、レジスト膜４０を除去したうえで、注入阻止層３０、エッチング停止層６０および犠牲層７０をマスクとして用いてイオン注入が実施されることにより、イオン注入領域５０が形成される。これにより、イオン注入工程が完了する。

次に、図２２に示すように、犠牲層７０がエッチングされることにより、犠牲層７０、エッチング停止層６０および注入阻止層３０がＳｉＣ基板１０から除去されるリフトオフが実施される。これにより、注入阻止層除去工程が完了する。このような工程は、たとえば犠牲層７０の材料としてＳｉＯ_２を採用した場合、エッチング液としてフッ化水素酸を使用することにより実施することができる。

ここで、注入阻止層３０にパターンを形成するために行なわれる注入阻止層３０のエッチングの条件において、エッチング停止層６０のエッチングレートは注入阻止層３０よりも低い。そのため、オーバーエッチングによるＳｉＣ基板１０の損傷を生じることなく、注入阻止層３０に所望のパターンを形成することができる。

さらに、注入阻止層除去工程における犠牲層７０のエッチングの条件において、ＳｉＣ基板１０に比べて犠牲層７０のエッチングレートは高い。そのため、注入阻止層除去工程において犠牲層７０を選択的にエッチングすることにより、ＳｉＣ基板１０上に注入阻止層３０およびエッチング停止層６０を残すことなくＳｉＣ基板１０から犠牲層７０、エッチング停止層６０および注入阻止層３０を含むマスクを効率よく除去することが可能となる。

上述の実施の形態においては、炭化珪素半導体装置の一例としてＪＦＥＴについて説明したが、本発明の炭化珪素半導体装置の製造方法により製造可能な炭化珪素半導体装置はこれに限られず、たとえばＭＯＳＦＥＴなどであってもよい。すなわち、製造工程において炭化珪素基板にイオンを注入してイオン注入領域を形成するイオン注入領域形成工程を備えた炭化珪素半導体装置の製造方法であれば、本発明の炭化珪素半導体装置の製造方法を適用することができる。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

本発明の炭化珪素半導体装置の製造方法は、炭化珪素基板にイオンを注入してイオン注入領域を形成するイオン注入領域形成工程を備えた炭化珪素半導体装置の製造方法に特に有利に適用され得る。

実施の形態１の炭化珪素半導体装置の製造方法により製造される炭化珪素半導体装置としての接合型電界効果トランジスタ（ＪＦＥＴ）の構成を示す概略断面図である。実施の形態１の炭化珪素半導体装置の製造方法における製造工程の概略を示す図である。実施の形態１の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態１の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態１の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態１の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態２の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態２の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態２の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態２の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態２の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態２の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態３の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態３の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態３の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態３の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態３の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態４の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態４の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態４の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態４の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。実施の形態４の炭化珪素半導体装置の製造方法におけるイオン注入領域形成工程を説明するための概略断面図である。

符号の説明

１接合型電界効果トランジスタ（ＪＦＥＴ）、１０炭化珪素（ＳｉＣ）基板、１１基板、１２第１のｐ型層、１３ｎ型層、１４第２のｐ型層、１５第１のｎ型領域、１６ｐ型領域、１７第２のｎ型領域、１８酸化膜、１９ソース電極、２１ゲート電極、２２ドレイン電極、３０注入阻止層、４０レジスト膜、６０エッチング停止層、７０犠牲層。

Claims

炭化珪素基板において、イオンが注入される領域を露出させるパターンを有する注入阻止層を前記炭化珪素基板上に形成する注入阻止層形成工程と、
前記注入阻止層が形成された前記炭化珪素基板に前記注入阻止層をマスクとして前記イオンを注入するイオン注入工程と、
前記イオン注入工程において前記イオンが注入された前記炭化珪素基板から前記注入阻止層を除去する注入阻止層除去工程とを備え、
前記注入阻止層形成工程では、
珪素原子よりも原子量が大きい元素を構成元素として含み、かつ前記イオンが注入されるときの前記炭化珪素基板の温度よりも融点が高い材料からなる前記注入阻止層を形成する、炭化珪素半導体装置の製造方法。
前記注入阻止層形成工程よりも前に、前記炭化珪素基板の上に前記注入阻止層とはエッチングレートが異なるエッチング停止層を形成するエッチング停止層形成工程と、
前記注入阻止層除去工程よりも後に、前記エッチング停止層を除去するためのエッチング停止層除去工程とをさらに備えた、請求項１に記載の炭化珪素半導体装置の製造方法。
前記エッチング停止層がエッチングされることによって前記エッチング停止層および前記注入阻止層が前記炭化珪素基板から除去されることにより、前記注入阻止層除去工程と前記エッチング停止層除去工程とが同一工程として実施される、請求項２に記載の炭化珪素半導体装置の製造方法。
前記注入阻止層形成工程よりも前に、前記炭化珪素基板の上に前記炭化珪素基板とはエッチングレートが異なる犠牲層を形成する犠牲層形成工程をさらに備え、
前記注入阻止層除去工程においては、前記犠牲層をエッチングすることにより、前記犠牲層および前記注入阻止層を前記炭化珪素基板から除去する、請求項１に記載の炭化珪素半導体装置の製造方法。
前記注入阻止層形成工程よりも前に、
前記炭化珪素基板の上に前記炭化珪素基板とはエッチングレートが異なる犠牲層を形成する犠牲層形成工程と、
前記犠牲層の上に前記注入阻止層とはエッチングレートが異なるエッチング停止層を形成するエッチング停止層形成工程とをさらに備え、
前記注入阻止層除去工程においては、前記犠牲層をエッチングすることにより、前記犠牲層、前記エッチング停止層および前記注入阻止層を前記炭化珪素基板から除去する、請求項１に記載の炭化珪素半導体装置の製造方法。