JPH0653158A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0653158A JPH0653158A JP20271492A JP20271492A JPH0653158A JP H0653158 A JPH0653158 A JP H0653158A JP 20271492 A JP20271492 A JP 20271492A JP 20271492 A JP20271492 A JP 20271492A JP H0653158 A JPH0653158 A JP H0653158A
- Authority
- JP
- Japan
- Prior art keywords
- photomask
- impurity
- semiconductor device
- aluminum layer
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造時に使用するフォトマスク
を減らすことにより、製造コストの低減を計る。 【構成】 半導体装置のある任意箇所へ不純物を注入す
る場合に用いられるフォトマスクのパターン形状が、そ
の不純物が注入される面積より小さな面積のパターンの
集合で形成されていること及びそのフォトマスクを１回
以上用いて半導体装置の任意箇所へ不純物を注入する。
を減らすことにより、製造コストの低減を計る。 【構成】 半導体装置のある任意箇所へ不純物を注入す
る場合に用いられるフォトマスクのパターン形状が、そ
の不純物が注入される面積より小さな面積のパターンの
集合で形成されていること及びそのフォトマスクを１回
以上用いて半導体装置の任意箇所へ不純物を注入する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体装置の任意の箇所へ不純物を注入
する場合に用いられるフォトマスクのパターン形状と、
そのフォトマスクを用いた製造方法に関する。
に関し、特に、半導体装置の任意の箇所へ不純物を注入
する場合に用いられるフォトマスクのパターン形状と、
そのフォトマスクを用いた製造方法に関する。
【０００２】
【従来の技術】従来のＭＯＳ型半導体装置に用いられて
いる入出力保護回路について、以下図１０〜図１９を参
照して説明する。
いる入出力保護回路について、以下図１０〜図１９を参
照して説明する。
【０００３】図１０は入出力保護回路のデバイス断面図
であり、その電気的等価回路を示したのが図１１であ
る。
であり、その電気的等価回路を示したのが図１１であ
る。
【０００４】図１１に示すように、入出力保護回路の保
護素子としてエンハンスメント型のＰ−ｃｈＭＯＳトラ
ンジスタ（Ｔｒｐ）４２が電源であるＶＤＤ４０とボン
ディングパッド３７間に接続され、さらに、エンハンス
メント型のＮ−ｃｈＭＯＳトランジスタ（Ｔｒｎ）４３
がボンディングパッド３７とＧＮＤ４１間に接続されて
いる。
護素子としてエンハンスメント型のＰ−ｃｈＭＯＳトラ
ンジスタ（Ｔｒｐ）４２が電源であるＶＤＤ４０とボン
ディングパッド３７間に接続され、さらに、エンハンス
メント型のＮ−ｃｈＭＯＳトランジスタ（Ｔｒｎ）４３
がボンディングパッド３７とＧＮＤ４１間に接続されて
いる。
【０００５】また図１０は、入出力保護回路のデバイス
断面図であり、ボンディングパッド３７に接続されてい
るＮ+ 拡散層３３とＰ+ 拡散層３４のそれぞれの下部に
高濃度不純物Ｐ+ 拡散層４５及び高濃度不純物Ｎ+ 拡散
層４４を形成し、Ｎ+ 拡散層３３とＧＮＤ４１間の逆方
向耐圧とＰ+ 拡散層３４とＶＤＤ４０間の逆方向耐圧と
を、不純物濃度を変えることで任意に設定することがで
きる。つまり、不純物濃度を上げることで逆方向耐圧を
下げ、外部から印加される過大な電圧に対して入出力保
護回路の応答を速くすることができる。
断面図であり、ボンディングパッド３７に接続されてい
るＮ+ 拡散層３３とＰ+ 拡散層３４のそれぞれの下部に
高濃度不純物Ｐ+ 拡散層４５及び高濃度不純物Ｎ+ 拡散
層４４を形成し、Ｎ+ 拡散層３３とＧＮＤ４１間の逆方
向耐圧とＰ+ 拡散層３４とＶＤＤ４０間の逆方向耐圧と
を、不純物濃度を変えることで任意に設定することがで
きる。つまり、不純物濃度を上げることで逆方向耐圧を
下げ、外部から印加される過大な電圧に対して入出力保
護回路の応答を速くすることができる。
【０００６】次に、図１０における不純物拡散層の形成
方法について説明する。
方法について説明する。
【０００７】図１２〜図１５は、不純物注入時に使用す
るフォトマスクの使用順番ごとに示した入出力保護回路
の平面図である。
るフォトマスクの使用順番ごとに示した入出力保護回路
の平面図である。
【０００８】図１６（ａ）〜（ｅ）は、Ｐ−ｃｈＭＯＳ
型トランジスタ部の高濃度不純物Ｎ+ 拡散層４４を形成
する製造工程を示す断面図である。
型トランジスタ部の高濃度不純物Ｎ+ 拡散層４４を形成
する製造工程を示す断面図である。
【０００９】図１６（ａ）は、ゲート電極３５を形成後
にアルミニウム層４６を半導体装置前面に蒸着し、その
上にポジ型フォトレジスト４７を塗布し、さらに第１の
フォトマスク４８を用いて任意な箇所のフォトレジスト
を感光させた場合における断面図である。
にアルミニウム層４６を半導体装置前面に蒸着し、その
上にポジ型フォトレジスト４７を塗布し、さらに第１の
フォトマスク４８を用いて任意な箇所のフォトレジスト
を感光させた場合における断面図である。
【００１０】次に感光したポジ型フォトレジスト４７を
除去すると共に残ったフォトレジスト４７をベークし硬
化させた後の断面図が図１６（ｂ）である。そして露出
しているアルミニウム層４６部分をりん酸の水溶液でエ
ッチング除去した後の断面図が図１６（ｃ）である。
除去すると共に残ったフォトレジスト４７をベークし硬
化させた後の断面図が図１６（ｂ）である。そして露出
しているアルミニウム層４６部分をりん酸の水溶液でエ
ッチング除去した後の断面図が図１６（ｃ）である。
【００１１】次いで、フォトレジスト４７を前面除去
し、パターンニングされたアルミニウム層４６をマスク
に、任意の箇所へイオン注入技術により不純物を注入し
たのが図１６（ｄ）であり、図１６（ｅ）はイオン注入
された不純物を熱処理により活性化した後の断面図であ
る。
し、パターンニングされたアルミニウム層４６をマスク
に、任意の箇所へイオン注入技術により不純物を注入し
たのが図１６（ｄ）であり、図１６（ｅ）はイオン注入
された不純物を熱処理により活性化した後の断面図であ
る。
【００１２】以上説明した工程を、フォトマスクを第２
のフォトマスク、第３のフォトマスク、第４のフォトマ
スクとそれぞれ換えて同様に行ったのが図１７（ａ）〜
（ｅ）、図１８（ａ）〜（ｅ）、図１９（ａ）〜（ｅ）
であり、図１７（ａ）〜（ｅ）はフォトマスク２、４９
を用いてＮ−ｃｈＭＯＳ型トランジスタのＮ+ 拡散層３
３を、形成する製造工程断面図であり、図１８（ａ）〜
（ｅ）はフォトマスク３、５０を用いてＮ−ｃｈＭＯＳ
型トランジスタ部の高濃度不純物Ｐ+ 拡散層４５を形成
する製造工程断面図であり、図１７（ａ）〜（ｅ）はフ
ォトマスク４、５１を用いてＰ−ｃｈＭＯＳ型トランジ
スタのＰ+ 拡散層３４を形成する製造工程断面図であ
る。
のフォトマスク、第３のフォトマスク、第４のフォトマ
スクとそれぞれ換えて同様に行ったのが図１７（ａ）〜
（ｅ）、図１８（ａ）〜（ｅ）、図１９（ａ）〜（ｅ）
であり、図１７（ａ）〜（ｅ）はフォトマスク２、４９
を用いてＮ−ｃｈＭＯＳ型トランジスタのＮ+ 拡散層３
３を、形成する製造工程断面図であり、図１８（ａ）〜
（ｅ）はフォトマスク３、５０を用いてＮ−ｃｈＭＯＳ
型トランジスタ部の高濃度不純物Ｐ+ 拡散層４５を形成
する製造工程断面図であり、図１７（ａ）〜（ｅ）はフ
ォトマスク４、５１を用いてＰ−ｃｈＭＯＳ型トランジ
スタのＰ+ 拡散層３４を形成する製造工程断面図であ
る。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＭＯＳ型半導体装置の入出力保護回路部不純物
拡散層の形成には、フォトマスクを４種類も必要とし、
しかも、高濃度不純物Ｎ+ 拡散層と高濃度不純物Ｐ+ 拡
散層とを形成するのに用いられるフォトマスクは、入出
力保護回路部だけに不純物を注入するために使われるフ
ォトマスクであり、このことは、半導体装置の製造コス
トの上昇という課題を惹起する。
た従来のＭＯＳ型半導体装置の入出力保護回路部不純物
拡散層の形成には、フォトマスクを４種類も必要とし、
しかも、高濃度不純物Ｎ+ 拡散層と高濃度不純物Ｐ+ 拡
散層とを形成するのに用いられるフォトマスクは、入出
力保護回路部だけに不純物を注入するために使われるフ
ォトマスクであり、このことは、半導体装置の製造コス
トの上昇という課題を惹起する。
【００１４】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明に目的は、従来の技術に内在
する上記課題を解決することを可能とした半導体装置の
新規な製造方法を提供することにある。
ものであり、従って本発明に目的は、従来の技術に内在
する上記課題を解決することを可能とした半導体装置の
新規な製造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る半導体装置の製造方法は、半導体装置
のある任意箇所へ不純物を注入する場合に用いるフォト
マスクパターンの形状を、その不純物が注入される面積
より小さな面積のパターンの集合で形成し、そのフォト
マスクを１回以上用いて半導体装置の任意箇所へ不純物
を注入する工程を備えて構成される。
に、本発明に係る半導体装置の製造方法は、半導体装置
のある任意箇所へ不純物を注入する場合に用いるフォト
マスクパターンの形状を、その不純物が注入される面積
より小さな面積のパターンの集合で形成し、そのフォト
マスクを１回以上用いて半導体装置の任意箇所へ不純物
を注入する工程を備えて構成される。
【００１６】
【実施例】次に本発明をその好ましい一実施例について
図面を参照しながら具体的に説明する。
図面を参照しながら具体的に説明する。
【００１７】本発明の実施例を説明する前に先ず本発明
の原理について解説する。
の原理について解説する。
【００１８】半導体装置の任意の箇所へ不純物拡散層を
形成する場合には、イオン注入技術と、イオン注入のマ
スク層となるアルミニウム層を設けることが必要であ
る。そして、イオン注入を行う箇所のアルミニウム層を
エッチング除去するために、りん酸の水溶液による等方
性エッチングが行われる。しかしながら、このりん酸の
水溶液は、粘度が高く、アルミニウムのエッチング時に
多数の気泡を発生する。
形成する場合には、イオン注入技術と、イオン注入のマ
スク層となるアルミニウム層を設けることが必要であ
る。そして、イオン注入を行う箇所のアルミニウム層を
エッチング除去するために、りん酸の水溶液による等方
性エッチングが行われる。しかしながら、このりん酸の
水溶液は、粘度が高く、アルミニウムのエッチング時に
多数の気泡を発生する。
【００１９】よって、アルミニウムをエッチング除去す
るパターン面積が小さいと、エッチング時に発生する気
泡がアルミニウムの表面に付着し、アルミニウムのエッ
チングが進行しない。そこで、本発明では、不純物拡散
層の形成時に使用するフォトマスクのパターンの一部
に、上述したようなアルミニウムがエッチングされない
小さなパターンを含むようにした。
るパターン面積が小さいと、エッチング時に発生する気
泡がアルミニウムの表面に付着し、アルミニウムのエッ
チングが進行しない。そこで、本発明では、不純物拡散
層の形成時に使用するフォトマスクのパターンの一部
に、上述したようなアルミニウムがエッチングされない
小さなパターンを含むようにした。
【００２０】以下、本発明をＭＯＳ型半導体装置に用い
られる入出力保護回路について、図１〜図９を参照しな
がら説明する。
られる入出力保護回路について、図１〜図９を参照しな
がら説明する。
【００２１】図１は本発明に係る入出力保護回路の一実
施例を示すデバイス断面図であり、その電気的等価回路
が図２である。動作及び断面構造については叙上の従来
技術と同じであるので、ここでの説明は省略する。
施例を示すデバイス断面図であり、その電気的等価回路
が図２である。動作及び断面構造については叙上の従来
技術と同じであるので、ここでの説明は省略する。
【００２２】次に、図１における不純物拡散層の形成方
法について説明する。図３〜図６は不純物注入時に使用
されるフォトマスクの使用順番ごとに示した入出力保護
回路の平面図である。
法について説明する。図３〜図６は不純物注入時に使用
されるフォトマスクの使用順番ごとに示した入出力保護
回路の平面図である。
【００２３】図３は、第１のフォトマスク１６、１６′
を用いて、高濃度不純物Ｎ+ 拡散層９を形成する場合で
ある。図７（ａ）〜（ｅ）は第１のフォトマスク１６部
の製造工程断面図であり、図８（ａ）〜（ｅ）は第１の
フォトマスク１６′部の製造工程断面図である。
を用いて、高濃度不純物Ｎ+ 拡散層９を形成する場合で
ある。図７（ａ）〜（ｅ）は第１のフォトマスク１６部
の製造工程断面図であり、図８（ａ）〜（ｅ）は第１の
フォトマスク１６′部の製造工程断面図である。
【００２４】図７（ａ）〜（ｅ）を参照するに、図７
（ａ）はアルミニウム層１４を半導体装置全面に蒸着
し、その上にポジ型フォトレジスト１５を塗布し、さら
に第１のフォトマスク１６を用いて任意な箇所のフォト
レジストを感光させた断面図である。
（ａ）はアルミニウム層１４を半導体装置全面に蒸着
し、その上にポジ型フォトレジスト１５を塗布し、さら
に第１のフォトマスク１６を用いて任意な箇所のフォト
レジストを感光させた断面図である。
【００２５】次に、感光したポジ型フォトレジスト１５
を除去し、残ったフォトレジスト１５をベークして硬化
させた後の断面図が図７（ｂ）である。そして、露出し
ているアルミニウム層１４部分をりん酸の水溶液でエッ
チング除去した後の断面図が図７（ｃ）である。
を除去し、残ったフォトレジスト１５をベークして硬化
させた後の断面図が図７（ｂ）である。そして、露出し
ているアルミニウム層１４部分をりん酸の水溶液でエッ
チング除去した後の断面図が図７（ｃ）である。
【００２６】また、第１のフォトマスク１６′部につい
ては、第１のフォトマスク１６部と同様にフォトレジス
ト１５を感光させた後の断面図を図８（ａ）に、感光し
たフォトレジスト１５を除去した後の断面図を図８
（ｂ）にそれぞれ示す。次に露出しているアルミニウム
層１４部をりん酸の水溶液でエッチングした後の断面図
が、図８（ｃ）である。しかし図８（ｃ）では、アルミ
ニウム層１４がエッチング除去されていない。これは、
フォトレジスト１５′により、アルミニウム層１４のエ
ッチング箇所が数μｍの寸法間隔ｘで区切られているこ
とで、エッチングが進行しないためである。
ては、第１のフォトマスク１６部と同様にフォトレジス
ト１５を感光させた後の断面図を図８（ａ）に、感光し
たフォトレジスト１５を除去した後の断面図を図８
（ｂ）にそれぞれ示す。次に露出しているアルミニウム
層１４部をりん酸の水溶液でエッチングした後の断面図
が、図８（ｃ）である。しかし図８（ｃ）では、アルミ
ニウム層１４がエッチング除去されていない。これは、
フォトレジスト１５′により、アルミニウム層１４のエ
ッチング箇所が数μｍの寸法間隔ｘで区切られているこ
とで、エッチングが進行しないためである。
【００２７】つまり、以上説明した製造工程では、アル
ミニウム層１４がエッチング除去される箇所が、第１の
フォトマスク１、１６部だけであるために、第１のフォ
トマスクを用いて、高濃度不純物Ｎ+ 拡散層９だけを形
成することができる。
ミニウム層１４がエッチング除去される箇所が、第１の
フォトマスク１、１６部だけであるために、第１のフォ
トマスクを用いて、高濃度不純物Ｎ+ 拡散層９だけを形
成することができる。
【００２８】次に図６において第１のフォトマスク１
６、１６′を用いて、Ｐ+ 拡散層４を形成する場合につ
いて説明する。
６、１６′を用いて、Ｐ+ 拡散層４を形成する場合につ
いて説明する。
【００２９】図９（ａ）〜（ｅ）は、第１のフォトマス
ク１６′部の製造工程断面図である。図９（ａ）は、ア
ルミニウム層１４を半導体装置全面に蒸着し、その上に
ポジ型フォトレジスト１５を塗布し、さらに第１のフォ
トマスク１６′を用いて任意の箇所のフォトレジストを
感光させた断面図である。そしてこの時、照射する紫外
線光は、前述した図７（ａ）、図８（ａ）で照射する紫
外線光より波長が長く、しかも、露光時間を長くするこ
とで第１のフォトマスク１６′の下部のポジ型フォトレ
ジスト１５′も感光させる。
ク１６′部の製造工程断面図である。図９（ａ）は、ア
ルミニウム層１４を半導体装置全面に蒸着し、その上に
ポジ型フォトレジスト１５を塗布し、さらに第１のフォ
トマスク１６′を用いて任意の箇所のフォトレジストを
感光させた断面図である。そしてこの時、照射する紫外
線光は、前述した図７（ａ）、図８（ａ）で照射する紫
外線光より波長が長く、しかも、露光時間を長くするこ
とで第１のフォトマスク１６′の下部のポジ型フォトレ
ジスト１５′も感光させる。
【００３０】図９（ｂ）に感光したポジ型フォトレジス
ト１５を除去した後の断面を示す。
ト１５を除去した後の断面を示す。
【００３１】次に露出しているアルミニウム層１４をり
ん酸の水溶液でエッチング除去した後の断面図が図９
（ｃ）である。
ん酸の水溶液でエッチング除去した後の断面図が図９
（ｃ）である。
【００３２】次にフォトレジスト１４を全面除去し、パ
ターンニングされたアルミニウム層１４をマスクに任意
の箇所へイオン注入技術により不純物を注入したのが図
９（ｄ）である。この時図６の第１のフォトマスクの１
６部及び１６′部それぞれに不純物が注入される。そし
て図９（ｅ）はイオン注入された不純物を熱処理により
活性化した後の断面図である。以上説明したように、第
１のフォトマスク１６、１６′を用い、さらにポジ型フ
ォトレジスト１５の露光条件を変えることで、一種類の
マスクで高濃度不純物Ｎ+ 拡散層９とＰ+ 拡散層４とを
形成することができる。
ターンニングされたアルミニウム層１４をマスクに任意
の箇所へイオン注入技術により不純物を注入したのが図
９（ｄ）である。この時図６の第１のフォトマスクの１
６部及び１６′部それぞれに不純物が注入される。そし
て図９（ｅ）はイオン注入された不純物を熱処理により
活性化した後の断面図である。以上説明したように、第
１のフォトマスク１６、１６′を用い、さらにポジ型フ
ォトレジスト１５の露光条件を変えることで、一種類の
マスクで高濃度不純物Ｎ+ 拡散層９とＰ+ 拡散層４とを
形成することができる。
【００３３】以下同様に、図４と図５に示したフォトマ
スク２、１７、１７′を用いて高濃度不純物Ｐ+ 拡散層
８とＮ+ 拡散層３とを形成できることは容易に類推でき
る。
スク２、１７、１７′を用いて高濃度不純物Ｐ+ 拡散層
８とＮ+ 拡散層３とを形成できることは容易に類推でき
る。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
半導体装置のある任意箇所へ不純物を注入する場合に用
いられるフォトマスクパターンの形状を、その不純物が
注入される面積より小さな面積のパターンの集合で形成
し、さらにそのフォトマスクを１回以上用いて半導体装
置の任意箇所へ不純物を注入するという製造方法を用い
ているために、半導体装置へ不純物注入時に用いるフォ
トマスクの種類を減らすことができ、半導体装置の製造
コストの低減が計れるという効果が得られる。
半導体装置のある任意箇所へ不純物を注入する場合に用
いられるフォトマスクパターンの形状を、その不純物が
注入される面積より小さな面積のパターンの集合で形成
し、さらにそのフォトマスクを１回以上用いて半導体装
置の任意箇所へ不純物を注入するという製造方法を用い
ているために、半導体装置へ不純物注入時に用いるフォ
トマスクの種類を減らすことができ、半導体装置の製造
コストの低減が計れるという効果が得られる。
【図１】本発明に係るＭＯＳ型半導体装置に用いられる
入出力保護回路のデバイス断面図である。
入出力保護回路のデバイス断面図である。
【図２】図１に示した入出力保護回路の電気的等価回路
である。
である。
【図３】不純物注入時に使用されるフォトマスクごとに
示した入出力保護回路の平面図である。
示した入出力保護回路の平面図である。
【図４】不純物注入時に使用されるフォトマスクごとに
示した入出力保護回路の平面図である。
示した入出力保護回路の平面図である。
【図５】不純物注入時に使用されるフォトマスクごとに
示した入出力保護回路の平面図である。
示した入出力保護回路の平面図である。
【図６】不純物注入時に使用されるフォトマスクごとに
示した入出力保護回路の平面図である。
示した入出力保護回路の平面図である。
【図７】（ａ）〜（ｅ）は本発明の一実施例を示す製造
工程断面図である。
工程断面図である。
【図８】（ａ）〜（ｅ）は本発明の一実施例を示す製造
工程断面図である。
工程断面図である。
【図９】（ａ）〜（ｅ）は本発明の一実施例を示す製造
工程断面図である。
工程断面図である。
【図１０】従来のＭＯＳ型半導体装置に用いられる入出
力保護回路のデバイス断面図である。
力保護回路のデバイス断面図である。
【図１１】図１０に示した回路の電気的等価回路であ
る。
る。
【図１２】不純物注入時に使用されるフォトマスクごと
に示した従来における入出力保護回路の平面図である。
に示した従来における入出力保護回路の平面図である。
【図１３】不純物注入時に使用されるフォトマスクごと
に示した従来における入出力保護回路の平面図である。
に示した従来における入出力保護回路の平面図である。
【図１４】不純物注入時に使用されるフォトマスクごと
に示した従来における入出力保護回路の平面図である。
に示した従来における入出力保護回路の平面図である。
【図１５】不純物注入時に使用されるフォトマスクごと
に示した従来における入出力保護回路の平面図である。
に示した従来における入出力保護回路の平面図である。
【図１６】（ａ）〜（ｅ）は従来技術による製造工程断
面図である。
面図である。
【図１７】（ａ）〜（ｅ）は従来技術による製造工程断
面図である。
面図である。
【図１８】（ａ）〜（ｅ）は従来技術による製造工程断
面図である。
面図である。
【図１９】（ａ）〜（ｅ）は従来技術による製造工程断
面図である。
面図である。
１…Ｐ型シリコン基板 ２…フィールド酸化膜 ３…Ｎ+ 拡散層 ４…Ｐ+ 拡散層 ５…ゲート電極 ６…Ｎウェル ７…ボンディングパッド ８…高濃度不純物Ｐ+ 拡散層 ９…高濃度不純物Ｎ+ 拡散層 １０…電源ＶＤＤ １１…ＧＮＤ １２…Ｐ−ｃｈＭＯＳトランジスタ（Ｔｒｐ） １３…Ｎ−ｃｈＭＯＳトランジスタ（Ｔｒｎ） １４…アルミニウム層 １５、１５′…ポジ型フォトレジスト １６、１６′…第１のフォトマスク １７、１７′…第２のフォトマスク ３１…Ｐ型シリコン基板 ３２…フィールド酸化膜 ３３…Ｎ+ 拡散層 ３４…Ｐ+ 拡散層 ３５…ゲート電極 ３６…Ｎウェル ３７…ボンディングパッド ４０…電源ＶＤＤ ４１…ＧＮＤ ４２…Ｐ−ｃｈＭＯＳトランジスタ（Ｔｒｐ） ４３…Ｎ−ｃｈＭＯＳトランジスタ（Ｔｒｎ） ４４…高濃度不純物Ｎ+ 拡散層 ４５…高濃度不純物Ｐ+ 拡散層 ４６…アルミニウム層 ４７…ポジ型フォトレジスト ４８…第１のフォトマスク ４９…第２のフォトマスク ５０…第３のフォトマスク ５１…第４のフォトマスク
Claims (1)
- 【請求項１】 半導体装置の任意箇所へ不純物を注入す
る場合に用いられるフォトマスクのパターン形状におい
て、不純物注入を行うある箇所のフォトマスクパターン
の形状がその不純物注入がされる面積より小さな面積の
パターンの集合で形成されて、そのフォトマスクを１回
以上用いて半導体装置の任意箇所へ不純物注入を行うこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20271492A JPH0653158A (ja) | 1992-07-29 | 1992-07-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20271492A JPH0653158A (ja) | 1992-07-29 | 1992-07-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653158A true JPH0653158A (ja) | 1994-02-25 |
Family
ID=16461943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20271492A Pending JPH0653158A (ja) | 1992-07-29 | 1992-07-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332180A (ja) * | 2005-05-24 | 2006-12-07 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
-
1992
- 1992-07-29 JP JP20271492A patent/JPH0653158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006332180A (ja) * | 2005-05-24 | 2006-12-07 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018223A (ko) | 반도체 집적 회로의 제조 방법 | |
| JP3261435B2 (ja) | 周辺回路内にトランジスタを形成する方法 | |
| JPH0653158A (ja) | 半導体装置の製造方法 | |
| JPH11111855A (ja) | フォトマスク及び半導体装置の製造方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| JPS62194676A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100540332B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| KR950012908B1 (ko) | 반도체 불순물 영역 형성방법 | |
| JPS59130434A (ja) | 半導体装置 | |
| KR960026570A (ko) | 고집적 반도체 소자 제조방법 | |
| KR100937650B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR950005475B1 (ko) | 저도핑 드레인구조를 가진 금속산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조방법 | |
| KR100328812B1 (ko) | 이온 주입방법 | |
| JPH0943853A (ja) | パターン形成方法 | |
| US20040209196A1 (en) | [microlithographic process] | |
| KR100236073B1 (ko) | 반도체 소자의 제조방법 | |
| KR960026753A (ko) | 트윈(twin) 웰 제조방법 | |
| JPH01235368A (ja) | 半導体装置の製造方法 | |
| KR970053882A (ko) | 공정을 단순화한 바이 씨모스(BiCMOS) 트랜지스터의 제조방법 | |
| JPS6057632A (ja) | 半導体装置の製造方法 | |
| KR960026554A (ko) | 반도체소자 제조방법 | |
| KR940001442A (ko) | 반도체소자 제조방법 | |
| JPS63153862A (ja) | 半導体装置の製造方法 |