KR950012908B1 - 반도체 불순물 영역 형성방법 - Google Patents
반도체 불순물 영역 형성방법 Download PDFInfo
- Publication number
- KR950012908B1 KR950012908B1 KR1019930006600A KR930006600A KR950012908B1 KR 950012908 B1 KR950012908 B1 KR 950012908B1 KR 1019930006600 A KR1019930006600 A KR 1019930006600A KR 930006600 A KR930006600 A KR 930006600A KR 950012908 B1 KR950012908 B1 KR 950012908B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist layer
- negative photoresist
- conductivity type
- forming
- positive photoresist
- Prior art date
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
내용 없음.
Description
제 1 도 : 종래의 반도체 불순물 영역 형성 방법을 설명하기 위한 도면
제 2 도 : 본 발명의 반도체 불순물 영역 형성 방법을 설명하기 위한 도면
본 발명은 반도체 불순물 영역 형성 방법에 관한 것으로서, 특히 반도체의 도전형(n 또는 p타입)이 다른 두 종류의 불순물 영역을 마스킹 상 서로 역상(REVERSE TONE)관계에 있는 영역에 이온 주입으로 형성하고자 할때의 포토 마스킹 작업을 단순화하여 원가절감 및 제조기간 단축을 기할 수 있게 한 것이다.
반도체의 도전형이 다른 두 종류의 불순물을 주입하기 위하여 마스킹 공정을 실시할때, 예를 들면 먼저 제 1 도전형 영역을 형성하고 제 2 도전형 영역은 제 1 도전형 영역을 정의한 마스크와는 서로 역상인 마스크(REVERSE TONE MASK)를 사용하여 제 1 도전형 영역옆에 제 2 도전형 영역을 형성할때, 종래의 기술에서는 제 1 도에서 보인 순서와 같이, 웨이퍼(10) 상에 포토레지스터(11)를 도포하고(열처리까지 하여) 제 1 마스크를 사용하여 노광 및 현상한 다음 제 1 도전형 이온(예로서 P타입이면 B+이온)을 주입하여 제 1 도전형 영역(12)을 형성한다(제 1 도의 (a)).
다음에는 포토레지스트(11)를 제거하고, 다시 포토레지스트(13)를 웨이퍼 전면에 도포한 후 제 1 마스크와는 역상인 제 2 마스크를 사용하여 노광 및 현상공정을 실시하여 제 2 도전형 이온(예로서 N타입이면 As++이온)을 주입하여 제 2 도전형 영역(14)을 형성한다(제 1 도의 (b)).
그후에는 제 1 도의 (c)에 도시된 바와 같이, 포토레지스트(13)를 제거하고 소정의 공정을 진행한다.
이러한 다른 두 종류의 불순물을 주입하기 위하여 마스킹 공정을 실시할때, 종래의 기술에서는 동일한 프로세서가 두번 반복됨으로 인해 시간적 손실이 크며, 마스크도 역상(REVERSE TONE)의 마스크가 필요하게 된다.
본 발명은 반도체 제조공정에서 서로 다른 제 1 및 제 2 도전형 영역을 서로 인접되게 형성하는 방법으로서, (1) 웨이퍼상에 네가티브 포토레지스터층을 소정 두께로 형성하고, 그 위에 포지티브 포토레지스트 층을 역시 소정 두께로 형성하는 단계, (2) 제 1 도전영역을 정의할 마스크를 사용하여 노광하고 상기 포지티브 포토레지스트 층을 현상한 다음 제 1 도전형 이온을 네가티브 포토레지스트 층을 통과할 정도의 고 에너지로 주입하여, 상기 네가티브 포토레지스트 층이 감광되게 하면서 제 1 도전형 영역을 형성하는 단계, (3)상기 포지티브 포토레지스트 층을 제거하고, 상기 네가티브 포토레지스트 층을 현상하여 이온 빔에 의하여 감광된 부분만 남게 하고, 제 2 도전형 이온을 상기 네가티브 포토레지스트 층의 감광된 부분은 통과하지 못할 정도의 저 에너지로 주입하여, 제 2 도전형 영역을 형성하는 단계를 포함하여 이루어진다.
본 발명은 실시예는 먼저, 제 2 도에 도시된 바와 같이, 웨이퍼(10) 상에 네가티브 포토레지스터층(21)를 두께 5000Å 이하로 형성하고, 그위에 포지티브 포토레지스트 층(23)를 두께 10,000Å 이상되게 형성한다.
다음에 제 2 도의 (b)에 도시된 바와 같이, 제 1 도전형 영역을 정의할 제 1마스크를 사용하여 노광하고 포지티브 포토레지스트 층(23)을 현상한 마음 제 1 도전형 이온(예로서 P타입이면 B+이온)을 네가티브 포토레지스트 층(21)을 통과할 정도의 고 에너지로 주입하여 제 1 도전형 영역(25)을 형성한다. 이때 고 에너지의 이온 빔을 초점을 맞추어서 광선과 같이 주사하며, 이 빔에 의하여 네가티브 포토레지스트 층(21)이 감광되게 한다.
그후, 제 2 도의 (c)에 도시된 바와 같이, 포지티브 포토레지스트 층(23)를 제거하고 네가티브 포토레지스트 층(21)을 현상하여 이온 빔에 의하여 감광된 부분(21-1)만 남게 한다. 그리고 나서 제 2 도전형 이온(예로서 N타입이면 As++이온)을 저 에너지로 주입하여 제 2 도전형 영역(27)을 형성한다. 이때 주입되는 이온이 네가티브 포토레지스트 층(21)의 감광된 부분(21-1)은 통과하지 못할 정도의 저 에너지로 주입한다.
그후에는 제 2 도의 (d)에 도시된 바와 같이, 포토레지스트 층(21-1)를 제거하고 소정의 다음 공정들을 진행한다.
이상 설명한 바와 같은 본 발명의 방법에 의하면 한번의 포토레지스트 노광공정과 하나의 포토마스크를 생략할 수 있고 공정실행 소요시간도 줄일 수 있는 이점이 있다.
Claims (2)
- 반도체 제조공정에서 서로 다른 제 1 및 제 2 도전형 영역을 서로 인접되게 형성하는 방법에 있어서, (1) 웨이퍼상에 네가티브 포토레지스터 층(21)을 소정 두께로 형성하고, 그 위에 포지티브 포토레지스트 층(23)을 소정 두께로 형성하는 단계, (2) 제 1 도전형 영역을 정의할 마스크를 사용하여 노광하고 상기 포지티브 포토레지스트 층(23)을 현상한 다음 제 1 도전형 이온을 네가티브 포토레지스트 층(21)을 통과할 정도의 고 에너지로 주입하여, 상기 네가티브 포토레지스트 층(21)이 감광되게 하면서 제 1 도전형 영역(25)을 형성하는 단계, (3) 상기 포지티브 포토레지스트 층(23)을 제거하고, 상기 네가티브 포토레지스트 층(21)을 현상하여 이온 빔에 의하여 감광된 부분(21-1)만 남게 하고, 제 2 도전형 이온을 상기 네가티브 포토레지스트 층(21)의 감광된 부분(21-1)은 통과하지 못할 정도의 저 에너지로 주입하여, 제 2 도전형 영역(27)을 형성하는 단계를 포함하여 이루어지는 반도체 불순물 영역 형성 방법.
- 제 1 항에 있어서, 상기 네가티브 포토레지스터 층(21)은 5000Å 이하의 두께로 형성하고, 상기 포지티브 포토레지스트 층(23)은 10,000Å 이상의 두께로 형성하는 것이 특징인 반도체 불순물 영역 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006600A KR950012908B1 (ko) | 1993-04-20 | 1993-04-20 | 반도체 불순물 영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006600A KR950012908B1 (ko) | 1993-04-20 | 1993-04-20 | 반도체 불순물 영역 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950012908B1 true KR950012908B1 (ko) | 1995-10-23 |
Family
ID=19354187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930006600A KR950012908B1 (ko) | 1993-04-20 | 1993-04-20 | 반도체 불순물 영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950012908B1 (ko) |
-
1993
- 1993-04-20 KR KR1019930006600A patent/KR950012908B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472280B2 (en) | Method for forming a spacer for semiconductor manufacture | |
| JPH0659436A (ja) | ３又はそれ以上の位相シフトを有する位相シフトリソグラフィマスクの自己整合作製法 | |
| KR970018223A (ko) | 반도체 집적 회로의 제조 방법 | |
| KR950012908B1 (ko) | 반도체 불순물 영역 형성방법 | |
| JP2001297997A (ja) | 半導体装置の製造方法 | |
| JPH11111855A (ja) | フォトマスク及び半導体装置の製造方法 | |
| US5186788A (en) | Fine pattern forming method | |
| US3817750A (en) | Method of producing a semiconductor device | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| KR100290902B1 (ko) | 반도체소자의 웰 형성방법 | |
| KR960000228B1 (ko) | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 | |
| KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR960002691A (ko) | 반도체소자 및 그 제조방법 | |
| JPH02206160A (ja) | 半導体装置の製造方法 | |
| KR100277573B1 (ko) | 미세패턴형성방법 | |
| KR0166794B1 (ko) | 그레이디드 접합 형성방법 | |
| KR100228775B1 (ko) | 반도체소자의 제조방법 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
| JPH0936011A (ja) | パターン形成方法 | |
| KR970053882A (ko) | 공정을 단순화한 바이 씨모스(BiCMOS) 트랜지스터의 제조방법 | |
| JPH029164A (ja) | パターン形成方法および半導体装置の製造方法 | |
| JPH09204036A (ja) | 位相シフトマスクの製造方法 | |
| JPS62194676A (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |