TWI546892B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI546892B
TWI546892B TW103146026A TW103146026A TWI546892B TW I546892 B TWI546892 B TW I546892B TW 103146026 A TW103146026 A TW 103146026A TW 103146026 A TW103146026 A TW 103146026A TW I546892 B TWI546892 B TW I546892B
Authority
TW
Taiwan
Prior art keywords
fin
proximal
distal
height
region
Prior art date
Application number
TW103146026A
Other languages
English (en)
Other versions
TW201543612A (zh
Inventor
吳以雯
王美勻
王憲程
劉仕文
徐曉秋
林欣穎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201543612A publication Critical patent/TW201543612A/zh
Application granted granted Critical
Publication of TWI546892B publication Critical patent/TWI546892B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置及其形成方法
本發明實施例係有關於半導體裝置及其形成方法，且特別是有關於淺溝槽隔離(shallow trench isolation：STI)區域中氧化物的形成方法。
於半導體裝置中，當對裝置的閘極施用充足的電壓或偏壓(bias)時，電流流經源極區域和汲極區域之間的通道區域。當電流流經通道區域時，裝置一般被視為處於“開啟(on)”狀態，而當電流未流經通道區域時，裝置一般被視為處於“關閉(off)”狀態。
根據一實施例，提供一種半導體裝置，包括：一第一主動區域鄰近(adjacent)一淺溝槽隔離(shallow trench isolation；STI)區域的一第一側，第一主動區域包括：一第一近端(proximal)鰭片鄰近淺溝槽隔離(STI)區域並具有一第一近端鰭片高度；以及一第一遠端(distal)鰭片鄰近第一近端鰭片並具有一第一遠端鰭片高度，第一近端鰭片高度小於第一遠端鰭片高度，第一近端鰭片設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間。
根據另一實施例，提供一種半導體裝置的形成方 法，包括：形成一第一主動區域，包括：形成一初始第一近端(proximal)鰭片；形成具有一第一遠端鰭片高度的一第一遠端(distal)鰭片；降低初始第一近端鰭片之一初始第一近端鰭片高度以形成具有一第一近端鰭片高度的一第一近端鰭片，第一近端鰭片高度小於第一遠端鰭片高度；以及形成一淺溝槽隔離(shallow trench isolation；STI)區域鄰近(proximate)第一近端鰭片，而使得第一近端鰭片鄰近淺溝槽隔離(STI)區域的一第一側，並設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間。
又根據另一實施例，提供一種半導體裝置，包括：一第一主動區域鄰近(adjacent)一淺溝槽隔離(shallow trench isolation；STI)區域的一第一側，第一主動區域包括：一第一近端(proximal)鰭片鄰近淺溝槽隔離(STI)區域並具有一第一近端鰭片高度；以及一第一遠端(distal)鰭片鄰近第一近端鰭片並具有一第一遠端鰭片高度，第一近端鰭片高度小於第一遠端鰭片高度，第一近端鰭片設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間；以及一第二主動區域鄰近淺溝槽隔離(STI)區域的一第二側，第二主動區域包括：一第二近端(proximal)鰭片鄰近淺溝槽隔離(STI)區域並具有一第二近端鰭片高度；以及一第二遠端(distal)鰭片鄰近第二近端鰭片並具有一第二遠端鰭片高度，該第二近端鰭片高度小於第二遠端鰭片高度，第二近端鰭片設置於淺溝槽隔離(STI)區域和第二遠端鰭片之間。
為讓上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
100‧‧‧方法
102、104、106‧‧‧步驟
200‧‧‧半導體裝置
202‧‧‧基板
204‧‧‧墊片氧化物
205‧‧‧第一主動區域
206‧‧‧氮化層
207‧‧‧第二主動區域
208‧‧‧氧化層
209‧‧‧淺溝槽隔離(STI)區域
214‧‧‧磊晶(Epi)帽
216‧‧‧金屬連接
218‧‧‧第一開口
220‧‧‧第一開口寬度
222‧‧‧第一開口高度
224‧‧‧第一遠端鰭片高度
225‧‧‧第二遠端鰭片高度
226‧‧‧第一近端鰭片高度
227‧‧‧第二近端鰭片高度
228‧‧‧第一氧化物高度
230‧‧‧氧化物
231‧‧‧淺溝槽隔離(STI)
232‧‧‧介電質
234‧‧‧閘極
236‧‧‧硬罩幕
238‧‧‧金屬接觸
240‧‧‧蝕刻停止層
241、242、244、246、248‧‧‧線
250、250c、250f‧‧‧間隔
252‧‧‧第一近端鰭片
253‧‧‧第二近端鰭片
254‧‧‧第一遠端鰭片
255‧‧‧第二遠端鰭片
256、257‧‧‧第一側
258、259‧‧‧第二側
260‧‧‧初始第一近端鰭片
261‧‧‧初始第二近端鰭片
262‧‧‧初始第一遠端鰭片
263‧‧‧初始第二遠端鰭片
266‧‧‧初始第一近端鰭片高度
267‧‧‧初始第二近端鰭片高度
270‧‧‧初始第二中心鰭片
271‧‧‧第二中心鰭片
272‧‧‧初始第一中心鰭片
273‧‧‧第一中心鰭片
274‧‧‧初始第一遠端鰭片高度
276‧‧‧初始第二遠端鰭片高度
278‧‧‧初始鰭片
280‧‧‧溝槽
281‧‧‧第一距離
288‧‧‧第三開口
第1圖為根據一些實施例顯示一半導體裝置的形成方法的流程圖。
第2圖為根據一些實施例顯示一半導體裝置。
第3圖為根據一些實施例顯示一半導體裝置。
第4圖為根據一些實施例顯示一半導體裝置。
第5圖為根據一些實施例顯示一半導體裝置。
第6圖為根據一些實施例顯示一半導體裝置。
第7圖為根據一些實施例顯示一半導體裝置。
第8圖為根據一些實施例顯示一半導體裝置。
第9圖為根據一些實施例顯示一半導體裝置。
第10圖為根據一些實施例顯示一半導體裝置。
第11圖為根據一些實施例顯示一半導體裝置。
第12圖為根據一些實施例顯示一半導體裝置。
第13圖為根據一些實施例顯示一半導體裝置。
第14圖為根據一些實施例顯示一半導體裝置。
第15圖為根據一些實施例顯示一半導體裝置。
第16圖為根據一些實施例顯示一半導體裝置。
第17圖為根據一些實施例顯示一半導體裝置。
第18圖為根據一些實施例顯示一半導體裝置。
第19圖為根據一些實施例顯示一半導體裝置。
第20圖為根據一些實施例顯示一半導體裝置。
第21圖為根據一些實施例顯示一半導體裝置。
所請求保護的專利標的現在配合圖式描述，其中相似的參考數字一般用來代表相似的元件。在以下的描述中，為達到解釋的目的，闡述數個特定的細節以提供對所請求保護的專利標的之理解。然而，顯而易見的，沒有這些特定的細節，所請求保護的專利標的可被實施。在其他情況下，以方框圖的形式顯示結構和裝置以利描述所請求保護的專利標的。
根據一些實施例，一半導體裝置包括一第一主動區域鄰近(adjacent)一淺溝槽隔離(shallow trench isolation；STI)區域的第一側，及一第二主動區域鄰近淺溝槽隔離(STI)區域的第二側。根據一些實施例，第一主動區域包括一第一近端(proximal)鰭片鄰近淺溝槽隔離(STI)區域並具有一第一近端鰭片高度，以及一第一遠端(distal)鰭片鄰近第一近端鰭片並具有一第一遠端鰭片高度，第一遠端鰭片高度大於第一近端鰭片高度。在一些實施例中，第一近端鰭片設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間。根據一些實施例，第二主動區域包括一第二近端(proximal)鰭片鄰近淺溝槽隔離(STI)區域並具有一第二近端鰭片高度，以及一第二遠端(distal)鰭片鄰近第二近端鰭片並具有一第二遠端鰭片高度。在一些實施例中，第二近端鰭片設置於淺溝槽隔離(STI)區域和第二遠端鰭片之間。在一些實施例中，第二遠端鰭片高度大於第二近端鰭片高度。在一些實施例中，第二近端鰭片設置於淺溝槽隔離(STI)區域和第二遠端鰭片之間。
根據一些實施例，此處提供的半導體裝置對於形 成淺溝槽隔離(STI)區域中的氧化物是有用的，此氧化物具有一氧化物體積大到足以減緩相鄰主動區域之間耦合(coupling)的單一延遲，並透過增加主動區域與連接主動區域之上的閘極的金屬接觸之間的距離，以增加半導體裝置的製程窗口。在一些實施例中，金屬接觸被連接至淺溝槽隔離(STI)區域中的閘極。在一些實施例中，閘極位於第一主動區域、淺溝槽隔離(STI)區域及第二主動區域之上，並與第一主動區域的磊晶(Epi)層和第二主動區域的磊晶(Epi)層接觸。在一些實施例中，淺溝槽隔離(STI)區域包括一氧化物，其具有與第一近端鰭片高度成反比的一氧化物體積。在一些實施例中，具有第一遠端鰭片高度之第一近端鰭片，所對應之上述淺溝槽隔離區域包括之氧化物具有一第二氧化物體積，而具有第一近端鰭片高度之第一近端鰭片，所對應之上述淺溝槽隔離區域包括之氧化物的體積，介於第二氧化物體積的約1.1至約1.5倍大。在一些實施例中，氧化物具有一氧化物高度，其大致上(substantially)等於第一近端鰭片高度與第一遠端鰭片高度之間的差異。在一些實施例中，磊晶(Epi)層位於第一近端鰭片、第一遠端鰭片、第二近端鰭片、及第二遠端鰭片之上。
根據一些實施例，形成一半導體裝置包括形成一第一主動區域鄰近一淺溝槽隔離(STI)區域的第一側，及一第二主動區域鄰近淺溝槽隔離(STI)區域的第二側，及形成淺溝槽隔離(STI)區域。
在一些實施例中，形成一第一主動區域包括形成具有初始第一近端鰭片高度的初始第一近端鰭片及具有初始 第一遠端鰭片高度的初始第一遠端鰭片。在一些實施例中，形成第一主動區域包括降低初始第一近端鰭片高度以形成一第一近端鰭片，及降低初始第一遠端鰭片高度以形成一第一遠端鰭片，第一近端鰭片高度小於第一遠端鰭片高度。在一些實施例中，形成第二主動區域包括形成具有初始第二近端鰭片高度的初始第二近端鰭片及具有初始第二遠端鰭片高度的初始第二遠端鰭片。在一些實施例中，形成第二主動區域包括降低初始第二近端鰭片高度以形成一第二近端鰭片，及降低初始第二遠端鰭片高度以形成一第二遠端鰭片，第二近端鰭片高度小於第二遠端鰭片高度。在一些實施例中，淺溝槽隔離(STI)區域形成於鄰近(proximate)第一近端鰭片，而使得第一近端鰭片鄰近淺溝槽隔離(STI)區域的第一側並設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間。在一些實施例中，淺溝槽隔離(STI)區域包括一氧化物，其具有與第一近端鰭片高度成反比的一氧化物體積，而使得氧化物體積隨著第一近端鰭片高度降低而增加。
第1圖顯示一半導體裝置200的形成方法100，且第2~21圖顯示各個製程階段中的半導體裝置。如第13圖所示，半導體裝置包括具有第一近端鰭片高度226的一第一近端鰭片252，鄰近具有第一遠端鰭片高度224的一第一遠端鰭片254，第一近端鰭片高度226小於第一遠端鰭片高度224。第一近端鰭片252鄰近淺溝槽隔離(STI)區域209，而使得第一近端鰭片252設置於第一遠端鰭片254和淺溝槽隔離(STI)區域209之間。根據一些實施例，主動區域205包括第一近端鰭片252和第一遠端鰭片254。
第2圖根據一些實施例顯示半導體裝置200的概述或俯視圖，其中第18、19、20、21圖中顯示的介電質232、硬罩幕236及蝕刻停止層240並未顯示於第2圖中，所以才能在第2圖中看到介電質232、硬罩幕236及蝕刻停止層240之下的特徵。第3~21圖顯示第2圖的各種剖面圖。於第2圖中，繪製五條線246、241、242、244及248以顯示其他圖式所示的剖面圖。根據一些實施例，第一線246切穿一金屬連接216，其中金屬連接216被形成以連接第一主動區域205至第二主動區域207。第3~14和18圖是在各個製程階段中沿著第一線246取得之半導體裝置200的剖面圖。根據一些實施例，第二線248切穿閘極234及金屬接觸238，其中閘極234形成於第一主動區域205、淺溝槽隔離(STI)區域209及第二主動區域207之上。第14~17圖是在各個製程階段沿著第二線248取得之半導體裝置200的剖面圖。根據一些實施例，第三線241切穿淺溝槽隔離(STI)區域209、金屬連接216、鄰近金屬連接216的第一側257的淺溝槽隔離(STI)231、鄰近金屬連接216的第二側259的淺溝槽隔離(STI)231、及位於閘極234之上的金處接觸238。第19圖是在製程後期階段沿著第三線241取得之半導體裝置200的剖面圖。根據一些實施例，第四線242切穿第一近端鰭片252。第20圖是在製程後期階段沿著第四線242取得之半導體裝置200的剖面圖。根據一些實施例，第五線244切穿第一遠端鰭片254。第21圖是在製程後期階段沿著第五線244取得之半導體裝置200的剖面圖。
於步驟102形成初始第一近端鰭片260、初始第二 近端鰭片261、初始第一遠端鰭片262及初始第二遠端鰭片263，如第6圖所示。第3圖中，墊片氧化物204形成於基板202之上。在一些實施例中，基板202包括至少一氧化矽或氮化矽。根據一些實施例，基板202包括至少一磊晶層、絕緣體上覆矽(silicn-on-insulator；SOI)結構、晶圓、或由晶圓所形成的晶片。在一些實施例中，基板202具有一厚度介於約50nm至約500nm。在一些實施例中，墊片氧化物204包括一氧化物。在一些實施例中，墊片氧化物204為被生長(grown)或沉積(deposited)的至少之一。在一些實施例中，墊片氧化物204具有一厚度介於約2.5nm至約15nm。在一些實施例中，氮化層206形成於墊片氧化物204之上。在一些實施例中，氮化層206包括至少一矽化物或氮化物。在一些實施例中，氮化層206被生長或沉積。在一些實施例中，氮化層206具有一厚度介於約2.5nm至約15nm。在一些實施例中，氧化層208形成於氮化層206之上。在一些實施例中，氧化層208包括一氧化物。在一些實施例中，氧化層208為被沉積或生長的至少之一。在一些實施例中，氧化層208具有一厚度介於約2.5nm至約15nm。在一些實施例中，間隔(spacers)250形成於氧化層208之上，如第4圖所示。在一些實施例中，間隔250做為一罩幕，而使得氧化層208、氮化層206、墊片氧化物204及基板202被蝕刻成鰭片(fins)。在一些實施例中，間隔250包括至少一氧化物或氮化物。在一些實施例中，間隔250具有一寬度介於約0.5nm至約15nm。在一些實施例中，在鰭片形成前移除第三間隔250c和第七間隔250f，例如透過蝕刻，如第5圖所示。在一些實施例中，初始鰭片278是形成自氧 化層208、氮化層206、墊片氧化物204及基板202，例如透過蝕刻，如第6圖所示。在一些實施例中，初始鰭片278被氮化物封頂(capped)，像是氮化矽(未顯示)，而使得氮化矽具有一厚度約2.5nm至約7.5nm。在一些實施例中，形成初始第一遠端鰭片262、初始第一近端鰭片260、初始第一中心鰭片272、初始第二中心鰭片270、初始第二近端鰭片261及初始第二遠端鰭片263，例如透過蝕刻。在一些實施例中，間隔250在初始鰭片278形成後被移除。在一些實施例中，初始第一遠端鰭片262具有一初始第一遠端鰭片高度274，而初始第二遠端鰭片263具有一初始第二遠端鰭片高度276。在一些實施例中，第一遠端鰭片高度274和初始第二遠端鰭片高度276大致上(substantially)相同。在一些實施例中，第一遠端鰭片高度274和初始第二遠端鰭片高度276具有一高度介於約25nm至約90nm之間。在一些實施例中，第一遠端鰭片高度274和初始第二遠端鰭片高度276為不同的高度。在一些實施例中，初始第一近端鰭片260具有一初始第一近端鰭片高度266，而初始第二近端鰭片261具有一初始第二近端鰭片高度267。在一些實施例中，初始第一近端鰭片高度266和初始第二近端鰭片高度267大致上(substantially)相同。在一些實施例中，初始第一近端鰭片高度266和初始第二近端鰭片高度267具有一高度介於約25nm至約65nm之間。在一些實施例中，初始第一近端鰭片高度266和初始第二近端鰭片高度267為不同的高度。
於步驟104，降低初始第一近端鰭片260的初始第一近端鰭片高度266，例如透過蝕刻，以形成具有第一近端鰭 片高度226的第一近端鰭片252，如第7圖所示。在一些實施例中，降低初始第二近端鰭片高度267，例如透過蝕刻，以形成具有第二近端鰭片高度227的第二近端鰭片253。在一些實施例中，當形成第一近端鰭片252和第二近端鰭片253時，罩幕層(未顯示)形成於初始第一遠端鰭片262和初始第二遠端鰭片263之上。在一些實施例中，第一近端鰭片高度226和第二近端鰭片高度227介於5nm至約45nm之間。在一些實施例中，初始第一中心鰭片272具有一初始第一中心鰭片高度，而初始第二中心鰭片270具有一初始第二中心鰭片高度，初始第一中心鰭片高度和初始第二中心鰭片高度大致上等於初始第一近端鰭片高度266。在一些實施例中，降低初始第一中心鰭片高度和初始第二中心鰭片高度，例如透過蝕刻，以形成第一中心鰭片273和第二中心鰭片271，而使得第一中心鰭片273具有一第一中心鰭片高度，而第二中心鰭片271具有一第二中心鰭片高度。在一些實施例中，第一中心鰭片高度和第二中心鰭片高度大致上等於第一近端鰭片高度226。在一些實施例中，降低初始第一遠端鰭片262的初始第一遠端鰭片高度274，例如透過蝕刻，以形成具有第一遠端鰭片高度224的第一遠端鰭片254，如第8圖所示。在一些實施例中，降低初始第二遠端鰭片263的初始第二遠端鰭片高度276，例如透過蝕刻，以形成具有第二遠端鰭片高度225的第二遠端鰭片255。在一些實施例中，當形成第一遠端鰭片254和第二遠端鰭片255時，罩幕層(未顯示)被形成於第一近端鰭片252、第一中心鰭片273、第二中心鰭片271、及第二近端鰭片253之上。在一些實施例中，透過移除墊片氧化 物204、氮化層206、氧化層208、及氮化矽帽(SiN cap)(未顯示)以降低初始第一遠端鰭片高度274和初始第二遠端鰭片高度276。在一些實施例中，第一遠端鰭片高度224和第二遠端鰭片高度225大致上(substantially)相同。在一些實施例中，第一遠端鰭片高度224介於約15nm至約60nm之間。
於步驟106，淺溝槽隔離(STI)區域209形成於鄰近(proximate)第一近端鰭片252和第二近端鰭片253，而使得第一近端鰭片252鄰近淺溝槽隔離(STI)區域209的第一側256並設置於淺溝槽隔離(STI)區域209和第一遠端鰭片254之間，而一第二近端鰭片253鄰近淺溝槽隔離(STI)區域209的第二側258並設置於淺溝槽隔離(STI)區域209與第二遠端鰭片255之間，如第12圖所示。第9圖中，移除第一中心鰭片273和第二中心鰭片271，例如透過蝕刻，且一溝槽280，例如透過蝕刻，形成於第一近端鰭片252和第二近端鰭片253之間。在一些實施例中，磊晶帽(Epi cap)214形成於第一遠端鰭片254、第一近端鰭片252、第二近端鰭片253及第二遠端鰭片255之上，如第10圖所示。在一些實施例中，生長磊晶帽214。在一些實施例中，磊晶帽214包括至少一矽化物、氮化物、或氧化物。在一些實施例中，第一主動區域205包括第一近端鰭片252和第一遠端鰭片254。在一些實施例中，第二主動區域207包括第二近端鰭片253和第二遠端鰭片255。在一些實施例中，第一主動區域205包括至少一源極或汲極。在一些實施例中，第二主動區域207包括至少一源極或汲極。在一些實施例中，金屬連接216形成於第一遠端鰭片254、第一近端鰭片252、第二近端鰭片253及第二遠端鰭片 255之上，如第11圖所示。在一些實施例中，淺溝槽隔離(STI)231，如第19圖所示，形成鄰近於金屬連接216的第一側257且鄰近溝槽280中金屬連接216的第二側259，其中257的箭頭在基板202前面(in front of)，且259的箭頭在基板202後面(behind)。在一些實施例中，如第10圖所示，淺溝槽隔離(STI)231在金屬連接216形成之前形成於溝槽280中，而使得金屬接觸與溝槽280中的淺溝槽隔離(STI)231(未顯示)接觸，而不與基板202接觸。在一些實施例中，金屬連接216包括一導電材料，如至少一金屬或多晶矽。在一些實施例中，金屬連接216的形成包括沉積。在一些實施例中，金屬連接216電性連接第一主動區域205至第二主動區域207。在一些實施例中，金屬連接216連接第一汲極至第二汲極。在一些實施例中，金屬連接216連接第一源極至第二源極。在一些實施例中，第一開口218形成於金屬連接216中，例如透過蝕刻，如第12圖所示。在一些實施例中，第一開口218具有一第一開口寬度220介於約20nm至約150nm之間。在一些實施例中，第一開口218具有一第一開口高度222介於約20nm至約70nm之間。在一些實施例中，第一開口為自第一近端鰭片252的第一距離281和自第二近端鰭片253的第一距離。在一些實施例中，氧化物230形成於第一開口218中，如第13圖所示。在一些實施例中，氧化物230透過以介電材料像是氧化矽(SiO2)填充第一開口218而形成。在一些實施例中，氧化物230的形成包括介電材料的沉積。在一些實施例中，淺溝槽隔離(STI)區域209包括氧化物230。在一些實施例中，氧化物230具有一第一氧化物高度228介於約20nm至約70nm之 間。在一些實施例中，第一氧化物高度228大致上(substantially)等於第一近端鰭片高度226和第一遠端鰭片高度224之間的差異。在一些實施例中，第一氧化物高度228與第一近端鰭片高度226和第一遠端鰭片高度224之間的差異不同。在一些實施例中，氧化物230具有與第一近端鰭片高度226成反比的一氧化物230體積。在一些實施例中，第一近端鰭片252和氧化物230之間的第一距離281維持不變(constant)，而使得氧化物的氧化物體積隨著第一近端鰭片高度227增加而降低。在一些實施例中，氧化物體積介於氧化物之一第二氧化物體積的約1.1至約1.5倍大，其中第二氧化物體積對應於具有第一遠端鰭片高度224之第一近端鰭片252。在一些實施例中，介電質232例如透過沉積形成於氧化物230和金屬連接216之上。在一些實施例中，介電質232包括具有介質(medium)或低介電常數的一標準介電材料，像是SiO2。
第14圖顯示第2圖第二線248的剖面圖，其中第二線248切穿閘極234。根據一些實施例，半導體裝置200是利用方法100所形成，而使得在160中，閘極234在淺溝槽隔離(STI)區域209形成後形成。在一些實施例中，第二開口284例如透過蝕刻形成於氧化物230之上並位於金屬連接216中。在一些實施例中，形成第二開口284以曝露於第一遠端鰭片254、第一近端鰭片252、第二近端鰭片253及第二遠端鰭片255之上的磊晶帽214。在一些實施例中，閘極234形成於第二開口284中，而使得閘極234電性連接至位於第一遠端鰭片254、第一近端鰭片252、第二近端鰭片253及第二遠端鰭片255之上的磊晶帽214， 如第15圖所示。在一些實施例中，閘極234包括與磊晶帽214接觸之一高介電常數材料層。在一些實施例中，高介電常數材料包括至少一氮化物或氧化物。在一些實施例中，閘極234包括一導電材料像是金屬，例如透過沉積形成於高介電常數材料之上。在一些實施例中，硬罩幕236例如透過沉積形成於閘極234之上。在一些實施例中，硬罩幕236包括一氧化物。在一些實施例中，一蝕刻停止層240形成於硬罩幕236之上，如第16圖所示。在一些實施例中，蝕刻停止層240包括至少一矽化物、氮化物、或氧化物。在一些實施例中，第三開口288形成穿過(through)蝕刻停止層240和淺溝槽隔離(STI)區域209中的硬罩幕236。在一些實施例中，第三開口288曝露閘極234的一部份。在一些實施例中，金屬接觸238形成於第三開口288中，而使得金屬接觸238電性連接至閘極234，如第17圖所示。在一些實施例中，金屬接觸238包括一導電材料，像是金屬。在一些實施例中，金屬接觸238的形成包括沉積。
根據一些實施例，第18圖顯示沿著第2圖第一線246取得的剖面圖，其中第一線246切穿金屬連接216並顯示出模體(phantom)中的閘極234、硬罩幕236及金屬接觸238。根據一些實施例，第19圖顯示沿著第2圖第三線241取得的剖面圖，其中第三線241切穿淺溝槽隔離(STI)區域209。在一些實施例中，金屬連接216與基板202接觸，且至少一部分位於淺溝槽隔離(STI)區域209中。在一些實施例中，金屬連接216與溝槽280(未顯示)中的淺溝槽隔離(STI)231接觸，而使得淺溝槽隔離(STI)231位於溝槽280中的基板202之上。根據一些實施例，第 20圖顯示沿著第2圖第四線242取得的剖面圖，其中第四線242切穿第一近端鰭片252和閘極234。在一些實施例中，金屬連接216與磊晶帽214接觸，其中磊晶帽214位於第一主動區域205中並包括至少一源極或汲極。在一些實施例中，金屬連接216與磊晶帽214接觸，其中磊晶帽214位於第二主動區域207中並包括至少一源極或汲極。在一些實施例中，金屬連接216與第一主動區域中的磊晶帽214和第二主動區域207中的磊晶帽214接觸，而使得金屬連接216連接至少一第一主動區域205的源極至第二主動區域207的源極、第一主動區域205的汲極至第二主動區域207的汲極、或第一主動區域205的源極至第二主動區域207的汲極。根據一些實施例，第21圖顯示沿著第2圖第五線244取得的剖面圖，其中第五線244切穿第一遠端鰭片254和閘極234。在第20圖和第21圖中，第一近端鰭片252和第一遠端鰭片254的高度差異明顯。
根據一些實施例，一種半導體裝置包括一第一主動區域鄰近一淺溝槽隔離(STI)區域的一第一側。在一些實施例中，第一主動區域包括一第一近端(proximal)鰭片鄰近淺溝槽隔離(STI)區域並具有一第一近端鰭片高度，以及一第一遠端(distal)鰭片鄰近第一近端鰭片並具有一第一遠端鰭片高度。在一些實施例中，第一近端鰭片高度小於第一遠端鰭片高度。在一些實施例中，第一近端鰭片設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間。
根據一些實施例，一種半導體裝置的形成方法包括形成一第一主動區域及形成一淺溝槽隔離(STI)區域鄰近該 主動區域。在一些實施例中，形成一第一主動區域包括形成一初始第一近端鰭片、形成具有一第一遠端鰭片高度的一第一遠端鰭片、及降低初始第一近端鰭片的初始第一近端鰭片高度以形成具有第一近端鰭片高度的一第一近端鰭片。在一些實施例中，第一近端鰭片高度小於第一遠端鰭片高度。在一些實施例中，形成淺溝槽隔離(STI)區域鄰近第一近端鰭片，而使得第一近端鰭片鄰近淺溝槽隔離(STI)區域的第一側並設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間。
根據一些實施例，一種半導體裝置包括一第一主動區域鄰近一淺溝槽隔離(STI)區域的第一側，一第二主動區域鄰近淺溝槽隔離(STI)區域的第二側。在一些實施例中，第一主動區域包括一第一近端鰭片鄰近淺溝槽隔離(STI)區域並具有一第一近端鰭片高度，以及一第一遠端鰭片鄰近第一近端鰭片並具有一第一遠端鰭片高度。在一些實施例中，第一近端鰭片高度小於第一遠端鰭片高度。在一些實施例中，第一近端鰭片設置於淺溝槽隔離(STI)區域和第一遠端鰭片之間。在一些實施例中，第二主動區域包括一第二近端鰭片鄰近淺溝槽隔離(STI)區域並具有一第二近端鰭片高度，以及一第二遠端鰭片鄰近第二近端鰭片並具有一第二遠端鰭片高度。在一些實施例中，第二近端鰭片高度小於第二遠端鰭片高度。在一些實施例中，第二近端鰭片設置於淺溝槽隔離(STI)區域和第二遠端鰭片之間。
雖然專利標的以特定的結構特徵或方法動作描述，應理解的是，附加的所請專利標的不限於上述的特定特徵或動作。反而，上述的特定特徵或動作係做為實施至少一些申 請專利範圍的實施例形式。
此處提供各種實施例的操作。所描述的一些或全部的操作順序不應被視為暗示這些操作一定是按照順序。可理解替代的順序具有此敘述的好處。此外，可了解的是，並非所有的操作在此處提供的每一個實施例中都是必要的。且，可了解的是，在一些實施例中，並非所有的操作都是必要的。
可理解的是，此處所描述的層、特徵、元件等以相對於彼此的特定尺寸顯示，像是結構尺寸或方位，例如，在一些實施中，為了簡化及易於了解的目的，其實際尺寸大致上不同於此處所示。此外，此處所提及的各種用以形成層特徵、元件等的技術，像是蝕刻技術、植入(implanting)技術、摻雜(doping)技術、旋塗(spin-on)技術、濺鍍(sputtering)技術，像是熱生長或是沉積技術例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、電漿增強化學氣相沉積(PECVD)、或原子層沉積(ALD)。
此外，此處使用“實施例(exemplary)”代表做為一實例(example)、例子(instance)、例證(illustration)等，且不一定為優選的。在本發明實施例中使用“或(or)”是為了代表包容性的“或”而不是排他性的“或”。此外，除非特別說明，否則本發明實施例中使用的“一(a)”或“一(an)”以及附加的申請專利範圍被視為代表“一或多個”，或者內文已清楚指示為單數形式。還有，至少一A及B及/或其類似一般代表A或B或A和B兩者。此外，在“包括(includes)”、“具有(having)”、“具有(has)”、“具有(with)”、或其變化被使用的範圍中，這樣的用語被用來代表與 用語“包括(comprising)”類似的包容性。還有，除非特別說明，“第一”、“第二”或類似的用語並非用來暗示時間概念、空間概念、順序等。反而，這些用詞僅用以做為特徵、元件、項目等的辨識符號、名稱等。例如，第一元件和第二元件一般對應至元件A和元件B或兩個不同或兩個雷同的(identical)元件或相同的元件。
還有，雖然本發明已以一或多個實施例顯示或描述，其他所屬技術領域中具有通常知識者可基於閱讀或了解本說明書及所附的圖式進行相當的替代或修飾。本發明實施例包括所有這類的修飾及替代且僅受限於以下申請專利範圍。特別考慮到上述元件(例如：元件、資源等)所表現的各種功能，除非特別說明，描述這種元件的用語是用來對應至表現所述元件的特定功能的任何元件(例如：功能相當)，即使在結構上並未相當於所述結構。此外，雖本發明實施例的特定元件已以數個實施例之一揭露，當受預期或對任何給定或特定的發明有利時，這種特徵可與其他實施例的一或多個其他特徵結合。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體裝置
202‧‧‧基板
205‧‧‧第一主動區域
207‧‧‧第二主動區域
209‧‧‧淺溝槽隔離(STI)區域
214‧‧‧磊晶帽
216‧‧‧金屬連接
224‧‧‧第一遠端鰭片高度
225‧‧‧第二遠端鰭片高度
226‧‧‧第一近端鰭片高度
227‧‧‧第二近端鰭片高度
228‧‧‧第一氧化物高度
230‧‧‧氧化物
234‧‧‧閘極
236‧‧‧硬罩幕
238‧‧‧金屬接觸
240‧‧‧蝕刻停止層
252‧‧‧第一近端鰭片
253‧‧‧第二近端鰭片
254‧‧‧第一遠端鰭片
255‧‧‧第二遠端鰭片
256、257‧‧‧第一側
258、259‧‧‧第二側
281‧‧‧第一距離

Claims (10)

  1. 一種半導體裝置，包括：一第一主動區域鄰近(adjacent)一淺溝槽隔離(shallow trench isolation；STI)區域的一第一側，該第一主動區域包括：一第一近端(proximal)鰭片鄰近該淺溝槽隔離(STI)區域並具有一第一近端鰭片高度，其中該第一近端鰭片為一基板的一第一突出部分；以及一第一遠端(distal)鰭片鄰近該第一近端鰭片並具有一第一遠端鰭片高度，其中該第一遠端鰭片為該基板的一第二突出部分，且該第一近端鰭片高度小於該第一遠端鰭片高度，該第一近端鰭片設置於該淺溝槽隔離(STI)區域和該第一遠端鰭片之間。
  2. 如申請專利範圍第1項所述之半導體裝置，包括：一第二主動區域鄰近該淺溝槽隔離(STI)區域的一第二側，該第二主動區域包括：一第二近端(proximal)鰭片鄰近該淺溝槽隔離(STI)區域並具有一第二近端鰭片高度，其中該第二近端鰭片為該基板的一第三突出部分；以及一第二遠端(distal)鰭片鄰近該第二近端鰭片並具有一第二遠端鰭片高度，其中該第二遠端鰭片為該基板的一第四突出部分，且該第二近端鰭片高度小於該第二遠端鰭片高度，該第二近端鰭片設置於該淺溝槽隔離(STI)區域與該第二遠端鰭片之間，包括一金屬連接，接觸該第一遠端鰭片、 第一近端鰭片、第二近端鰭片及第二遠端鰭片；一氧化物，設置於該淺溝槽隔離區域中及該金屬連接之一部分上，包括一磊晶(Epi)層，位於該第一近端鰭片、該第一遠端鰭片、該第二近端鰭片及該第二遠端鰭片之上。
  3. 如申請專利範圍第2項所述之半導體裝置，該氧化物具有一氧化物高度，該氧化物高度大致上(substantially)等於該第一近端鰭片高度與該第一遠端鰭片高度之間的一差異。
  4. 如申請專利範圍第1項所述之半導體裝置，包括一介電質，位於該淺溝槽隔離(STI)區域之上。
  5. 如申請專利範圍第1項所述之半導體裝置，該淺溝槽隔離(STI)區域包括一氧化物，其具有與該第一近端鰭片高度成反比的一氧化物體積，該氧化物體積介於該氧化物之一第二氧化物體積的約1.1至約1.5倍大，其中該氧化物之該第二氧化物體積對應於具有該第一遠端鰭片高度之該第一近端鰭片，包括一閘極，位於該第一主動區域、該淺溝槽隔離(STI)區域及該第二主動區域之上，該閘極與該磊晶(Epi)層接觸。
  6. 一種半導體裝置的形成方法，包括：形成一第一主動區域，包括：形成一初始第一近端(proximal)鰭片，其中該初始第一近端鰭片包括一基板的一第一突出部分；形成具有一第一遠端鰭片高度的一第一遠端(distal)鰭片，其中該第一遠端鰭片包括該基板的一第二突出部分；降低該初始第一近端鰭片之一初始第一近端鰭片高度以形成具有一第一近端鰭片高度的一第一近端鰭片，該第一近 端鰭片高度小於該第一遠端鰭片高度；以及形成一淺溝槽隔離(shallow trench isolation；STI)區域鄰近(proximate)該第一近端鰭片，而使得該第一近端鰭片鄰近該淺溝槽隔離(STI)區域的一第一側，並設置於該淺溝槽隔離(STI)區域和該第一遠端鰭片之間。
  7. 如申請專利範圍第6項所述之方法，包括：形成一第二主動區域，包括：形成一初始第二近端鰭片鄰近該淺溝槽隔離(STI)區域的一第二側，其中該初始第二近端鰭片包括該基板的一第三突出部分；形成具有一第二遠端鰭片高度的一第二遠端鰭片，其中該第二遠端鰭片包括該基板的一第四突出部分；以及降低該初始第二近端鰭片之一初始第二近端鰭片高度以形成一第二近端鰭片。
  8. 如申請專利範圍第6項所述之方法，包括該淺溝槽隔離(STI)區域中具有一氧化物高度的一氧化物，該氧化物高度大致上(substantially)等於該第一近端鰭片高度與該第一遠端鰭片高度之間的一差異。
  9. 如申請專利範圍第7項所述之方法，包括形成一介電質於該溝槽隔離(STI)區域之上，包括形成一磊晶(Epi)層於該第一近端鰭片、該第一遠端鰭片、該第二近端鰭片及該第二遠端鰭片之上，包括形成一閘極於該第一主動區域、該淺溝槽隔離(STI)區域及該第二主動區域之上之上，該閘極與該磊晶(Epi)層接觸。
  10. 一種半導體裝置，包括：一第一主動區域鄰近(adjacent)一淺溝槽隔離(STI)區域的一第一側，該第一主動區域包括：一第一近端(proximal)鰭片鄰近該淺溝槽隔離(STI)區域並具有一第一近端鰭片高度，其中該第一近端鰭片為一基板的一第一突出部分；以及一第一遠端(distal)鰭片鄰近該第一近端鰭片並具有一第一遠端鰭片高度，其中該第一遠端鰭片為該基板的一第二突出部分，且該第一近端鰭片高度小於該第一遠端鰭片高度，該第一近端鰭片設置於該淺溝槽隔離(STI)區域和該第一遠端鰭片之間；以及一第二主動區域鄰近該淺溝槽隔離(STI)區域的一第二側，該第二主動區域包括：一第二近端(proximal)鰭片鄰近該淺溝槽隔離(STI)區域並具有一第二近端鰭片高度，其中該第二近端鰭片為該基板的一第三突出部分；以及一第二遠端(distal)鰭片鄰近該第二近端鰭片並具有一第二遠端鰭片高度，其中該第二遠端鰭片為該基板的一第四突出部分，且該第二近端鰭片高度小於該第二遠端鰭片高度，該第二近端鰭片設置於該淺溝槽隔離(STI)區域和該第二遠端鰭片之間。
TW103146026A 2014-01-06 2014-12-29 半導體裝置及其形成方法 TWI546892B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/147,851 US9318488B2 (en) 2014-01-06 2014-01-06 Semiconductor device and formation thereof

Publications (2)

Publication Number Publication Date
TW201543612A TW201543612A (zh) 2015-11-16
TWI546892B true TWI546892B (zh) 2016-08-21

Family

ID=53443228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146026A TWI546892B (zh) 2014-01-06 2014-12-29 半導體裝置及其形成方法

Country Status (3)

Country Link
US (2) US9318488B2 (zh)
DE (1) DE102014118986B4 (zh)
TW (1) TWI546892B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515184B2 (en) * 2013-09-12 2016-12-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with multiple-height fins and substrate trenches
KR102326090B1 (ko) 2015-10-16 2021-11-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
US10297555B2 (en) 2016-07-29 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins
US10355110B2 (en) * 2016-08-02 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of forming same
US10818556B2 (en) * 2018-12-17 2020-10-27 United Microelectronics Corp. Method for forming a semiconductor structure
CN111834222A (zh) * 2019-04-15 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
US6395623B1 (en) 1998-08-27 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening to a conductive line and methods of forming substrate active area source/drain regions
US6559055B2 (en) * 2000-08-15 2003-05-06 Mosel Vitelic, Inc. Dummy structures that protect circuit elements during polishing
US6909147B2 (en) 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
KR100620217B1 (ko) 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 비휘발성 메모리 소자의 제조 방법
KR100577565B1 (ko) * 2004-02-23 2006-05-08 삼성전자주식회사 핀 전계효과 트랜지스터의 제조방법
KR100990599B1 (ko) * 2008-05-30 2010-10-29 주식회사 하이닉스반도체 반도체 장치의 제조 방법 및 그에 따라 제조된 반도체 장치
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8759904B2 (en) 2011-08-24 2014-06-24 GlobalFoundries, Inc. Electronic device having plural FIN-FETs with different FIN heights and planar FETs on the same substrate
US8625334B2 (en) 2011-12-16 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US8846490B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9299843B2 (en) * 2013-11-13 2016-03-29 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
US9209178B2 (en) * 2013-11-25 2015-12-08 International Business Machines Corporation finFET isolation by selective cyclic etch

Also Published As

Publication number Publication date
US9449886B2 (en) 2016-09-20
US20160233131A1 (en) 2016-08-11
US20150194425A1 (en) 2015-07-09
TW201543612A (zh) 2015-11-16
US9318488B2 (en) 2016-04-19
DE102014118986A1 (de) 2015-07-09
DE102014118986B4 (de) 2021-10-07

Similar Documents

Publication Publication Date Title
TWI546892B (zh) 半導體裝置及其形成方法
US10326021B2 (en) Source/drain profile for FinFeT
US9590085B2 (en) Method and structure for III-V FinFET
TWI523237B (zh) 具有源極－汲極側壁間隔物並降低高度的鰭式場效電晶體
TWI597846B (zh) 半導體裝置及其製造方法
TWI450341B (zh) 具有自校準的外延源極和汲極之多閘極半導體裝置
US10192746B1 (en) STI inner spacer to mitigate SDB loading
CN104241135B (zh) 在硅化物形成之前在触点蚀刻之后添加的电介质衬里
US8455859B2 (en) Strained structure of semiconductor device
US9099338B2 (en) Method of forming high K metal gate
US9472654B2 (en) Forming low parasitic trim gate last MOSFET
WO2014008696A1 (zh) 半导体器件制造方法
US9520484B2 (en) Method for forming semiconductor nanowire transistors
CN105814688B (zh) 在嵌入式外延刻面上形成硅化物和接触
US10510614B2 (en) Semiconductor arrangement and formation thereof
JP2006516176A (ja) 水平拡散ｍｏｓトランジスタ（ｌｄｍｏｓ）及びその製造方法
CN106531632B (zh) 堆叠纳米线mos晶体管制作方法
US11488858B2 (en) Methods for forming stacked layers and devices formed thereof
US9620420B2 (en) Semiconductor arrangement and formation thereof
WO2014063380A1 (zh) Mosfet的制造方法
WO2014008691A1 (zh) 半导体器件制造方法
JP2006024940A (ja) 層配置および層配置の製造方法
US20210066470A1 (en) Structure and method for bi-layer self-aligned contact
JP4402953B2 (ja) 半導体装置の製造方法