KR100691487B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100691487B1
KR100691487B1 KR1020040108684A KR20040108684A KR100691487B1 KR 100691487 B1 KR100691487 B1 KR 100691487B1 KR 1020040108684 A KR1020040108684 A KR 1020040108684A KR 20040108684 A KR20040108684 A KR 20040108684A KR 100691487 B1 KR100691487 B1 KR 100691487B1
Authority
KR
South Korea
Prior art keywords
organic material
ion implantation
photoresist
semiconductor device
region
Prior art date
Application number
KR1020040108684A
Other languages
English (en)
Other versions
KR20060070060A (ko
Inventor
이성권
박규동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040108684A priority Critical patent/KR100691487B1/ko
Priority to JP2005298348A priority patent/JP5121131B2/ja
Priority to US11/264,427 priority patent/US7534553B2/en
Publication of KR20060070060A publication Critical patent/KR20060070060A/ko
Application granted granted Critical
Publication of KR100691487B1 publication Critical patent/KR100691487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 이온주입공정시 이온주입마스크로 사용되는 포토 레지스트 내부에 보이드가 발생되는 것을 방지하고, 이를 통해 기판의 비활성영역으로의 도펀트 침투를 차단시켜 소자 불량을 최소화할 수 있는 반도체 소자의 제조방법에 관한 것으로, 이를 위해 본 발명에서는 활성영역과 비활성영역으로 정의되고, 복수의 도전층이 형성된 반도체 기판을 제공하는 단계; 상기 도전층을 포함하는 전체 구조 상부의 단차를 따라 완충막을 형성하는 단계; 상기 완충막 상에 포토 레지스트막보다 유동성이 좋은 유기성 물질을 도포하는 단계; 열처리 공정을 통해 상기 유기성 물질을 상기 도전층 사이로 플로우시켜 상기 도전층 사이를 일부 매립시키는 단계; 상기 유기성 물질을 포함하는 전체 구조 상부에 포토 레지스트막을 도포하는 단계; 노광 및 현상공정을 통해 상기 활성영역이 오픈되는 포토 레지스트 패턴을 형성하는 단계; 상기 포토 레지스트 패턴을 이용한 이온주입공정을 실시하여 상기 반도체 기판의 활성영역에 접합영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
반도체 소자, 이온주입공정, 이온주입마스크, 유기성 물질

Description

반도체 소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 종래기술에 따른 반도체 소자의 제조방법을 통해 제조된 포토 레지스트막 내부에 형성된 보이드를 도시한 도면.
도 2는 웨이퍼 상에 전반적으로 분포하고 있는 포토 레지스트 내부의 보이드를 도시한 도면.
도 3은 이온주입공정에서 이온주입마스크로 사용되는 포토 레지스트의 두께를 도시한 도면
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도.
도 5는 본 발명의 바람직한 실시예를 통해 제조된 웨이퍼 상에 보이드가 감소된 것을 보여주기 위해 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 반도체 기판
11 : 도전층
12 : 완충막
13 : 방지막
14 : 포토 레지스트
14a : 포토 레지스트 패턴
15 : 접합영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 반도체 소자에서 도전층 형성 후 접합영역 형성공정시 사용되는 이온주입마스크 형성방법에 관한 것이다.
반도체 소자에서는 게이트 전극과 같은 도전층을 형성한 후 소자의 활성영역과 비활성영역을 구분하기 위하여 일련의 이온주입공정이 실시되는데, 이러한 이온주입공정시 패턴 감소에 의한 종횡비가 증대되는 경우 도 1에 도시된 바와 같이 도포된 포토 레지스트 내부에 빈 공간, 즉 보이드(void)(원형참조)가 발생한다. 이러한 보이드는 도 2에 도시된 바와 같이 불량 분석도구를 통해 확인된다.
이처럼 포토 레지스트 내부에 보이드가 발생되는 경우 이온주입공정시 사용되는 도펀트(dopant)가 보이드를 통해 반도체 기판의 비활성영역으로 쉽게 침투하여 소자의 불량을 유발시키게 된다. 이러한 도펀트 침투에 의한 소자의 불량을 방지하기 위해서는 도 3에 도시된 바와 같이 포토 레지스트를 내부에 보이드없이 적 어도 2000Å의 두께를 확보하여야만 한다. 특히, 최근에는 반도체 소자의 고집적화가 가속화되어 감에 따라 셀 영역에서의 종횡비가 증대되어 특정 영역에 대해 선택적인 이온주입공정시 포토 레지스트의 내부에 보이드가 빈번하게 발생되고, 이로 인해 소자의 불량 현상이 두드러지게 나타나고 있어 이에 대한 대응책이 시급한 실정이다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 반도체 소자의 이온주입공정시 이온주입마스크로 사용되는 포토 레지스트 내부에 보이드가 발생되는 것을 방지하고, 이를 통해 기판의 비활성영역으로의 도펀트 침투를 차단시켜 소자 불량을 최소화할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 활성영역과 비활성영역으로 정의되고, 복수의 도전층이 형성된 반도체 기판을 제공하는 단계와, 상기 도전층을 포함하는 전체 구조 상부의 단차를 따라 완충막을 형성하는 단계와, 상기 완충막 상에 포토 레지스트막보다 유동성이 좋은 유기성 물질을 도포하는 단계와, 열처리 공정을 통해 상기 유기성 물질을 상기 도전층 사이로 플로우시켜 상기 도전층 사이를 일부 매립시키는 단계와, 상기 유기성 물질을 포함하는 전체 구조 상부 에 포토 레지스트막을 도포하는 단계와, 노광 및 현상공정을 통해 상기 활성영역이 오픈되는 포토 레지스트 패턴을 형성하는 단계와, 상기 포토 레지스트 패턴을 이용한 이온주입공정을 실시하여 상기 반도체 기판의 활성영역에 접합영역을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
실시예
도 4a 내지 도 4e는 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다. 여기서, 설명의 편의를 위해 일례로 도시된 'A'는 이온주입공정을 통해 도펀트가 주입되는 영역이고, 'B'는 도펀트가 주입되지 않는 영역이다.
도 4a에 도시된 바와 같이, 반도체 기판(10) 상에 일련의 제조공정을 통해 도전층(11)을 형성한다. 여기서, 도전층(11)은 DRAM 소자에서 워드라인으로 기능하는 게이트 전극이거나, FLASH 메모리 소자에서는 셀의 게이트 전극일 수 있다. DRAM 소자의 경우에는 게이트 산화막, 폴리 실리콘막, 텅스텐층(또는, 텅스텐 실리사이드층) 및 하드 마스크로 이루어지고, FLASH 메모리 소자의 경우에는 게이트 산화막, 플로팅 게이트, 유전체막, 컨트롤 게이트 및 텅스텐 실리사이드층으로 이루어질 수 있다.
이어서, 도전층(11)을 포함하는 전체 구조 상부를 단차를 따라 산화막 또는 질화막으로 얇게 완충막(12)을 증착한다.
이어서, 도 4b에 도시된 바와 같이, 완충막(12)을 포함하는 전체 구조 상부에 포토 레지스트막보다 유동성이 좋은 유기성 물질을 이용하여 포토 레지스트 보이드 방지막(13)을 도포한다. 이때, 유기성 물질로는 반사막 물질로 이용되는 유기물은 모두 사용할 수 있으며, 포토 레지스트막(14, 도 4c참조)보다 얇게 도포한다. 이 외에도, 레지스트막보다 유동성 좋은 물질은 모두 사용가능하다.
이어서, 열처리 공정을 통해 방지막(13)을 도전층(11) 사이로 플로우시킨다. 이때, 열처리 공정은 100℃ 내지 300℃의 온도 범위 내에서 10초 내지 1000초 동안 실시하여 도전층(11) 사이에 방지막(13)이 200Å 내지 1000Å의 두께로 증착되도록 한다.
이어서, 도전층(11) 사이의 반도체 기판(10) 상을 제외한 불필요한 지역, 예컨대, 도전층(11) 상부와 중첩되는 부위에 증착된 방지막(13)을 O2 또는 N2 플라즈마를 이용하여 제거할 수도 있다.
이어서, 도 4c에 도시된 바와 같이, 방지막(13)을 포함하는 전체 구조 상부에 포토 레지스트막(14)을 도포한다.
이어서, 도 4d에 도시된 바와 같이, 포토 마스크(photo mask)를 이용한 노광 및 현상공정을 실시하여 활성영역이 오픈(open)되는 포토 레지스트 패턴(14a)을 형성한다.
이어서, 포토 레지스트 패턴(14a) 형성공정시 생성된 부산물들과 불필요한 지역에 도포된 유기성 물질(13)을 O2 또는 N2O 플라즈마를 이용하여 제거할 수도 있다.
이어서, 도 4e에 도시된 바와 같이, 포토 레지스트 패턴(14a)을 이용한 이온주입공정을 실시하여 노출되는 반도체 기판(10)의 활성영역에 접합영역(15)을 형성한다.
상술한 바와 같이 본 발명의 바람직한 실시예를 적용하는 경우 도 5에 도시된 바와 같이 도 2에 비해 포토 레지스트 내부에 보이드가 현저히 감소한 것을 알 수 있다. 도 2에 도시된 도면에서 흰 부분은 포토 레지스트 내부에 보이드가 발생한 부위이다. 도 5에서는 도 2에서 나타나는 흰 부위가 거의 없어진 것을 알 수 있다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 반도체 소자의 이온주입공정시 종횡비가 증대되어 이온주입마스크로 사용되는 포토 레지스트막 도포가 취약한 지역에 미리 포토 레지스트보다 유동성이 좋은 유기성 물질을 도포한 후 그 상부에 포토 레지스트를 도포함으로써 포토 레지스트 내부에 보이드가 발생되는 것을 방지하여 기판의 비활성영역으로의 도펀트 침투를 차단시켜 소자 불량을 최소화할 수 있다.

Claims (6)

  1. 활성영역과 비활성영역으로 정의되고, 복수의 도전층이 형성된 반도체 기판을 제공하는 단계;
    상기 도전층을 포함하는 전체 구조 상부의 단차를 따라 완충막을 형성하는 단계;
    상기 완충막 상에 포토 레지스트막보다 유동성이 좋은 유기성 물질을 도포하는 단계;
    열처리 공정을 통해 상기 유기성 물질을 상기 도전층 사이로 플로우시켜 상기 도전층 사이를 일부 매립시키는 단계;
    상기 유기성 물질을 포함하는 전체 구조 상부에 포토 레지스트막을 도포하는 단계;
    노광 및 현상공정을 통해 상기 활성영역이 오픈되는 포토 레지스트 패턴을 형성하는 단계; 및
    상기 포토 레지스트 패턴을 이용한 이온주입공정을 실시하여 상기 반도체 기판의 활성영역에 접합영역을 형성하는 단계;
    를 포함하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 열처리 공정은 100℃ 내지 300℃의 온도 범위 내에서 10초 내지 1000초 동안 실시하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 열처리 공정을 통해 상기 유기성 물질은 상기 도전층 사이에서 200Å 내지 1000Å의 두께로 매립되는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 유기성 물질을 도포한 후 상기 도전층 사이로 노출되는 상기 반도체 기판 상부를 제외한 다른 지역에 도포된 상기 유기성 물질을 O2 또는 N2 플라즈마를 이용하여 제거하는 단계를 더 포함하는 반도체 소자의 제조방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 포토 레지스트 패턴을 형성한 후 생성된 부산물을 O2 또는 N2O 플라즈마를 이용하여 제거하는 단계를 더 포함하는 반도체 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 유기성 물질은 상기 포토 레지스트막보다 얇게 도포하는 반도체 소자의 제조방법.
KR1020040108684A 2004-12-20 2004-12-20 반도체 소자의 제조방법 KR100691487B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040108684A KR100691487B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 제조방법
JP2005298348A JP5121131B2 (ja) 2004-12-20 2005-10-13 半導体素子の製造方法
US11/264,427 US7534553B2 (en) 2004-12-20 2005-10-31 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108684A KR100691487B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060070060A KR20060070060A (ko) 2006-06-23
KR100691487B1 true KR100691487B1 (ko) 2007-03-09

Family

ID=36596308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108684A KR100691487B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 제조방법

Country Status (3)

Country Link
US (1) US7534553B2 (ko)
JP (1) JP5121131B2 (ko)
KR (1) KR100691487B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5181710B2 (ja) * 2008-02-14 2013-04-10 住友電気工業株式会社 半導体装置の製造方法
US8312609B2 (en) * 2008-07-23 2012-11-20 Seagate Technology, Llc Method of manufacturing a patterned media stamper
US20100055346A1 (en) * 2008-09-02 2010-03-04 Seagate Technology Llc PECVD RELEASE LAYER FOR Ni TEMPLATE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250397A (ja) * 1995-03-14 1996-09-27 Matsushita Electron Corp レジスト塗布方法
JPH09232316A (ja) * 1996-02-23 1997-09-05 Taiwan Moshii Denshi Kofun Yugenkoshi 中間金属誘電層平坦化方法
JP2001135591A (ja) 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
KR20020047647A (ko) * 2000-12-13 2002-06-22 박종섭 반도체 소자의 이온주입 방법
KR20040058968A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281618A (ja) * 1989-04-21 1990-11-19 Nec Corp 半導体装置の製造方法
JPH06275508A (ja) * 1993-03-23 1994-09-30 Matsushita Electric Ind Co Ltd レジスト層の形成方法
JPH08316120A (ja) * 1995-05-16 1996-11-29 Matsushita Electron Corp レジスト塗布方法
US5936874A (en) * 1997-06-19 1999-08-10 Micron Technology, Inc. High density semiconductor memory and method of making
KR100319185B1 (ko) 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
KR100281692B1 (ko) * 1998-10-17 2001-03-02 윤종용 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
JP2001007042A (ja) * 1999-06-22 2001-01-12 Sony Corp 半導体装置の製造方法
JP2002116556A (ja) * 2000-10-10 2002-04-19 Sharp Corp 半導体装置の製造方法
JP2002208629A (ja) * 2000-11-09 2002-07-26 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
TWI248159B (en) 2002-01-25 2006-01-21 Nanya Technology Corp Manufacturing method for shallow trench isolation with high aspect ratio
JP2003318126A (ja) * 2002-04-25 2003-11-07 Mitsubishi Electric Corp 半導体装置の製造方法
KR100497610B1 (ko) * 2003-02-14 2005-07-01 삼성전자주식회사 반도체 장치의 절연막 형성방법
US7018928B2 (en) * 2003-09-04 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment method to reduce silicon erosion over HDI silicon regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250397A (ja) * 1995-03-14 1996-09-27 Matsushita Electron Corp レジスト塗布方法
JPH09232316A (ja) * 1996-02-23 1997-09-05 Taiwan Moshii Denshi Kofun Yugenkoshi 中間金属誘電層平坦化方法
JP2001135591A (ja) 1999-11-05 2001-05-18 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
KR20020047647A (ko) * 2000-12-13 2002-06-22 박종섭 반도체 소자의 이온주입 방법
KR20040058968A (ko) * 2002-12-27 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
US20060134560A1 (en) 2006-06-22
JP2006179866A (ja) 2006-07-06
KR20060070060A (ko) 2006-06-23
JP5121131B2 (ja) 2013-01-16
US7534553B2 (en) 2009-05-19

Similar Documents

Publication Publication Date Title
US5998290A (en) Method to protect gate stack material during source/drain reoxidation
JP2002083765A (ja) パターン形成方法
US20030211690A1 (en) Non-volatile memory device with enlarged trapping layer
US20070026612A1 (en) Method of fabricating flash memory device having self-aligned floating gate
KR100919342B1 (ko) 반도체 소자의 제조 방법
US6784483B2 (en) Method for preventing hole and electron movement in NROM devices
KR100691487B1 (ko) 반도체 소자의 제조방법
US6642111B1 (en) Memory device structure and method of fabricating the same
US7651933B2 (en) Method of fabricating semiconductor device
KR100452313B1 (ko) 비휘발성메모리소자및그제조방법
US6069077A (en) UV resist curing as an indirect means to increase SiN corner selectivity on self-aligned contact etching process
US20060228652A1 (en) Method of fabricating flash memory device
KR100763100B1 (ko) 플래쉬 소자의 소오스 라인 형성 방법
US20080318403A1 (en) Method for fabricating semiconductor transistor
KR20050068901A (ko) 비 휘발성 메모리 소자의 제조방법
KR100851917B1 (ko) Ｓｏｎｏｓ 소자의 제조방법
KR100806143B1 (ko) 반도체 소자 제조방법
KR101006509B1 (ko) 반도체 소자의 제조방법
KR960011931B1 (ko) 비휘발성 메모리 장치 제조 방법
KR100402239B1 (ko) 반도체소자의 금속 게이트 형성방법
KR100873018B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
TW533550B (en) A memory device structure and the method of fabricating the same
KR101167205B1 (ko) 반도체 소자의 제조 방법
KR101116341B1 (ko) 반도체 소자 및 그 제조방법
KR20050079571A (ko) 로컬 ｓｏｎｏｓ형 비휘발성 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120127

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee