KR100402239B1 - 반도체소자의 금속 게이트 형성방법 - Google Patents
반도체소자의 금속 게이트 형성방법 Download PDFInfo
- Publication number
- KR100402239B1 KR100402239B1 KR10-2001-0038856A KR20010038856A KR100402239B1 KR 100402239 B1 KR100402239 B1 KR 100402239B1 KR 20010038856 A KR20010038856 A KR 20010038856A KR 100402239 B1 KR100402239 B1 KR 100402239B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- hard mask
- forming
- polysilicon
- layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 title 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000003628 erosive effect Effects 0.000 claims abstract description 6
- 238000004140 cleaning Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 abstract description 5
- 229920000642 polymer Polymers 0.000 abstract description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 게이트 형성용 하드마스크 패터닝을 위한 포토레지스트의 폴리머를 이용하여 게이트 패터닝시 게이트를 구성하는 폴리실리콘의 손상을 방지할 수 있는 반도체소자의 금속 게이트 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 반도체 기판 상에 폴리실리콘막과 저저항 금속층을 차례로 증착하는 단계; 상기 금속층 상에 하드마스크용 물질층을 형성하는 단계; 상기 하드마스크용 물질층 상에 게이트 패턴 형성용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크 물질층을 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴과 상기 하드마스크를 식각마스크로 상기 저저항 금속층을 식각하되, 상기 폴리실리콘막의 일부가 노출되도록 과도식각하여 식각시 발생된 포토레지스트 폴리머가 노출된 상기 폴리실리콘막을 덮어 상기 폴리실리콘막의 침식을 방지하도록 하는 단계; 상기 포토레지스트패턴을 제거하는 단계; 세정공정을 실시하는 단계; 및 상기 하드마스크를 식각마스크로 상기 저저항 금속층을 식각하여 게이트를 형성하는 단계를 포함하는 금속 게이트 형성방법을 제공한다.
Description
본 발명은 반도체소자의 금속 게이트 형성방법에 관한 것으로, 특히 금속 게이트구조에서의 폴리실리콘의 침식현상(encroachment)을 방지하는 방법에 관한 것이다.
반도체소자의 라인 선폭이 감속함에 따라 라인 저항이 증가하게 되고, 이에 따라 저저항의 금속층을 게이트 물질로 채용하고 있다. 게이트를 저저항 금속으로 형성할 경우에는 다층 스택구조가 필요하게 된다. 도1 및 도2에 저저항 금속을 이용하여 게이트를 형성하는 종래의 방법을 도시하였다.
도1에 나타낸 바와 같이 게이트 형성용 도전층으로서, 폴리실리콘(1)과 텅스텐(2)을 차례로 증착한 후, 그위에 하드마스크(3)를 형성한다. 이어서 이 하드마스크(3)를 이용하여 상기 텅스텐층(2)과 폴리실리콘층(1)을 소정의 게이트 패턴으로 패터닝하여 도2와 같이 게이트를 형성한다. 그러나 이러한 다층구조를 식각하기 위해서는 각각의 막에 따라 식각가스를 변경해야 한다.
게이트용 저저항 금속물질로 주로 사용되는 텅스텐(2)은 불소(F)계 가스로 식각하며, 텅스텐의 하부층인 폴리실리콘(1)은 Cl2 또는 Br가스로 식각한다. 이때, 텅스텐층(2)은 완전한 식각을 위해 과도식각을 진행하는데 이러한 과도식각으로 인해 폴리실리콘이 드러나게 된다. 이와 같이 노출된 폴리실리콘 측면은 텅스텐 식각가스인 불소계 가스의 활성불소(F*)와 반응하여 SiF4를 형성함으로써 폴리실리콘의 침식(encroachment)(도2의 A)이 유발된다. 이와 같이 게이트에 손상이 일어날 경우, 도3에 나타낸 바와 같이 BPSG 갭 매립시 상기 침식으로 인해 보이드(void)가 발생할 수 있으며, 이는 소자의 브릿지 페일(bridge fail)로 이어질 가능성이 높다. 도3에서 참조부호 4는 실링 질화막을 나타내는 것이다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, 게이트 형성용 하드마스크 패터닝을 위한 포토레지스트의 폴리머를 이용하여 게이트 패터닝시 게이트를 구성하는 폴리실리콘의 손상을 방지하는 방법을 제공하는데 목적이 있다.
도1 및 도2는 종래기술에 의한 금속 게이트 형성방법을 나타낸 공정순서도.
도3은 종래기술에 의한 금속 게이트 형성시의 문제점을 나타낸 도면.
도4 및 도5는 본 발명에 의한 금속 게이트 형성방법을 나타낸 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 폴리실리콘 2 : 텅스텐
3 : 하드마스크 4 : 질화막
5 : BPSG 6 : 포토레지스트
7 : 폴리머
상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 폴리실리콘막과 저저항 금속층을 차례로 증착하는 단계; 상기 금속층 상에 하드마스크용 물질층을 형성하는 단계; 상기 하드마스크용 물질층 상에 게이트 패턴 형성용 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크 물질층을 식각하여 하드마스크를 형성하는 단계; 상기 포토레지스트 패턴과 상기 하드마스크를 식각마스크로 상기 저저항 금속층을 식각하되, 상기 폴리실리콘막의 일부가 노출되도록 과도식각하여 식각시 발생된 포토레지스트 폴리머가 노출된 상기 폴리실리콘막을 덮어 상기 폴리실리콘막의 침식을 방지하도록 하는 단계; 상기 포토레지스트패턴을 제거하는 단계; 세정공정을 실시하는 단계; 및 상기 하드마스크를 식각마스크로 상기 저저항 금속층을 식각하여 게이트를 형성하는 단계를 포함하는 금속 게이트 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도4 및 도5에 본 발명에 의한 금속 게이트구조에서의 폴리실리콘의 침식현상을 방지하는 방법을 도시하였다.
도4에 나타낸 바와 같이 반도체기판(도시하지 않음)상에 게이트 형성용 도전층으로서, 폴리실리콘(1)과 텅스텐(2)을 차례로 증착한 후, 그위에 하드마스크용 물질(3)을 증착한다. 상기 하드마스크용 물질층(3)상에 포토레지스트(6)를 도포하고 사진식각공정을 통해 소정의 게이트패턴으로 패터닝한다. 이어서 상기 포토레지스트 패턴(6)을 마스크로 이용하여 상기 하드마스크 물질층(3)을 식각하여 게이트 형성용 하드마스크(3)를 형성한다. 하드마스크는 산화막/질화막, 또는 금속계 산화막/질화막이나 폴리실리콘 및 금속계 막을 사용하여 형성할 수 있다.
다음에 상기 하드마스크를 이용하여 그 하부의 텅스텐층(2)을 불소(F)계 가스로 식각한다. 이때, 텅스텐층의 완전한 식각을 위하여 과도식각을 행하는데 이때 노출되는 폴리실리콘층의 측면은 상기 포토레지스트패턴으로부터 발생한 포토레지스트 폴리머(7)가 식각 장벽으로 작용함으로써 보호되어 텅스텐 식각가스인 불소계 가스의 활성불소(F*)와 반응이 일어나지 못하게 된다. 이에 따라 노출된 폴리실리콘의 측면은 식각되지 않게 된다.
이어서 도5에 나타낸 바와 같이 상기 포토레지스트패턴을 제거한 후, 세정공정을 거쳐 상기 하드마스크(3)를 이용하여 폴리실리콘층(1)을 패터닝함으로써 게이트를 형성한다.
상기 실시예에서는 텅스텐 하부층으로 폴리실리콘을 사용하는 경우를 예를들어 설명하였으나, Ti/TiN으로 텅스텐 하부층으로 형성하는 경우에도 본 발명을 동일하게 적용하여 동일한 효과를 얻을 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, 게이트를 구성하는 폴리실리콘층을 침식으로부터 보호할 수 있으며, 이에 따라 후속공정인 게이트간 갭 매립시 보이드와 같은 갭 매립 불량현상을 억제할 수 있고, 셀간 브릿지 페일을 방지함으로써 소자의 신뢰성을 향상시킬 수 있다.
Claims (4)
- 삭제
- 삭제
- 반도체 기판 상에 폴리실리콘막과 저저항 금속층을 차례로 증착하는 단계;상기 금속층 상에 하드마스크용 물질층을 형성하는 단계;상기 하드마스크용 물질층 상에 게이트 패턴 형성용 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 하드마스크 물질층을 식각하여 하드마스크를 형성하는 단계;상기 포토레지스트 패턴과 상기 하드마스크를 식각마스크로 상기 저저항 금속층을 식각하되, 상기 폴리실리콘막의 일부가 노출되도록 과도식각하여 식각시 발생된 포토레지스트 폴리머가 노출된 상기 폴리실리콘막을 덮어 상기 폴리실리콘막의 침식을 방지하도록 하는 단계;상기 포토레지스트패턴을 제거하는 단계;세정공정을 실시하는 단계; 및상기 하드마스크를 식각마스크로 상기 저저항 금속층을 식각하여 게이트를 형성하는 단계를 포함하는 금속 게이트 형성방법.
- 제3항에 있어서,상기 저저항 금속층은 텅스텐막인 것을 특징으로 하는 금속 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038856A KR100402239B1 (ko) | 2001-06-30 | 2001-06-30 | 반도체소자의 금속 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038856A KR100402239B1 (ko) | 2001-06-30 | 2001-06-30 | 반도체소자의 금속 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002115A KR20030002115A (ko) | 2003-01-08 |
| KR100402239B1 true KR100402239B1 (ko) | 2003-10-17 |
Family
ID=27712749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038856A KR100402239B1 (ko) | 2001-06-30 | 2001-06-30 | 반도체소자의 금속 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100402239B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261059A (ja) * | 1998-03-10 | 1999-09-24 | Hitachi Ltd | ポリメタルゲート電極の作製方法 |
| KR19990086491A (ko) * | 1998-05-28 | 1999-12-15 | 윤종용 | 반도체장치의 다층막 식각방법 |
| KR20000023166A (ko) * | 1998-09-15 | 2000-04-25 | 칼 하인쯔 호르닝어 | 금속 라인의 사전 에칭 부식을 감소시키기 위한 금속화부 에칭 방법 |
| KR20000043212A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 금속 게이트전극 형성방법 |
-
2001
- 2001-06-30 KR KR10-2001-0038856A patent/KR100402239B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11261059A (ja) * | 1998-03-10 | 1999-09-24 | Hitachi Ltd | ポリメタルゲート電極の作製方法 |
| KR19990086491A (ko) * | 1998-05-28 | 1999-12-15 | 윤종용 | 반도체장치의 다층막 식각방법 |
| KR20000023166A (ko) * | 1998-09-15 | 2000-04-25 | 칼 하인쯔 호르닝어 | 금속 라인의 사전 에칭 부식을 감소시키기 위한 금속화부 에칭 방법 |
| KR20000043212A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 금속 게이트전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002115A (ko) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100834396B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100908812B1 (ko) | 다층의 스택을 갖는 반도체소자의 제조 방법 | |
| KR100919342B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100402239B1 (ko) | 반도체소자의 금속 게이트 형성방법 | |
| US10903110B2 (en) | Method of forming fine interconnection for a semiconductor device | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100548542B1 (ko) | 반도체 소자의 게이트 형성방법 | |
| KR20070002840A (ko) | 리세스게이트 공정을 이용한 반도체소자의 제조 방법 | |
| KR100641548B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101031471B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| KR100603509B1 (ko) | 반도체 장치의 제조방법 | |
| KR100505417B1 (ko) | 반도체소자의 제조방법 | |
| KR100303997B1 (ko) | 금속 게이트전극 형성방법 | |
| KR100380282B1 (ko) | 반도체장치의 게이트 및 그의 형성방법 | |
| KR100549583B1 (ko) | 반도체소자의 게이트 제조방법 | |
| KR100518527B1 (ko) | 저저항의 게이트 전극을 갖는 반도체 소자의 제조방법 | |
| KR20040001538A (ko) | 반도체 소자의 자기정렬 콘택 형성방법 | |
| KR20050002424A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20050011210A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100721590B1 (ko) | 반도체소자의 제조방법 | |
| KR100843032B1 (ko) | 메모리 소자의 제조방법 | |
| KR20070098341A (ko) | 반도체 소자의 고종횡비 콘택홀 제조방법 | |
| KR20010063526A (ko) | 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법 | |
| KR20060118734A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20040021370A (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |