KR100908812B1 - 다층의 스택을 갖는 반도체소자의 제조 방법 - Google Patents

다층의 스택을 갖는 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR100908812B1
KR100908812B1 KR1020060134270A KR20060134270A KR100908812B1 KR 100908812 B1 KR100908812 B1 KR 100908812B1 KR 1020060134270 A KR1020060134270 A KR 1020060134270A KR 20060134270 A KR20060134270 A KR 20060134270A KR 100908812 B1 KR100908812 B1 KR 100908812B1
Authority
KR
South Korea
Prior art keywords
film
tungsten
stack
stack layer
etching
Prior art date
Application number
KR1020060134270A
Other languages
English (en)
Other versions
KR20080060321A (ko
Inventor
김태윤
조흥재
성민규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060134270A priority Critical patent/KR100908812B1/ko
Publication of KR20080060321A publication Critical patent/KR20080060321A/ko
Application granted granted Critical
Publication of KR100908812B1 publication Critical patent/KR100908812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층으로 이루어진 스택 식각시 서로 다른 식각 가스를 사용하더라도 프로파일 변형을 방지할 수 있는 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 티타늄계열의 막과 텅스텐계열의 막을 포함하는 제1스택층을 형성하는 단계; 상기 제1스택층 상에 텅스텐실리사이드막과 텅스텐계열의 막을 포함하는 제2스택층을 형성하는 단계; 상기 제2스택층을 식각하여 제2스택층패턴을 형성하는 단계(불소계 가스 사용); 적어도 상기 제2스택층패턴의 측벽을 보호하는 보호막(질화막)을 형성하는 단계; 상기 보호막 아래의 제1스택층을 식각하는 단계(불소계 가스와 염소계 가스 동시 사용)를 포함하고, 상술한 본 발명은 여러 물질이 다층을 이루고 있는 구조에서 구성 물질들의 식각(etch) 선택비가 다를 경우에 발생하게 되는 식각프로파일 문제를 보호막을 적용하므로써 스택을 구성하는 물질의 손상없이 요구되는 식각프로파일을 변형없이 양호하게 형성할 수 있는 효과가 있다.
스택층, 게이트스택, 티타늄, 텅스텐, 불소계 가스, 염소계 가스, 보호막

Description

다층의 스택을 갖는 반도체소자의 제조 방법{METHOD FOR ETCHING SEMICONDUCTOR DEVICE WITH MULTI LAYER STACK}
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체소자의 게이트 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 기판 12 : 게이트절연막
13 : 폴리실리콘막 14 : 티타늄막
15 : 제1텅스텐질화막 16 : 티타늄질화막
17 : 텅스텐실리사이드막 18 : 제2텅스텐질화막
19 : 텅스텐막 20 : 하드마스크
101 : 제1스택층 102 : 제2스택층
본 발명은 반도체 제조 기술에 관한 것으로, 특히 다층의 스택을 갖는 반도체소자의 제조 방법에 관한 것이다.
트랜지스터(transistor)의 크기(size)가 점점 작아짐에 따라 게이트 전극(gate electrode)의 면적또한 줄어들고 있으며, 이에 따라 게이트전극의 저항(resistance)이 증가하고 있다. 이를 개선하기 위하여 새로운 게이트 전극을 개발하고 있으며, 그 중 하나가 Ti/WN/TiN/WSix/WN/W 구조를 이용한 게이트전극이다.
이러한 구조의 게이트 전극은 저항(resistance)을 감소시키지만 게이트를 형성하기 위하여 식각(etch)을 하는데에는 어려움이 발생하게 된다.
텅스텐계열의 막(W, WN)과 티타늄계열의 막(Ti, TiN)은 식각(etch) 선택비가 서로 다르다. 즉, 텅스텐계열은 불소(F)계 가스에 의해 식각되고, 티타늄 계열은 염소(Cl)계 가스에 의해 식각이 되기 때문에 서로 다른 선택비를 이용한 식각이 가능하다.
그러나, 텅스텐실리사이드(WSix)는 텅스텐계열 식각에 사용되는 불소(F)와 티타늄 계열 식각에 사용되는 염소(Cl)에 모두 반응하여 식각됨에 따라 다른 물질들에 비해 식각(etch)이 더 많이 일어나 게이트의 프로파일이 변형되는 문제가 발생하고 있다.
위와 같은 문제점은 게이트뿐만 아니라, 텅스텐실리사이드를 이용하는 스택, 예컨대, 비트라인 및 금속배선의 식각시에도 발생할 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다층으로 이루어진 스택 식각시 서로 다른 식각 가스를 사용하더라도 프로파일 변형을 방지할 수 있는 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 제조 방법은 티타늄계열의 막과 텅스텐계열의 막을 포함하는 제1스택층을 형성하는 단계; 상기 제1스택층 상에 텅스텐실리사이드막과 텅스텐계열의 막을 포함하는 제2스택층을 형성하는 단계; 불소계 가스를 이용하여 상기 제2스택층을 식각하여 제2스택층패턴을 형성하는 단계; 적어도 상기 제2스택층패턴의 측벽을 보호하는 보호막을 형성하는 단계; 및 불소계가스와 염소계 가스를 동시에 사용하여 상기 보호막 아래의 제1스택층을 식각하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 보호막은 상기 제1스택층 및 제2스택층 식각시 식각선택비가 큰 물질로 형성하며, 상기 보호막은 질화막(Nitirde)으로 형성하는 것을 특징으로 한다.
바람직하게, 상기 티타늄계열의 막은, 티타늄막, 티타늄질화막 또는 티타늄막과 티타늄질화막이 적층된 구조 중에서 선택되는 적어도 어느 하나인 것을 특징으로 하고, 상기 텅스텐계열의 막은 텅스텐, 텅스텐질화막 또는 텅스텐질화막과 텅스텐막이 적층된 구조 중에서 선택되는 적어도 어느 하나인 것을 특징으로 한다.
삭제
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 다층의 스택(stack)에 포함되어 있는 텅스텐실리사이드(WSix)가 두 가지의 가스에 모두 노출되는 것을 방지하기 위하여 WSix/WN/W을 식각한 이후 식각(etch)이 이루어진 전극 부위에 질화막(nitride)을 증착한 후, 나머지 Ti/WN/TiN을 불소계 가스와 염소계 가스를 이용하여 식각하면 Ti/WN/TiN/WSix/WN/W에서 변형이 없는 양호한 프로파일(profile)을 얻을 수 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체소자의 게이트 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 게이트절연막(12)을 형성한다.
이어서, 게이트절연막(12) 상에 게이트스택을 형성한다. 게이트스택은 적어도 티타늄계열의 막과 텅스텐계열의 막을 포함하는 제1스택층(101)과 적어도 텅스텐실리사이드막과 텅스텐계열의 막을 포함하는 제2스택층(102)을 적층하여 형성한다.
제1스택층(101)과 제2스택층(102)의 형성은, 먼저, 폴리실리콘막(13)을 형성한 후, 폴리실리콘막(13) 상에 티타늄막(Ti, 14), 제1텅스텐질화막(WN, 15), 티타늄질화막(TiN, 16), 텅스텐실리사이드막(WSix, 17), 제2텅스텐질화막(WN, 18)으로 이루어진 확산배리어막(Diffusion barrier)을 형성한다. 이후, 텅스텐막(W, 19)과 하드마스크(Hard mask, 20)를 차례로 적층하는데, 하드마스크(20)는 질화막을 사용할 수 있다. 폴리실리콘막(13) 상에 티타늄막(Ti, 14), 제1텅스텐질화막(WN, 15), 티타늄질화막(TiN, 16)은 제1스택층(101)이 되고, 텅스텐실리사이드막(WSix, 17), 제2텅스텐질화막(WN, 18), 텅스텐막(W, 19) 및 하드마스크(Hard mask, 20)는 제2스택층(102)이 된다.
제1스택층(101)과 제2스택층(102)으로 이루어진 게이트스택에서, 폴리실리콘막(13)과 텅스텐막(19)은 게이트전극으로 사용되며, 티타늄막(Ti, 14), 제1텅스텐질화막(WN, 15), 티타늄질화막(TiN, 16), 텅스텐실리사이드막(WSix, 17) 및 제2텅스텐질화막(WN, 18)은 폴리실리콘막(13)과 텅스텐막(19)간 상호 확산을 방지하는 확산배리어막(Diffusion barrier)으로 작용한다. 이와 같은 구조의 확산배리어막을 사용하면, 게이트콘택저항 및 게이트시트저항을 동시에 개선시킬 수 있다.
그리고, 게이트스택 중 제1스택층(101)은 티타늄계열의 막인 티타늄막(14), 티타늄질화막(16)을 포함하면서 텅스텐계열의 막인 제1텅스텐질화막(15)을 포함하고 있다. 제2스택층(102)은 텅스텐실리사이드막(16)과 텅스텐계열의 막인 제2텅스텐질화막(18)과 텅스텐막(19)을 포함하고 있다. 여기서, 텅스텐계열의 막들은 증착시 소스가스로 육불화가스(WF6)를 사용한다. 일예로, 제1 및 제2텅스텐질화막(15, 18)은 육불화가스(WF6)와 NH3 가스를 사용하여 증착하며, 텅스텐막(19)은 육불화가스(WF6)를 사용하여 증착한다.
다음으로, 게이트마스크(Gate mask) 및 식각(etch)을 진행한다.
먼저, 도 1b에 도시된 바와 같이, 하드마스크(20) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 게이트마스크(도시생략)를 형성한다. 이어서, 게이트마스크를 식각장벽으로 하여 하드마스크(20)를 식각하므로써 하드마스크패턴(20A)을 형성한다.
이어서, 하드마스크패턴(20A)을 식각장벽으로 하여 제2스택층(102)인 텅스텐계열의 막과 텅스텐실리사이드막(17)을 식각한다. 즉, 텅스텐막(19), 제2텅스텐질화막(18) 및 텅스텐실리사이드막(17)을 식각하여 텅스텐실리사이드막(17A), 제2텅스텐질화막(18A), 텅스텐막(19A) 및 하드마스크패턴(20A)의 순서로 적층되는 제1스택층패턴(101A)을 형성한다. 이때, 게이트마스크는 소모되어 잔류하지 않을 수 있다.
텅스텐막(19), 텅스텐질화막(18) 및 텅스텐실리사이드막(17)을 식각할 때, 식각가스는 불소가 함유된 불소계 가스(F base gas)를 사용한다. 예를 들어, 불소계 가스는 CF4 또는 SF6를 사용한다.
텅스텐계열의 막을 증착할 때 사용되는 가스가 육불화가스이므로, 텅스텐막(19), 텅스텐질화막(18) 및 텅스텐실리사이드막(17)을 식각할 때의 식각가스는 불소가 포함된 불소계 가스(F base gas)를 사용하는 것이다.
텅스텐실리사이드막(17) 식각후 노출되는 티타늄질화막(16)은 불소계 가스의 불소(F)와 반응하지 않으므로 식각이 발생하지 않는다. 따라서, 티타늄질화막(16) 은 그 아래의 제1텅스텐질화막(15)이 식각되는 것을 방지하는 하드마스크가 된다.
도 1c에 도시된 바와 같이, 제2스택층패턴(102A)을 포함한 전면에 보호막(Passivation layer, 21)을 형성한다. 이때, 보호막(21)은 후속 티타늄질화막(16), 제1텅스텐질화막(15) 및 티타늄막(14) 식각시에 이미 식각되어 있는 텅스텐계열의 막들이 불소(F) 및 염소(Cl)에 노출되어 식각되는 것을 방지하는 역할을 한다.
바람직하게, 보호막(21)은 질화막(Nitride)을 50∼200Å 두께로 형성한다.
도 1d에 도시된 바와 같이, 티타늄질화막(16), 제1텅스텐질화막(15) 및 티타늄막(14)을 식각한다. 이때, 식각가스는 불소가 함유된 불소계 가스와 염소가 함유된 염소계 가스(Cl base gas)를 동시에 이용하는데, 불소계 가스는 제1텅스텐질화막(15)을 식각하고, 염소계 가스는 티타늄질화막(16)과 티타늄막(14)을 식각한다. 특히, 제2텅스텐질화막(15)과 티타늄질화막/티타늄막(16/14)은 불소계 가스와 염소계 가스에 대해 선택비가 크므로 동시에 식각이 가능하다. 즉, 불소계 가스에 의해 티타늄질화막/티타늄막(16/14)은 식각되지 않고, 염소계 가스에 의해 제2텅스텐질화막(15)은 식각되지 않는다.
바람직하게, 불소계 가스는 CF4 또는 SF6를 사용하고, 염소계 가스는 Cl2 또는 CHCl3를 단독으로 사용하거나 Cl2와 CHCl3의 혼합가스를 사용한다.
위와 같은 식각공정시에 보호막(21)도 일부 식각되어 제2스택층패턴(102A)의 측벽에 보호막이 스페이서(21A) 형태로 잔류한다. 보호막(21)으로 사용된 질화막은 불소계 가스에 의해 식각되는 것으로 알려져 있으므로, 별도의 식각가스를 사용할 필요가 없이 보호막(21)을 식각할 수 있다. 그리고, 보호막(21)이 식각되어 하드마스크패턴(20A)의 표면이 노출된다 하더라도, 그 아래의 텅스텐막(19A)은 보호막(21)과 동일하게 질화막인 하드마스크패턴(20A)에 의해 식각으로부터 보호된다.
상술한 바와 같이, 스페이서(21A)는 불소계 가스와 염소계 가스를 동시에 이용하는 식각공정시에 제2스택층패턴(102A), 특히 텅스텐실리사이드막(17A)이 노출되는 것을 방지한다. 이로써, 불소계 가스와 염소계 가스에 모두 반응하는 텅스텐실리사이드막(17A)이 식각되는 것을 방지하게 되어 프로파일변형을 억제한다.
한편, 식각후에 제1스택층(101A)은 폴실리콘막(13), 티타늄막(14A), 제1텅스텐질화막(15A) 및 티타늄질화막(16A)의 순서로 적층된 패턴이 된다.
이어서, 도 1e에 도시된 바와 같이, 폴리실리콘막(13)을 식각하므로써 게이트스택의 식각공정을 완료한다. 이때, 폴리실리콘막(13)의 식각은 HBr 또는 Cl2 가스를 사용한다.
게이트스택의 식각공정이 완료된 후의 결과를 살펴보면, 게이트절연막(12) 상에 제1스택층패턴(101B)과 제2스택층패턴(102A)의 적층구조가 형성되며, 제1스택층패턴(101B)은 폴리실리콘막(13A), 티타늄막(14A), 제1텅스텐질화막(15A) 및 티타늄질화막(16A)의 순서로 적층된 패턴이고, 제2스택층패턴(102A)은 텅스텐실리사이드막(17A), 제2텅스텐질화막(18A), 텅스텐막(19A) 및 하드마스크패턴(20A)의 순서로 적층된 패턴이다. 그리고, 제2스택층패턴(102A)의 양측벽에는 스페이서(21A)가 형성된다. 한편, 스페이서(21A)는 텅스텐실리사이드막이 식각가스에 노출되는 것을 방지하는 보호막 역할을 함과 동시에 그 재질이 질화막이므로, 게이트스택 식각후 수반되는 후속 산화분위기의 공정시 텅스텐막(19A)이 산화되는 것을 방지하는 역할도 수행한다.
상술한 실시예에서는 게이트 제조 방법에 대해 설명하였으나, 본 발명은 티타늄계열의 막과 텅스텐계열의 막, 그리고 텅스텐실리사이드막이 포함되는 다층의 스택을 이용하는 모든 반도체소자의 제조 방법에 적용이 가능하다. 그 일예로는, 비트라인스택 및 금속배선스택이 있다. 그리고, 티타늄계열의 막은, 티타늄막, 티타늄질화막 또는 티타늄막과 티타늄질화막이 적층된 구조 중에서 선택되는 어느 하나일 수 있고, 텅스텐계열의 막은 텅스텐, 텅스텐질화막 또는 텅스텐질화막과 텅스텐막이 적층된 구조 중에서 선택되는 어느 하나일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 여러 물질이 다층을 이루고 있는 구조에서 구성 물질들의 식각(etch) 선택비가 다를 경우에 발생하게 되는 식각프로파일 문제를 보호막을 적용하므로써 스택을 구성하는 물질의 손상없이 요구되는 식각프로파일을 변형없이 양호하게 형성할 수 있는 효과가 있다.

Claims (13)

  1. 티타늄계열의 막과 텅스텐계열의 막을 포함하는 제1스택층을 형성하는 단계;
    상기 제1스택층 상에 텅스텐실리사이드막과 텅스텐계열의 막을 포함하는 제2스택층을 형성하는 단계;
    불소계 가스를 이용하여 상기 제2스택층을 식각하여 제2스택층패턴을 형성하는 단계;
    적어도 상기 제2스택층패턴의 측벽을 보호하는 보호막을 형성하는 단계; 및
    불소계가스와 염소계 가스를 동시에 사용하여 상기 보호막 아래의 제1스택층을 식각하는 단계
    를 포함하는 반도체소자의 제조 방법.
  2. 제1항에 있어서,
    상기 보호막은, 상기 제1스택층 및 제2스택층 식각시 식각선택비가 큰 물질로 형성하는 반도체소자의 제조 방법.
  3. 제2항에 있어서,
    상기 보호막은, 질화막(Nitirde)으로 형성하는 반도체소자의 제조 방법.
  4. 제1항에 있어서,
    상기 티타늄계열의 막은, 티타늄막, 티타늄질화막 또는 티타늄막과 티타늄질화막이 적층된 구조 중에서 선택되는 적어도 어느 하나인 반도체소자의 제조 방법.
  5. 제1항에 있어서,
    상기 텅스텐계열의 막은,
    텅스텐, 텅스텐질화막 또는 텅스텐질화막과 텅스텐막이 적층된 구조 중에서 선택되는 적어도 어느 하나인 반도체소자의 제조 방법.
  6. 제1항에 있어서,
    상기 제1스택층은,
    적어도 티타늄막, 텅스텐질화막 및 티타늄질화막의 순서로 적층된 구조인 반도체소자의 제조 방법.
  7. 제1항에 있어서,
    상기 제2스택층은,
    상기 텅스텐실리사이드막 위에 텅스텐질화막과 텅스텐막의 순서로 적층된 구 조인 반도체소자의 제조 방법.
  8. 제7항에 있어서,
    상기 제2스택층은,
    상기 텅스텐막 위에 질화막으로 된 하드마스크가 더 형성되는 반도체소자의 제조 방법.
  9. 삭제
  10. 제1항에 있어서,
    상기 제2스택층을 식각하는 단계에서,
    상기 불소계 가스는 CF4 또는 SF6를 사용하는 반도체소자의 제조 방법.
  11. 삭제
  12. 제1항에 있어서,
    상기 제1스택층을 식각하는 단계에서,
    상기 불소계 가스는 CF4 또는 SF6를 사용하고, 상기 염소계 가스는 Cl2 또는 CHCl3를 단독으로 사용하거나 Cl2와 CHCl3의 혼합가스를 사용하는 반도체소자의 제조 방법.
  13. 제1항에 있어서,
    상기 제1스택층과 제2스택층으로 이루어진 스택은 게이트스택 또는 비트라인스택인 반도체소자의 제조 방법.
KR1020060134270A 2006-12-27 2006-12-27 다층의 스택을 갖는 반도체소자의 제조 방법 KR100908812B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060134270A KR100908812B1 (ko) 2006-12-27 2006-12-27 다층의 스택을 갖는 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060134270A KR100908812B1 (ko) 2006-12-27 2006-12-27 다층의 스택을 갖는 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080060321A KR20080060321A (ko) 2008-07-02
KR100908812B1 true KR100908812B1 (ko) 2009-07-21

Family

ID=39812855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060134270A KR100908812B1 (ko) 2006-12-27 2006-12-27 다층의 스택을 갖는 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100908812B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269746B2 (en) 2013-11-12 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9484196B2 (en) 2014-02-25 2016-11-01 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9806129B2 (en) * 2014-02-25 2017-10-31 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US11223014B2 (en) 2014-02-25 2022-01-11 Micron Technology, Inc. Semiconductor structures including liners comprising alucone and related methods
US9577010B2 (en) 2014-02-25 2017-02-21 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US10249819B2 (en) 2014-04-03 2019-04-02 Micron Technology, Inc. Methods of forming semiconductor structures including multi-portion liners
US9768378B2 (en) 2014-08-25 2017-09-19 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
US9748311B2 (en) 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092866A (ko) * 2002-05-31 2003-12-06 주식회사 하이닉스반도체 반도체소자의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030092866A (ko) * 2002-05-31 2003-12-06 주식회사 하이닉스반도체 반도체소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269746B2 (en) 2013-11-12 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9431458B2 (en) 2013-11-12 2016-08-30 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20080060321A (ko) 2008-07-02

Similar Documents

Publication Publication Date Title
KR100908812B1 (ko) 다층의 스택을 갖는 반도체소자의 제조 방법
US7446049B2 (en) Method for fabricating semiconductor device using amorphous carbon layer as sacrificial hard mask
US6803313B2 (en) Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
TWI276153B (en) Method for fabricating semiconductor device
US10224213B2 (en) Method for forming patterns of a semiconductor device
KR20080086686A (ko) 반도체 소자의 제조방법
US7442648B2 (en) Method for fabricating semiconductor device using tungsten as sacrificial hard mask
US7537998B2 (en) Method for forming salicide in semiconductor device
KR100919342B1 (ko) 반도체 소자의 제조 방법
KR20030040030A (ko) 반도체소자 제조방법
KR100942966B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체 소자의제조방법
KR100372818B1 (ko) 반도체 소자의 게이트 형성방법
US6716760B2 (en) Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer
KR20050001104A (ko) 반도체소자 제조 방법
US6558999B2 (en) Method for forming a storage electrode on a semiconductor device
US7682974B2 (en) Method for manufacturing semiconductor device
KR20090043985A (ko) 반도체 소자의 금속배선 제조방법
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR100756772B1 (ko) 트랜지스터의 제조 방법
KR100956598B1 (ko) 듀얼 게이트 산화막 구조의 게이트 형성방법
KR100964272B1 (ko) 폴리메탈 게이트 스택 형성 방법
KR100845049B1 (ko) 텅스텐 게이트를 갖는 반도체 소자 제조 방법
KR100706824B1 (ko) 반도체장치의 제조 방법
KR100402239B1 (ko) 반도체소자의 금속 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee