KR101006509B1 - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR101006509B1 KR101006509B1 KR1020030061501A KR20030061501A KR101006509B1 KR 101006509 B1 KR101006509 B1 KR 101006509B1 KR 1020030061501 A KR1020030061501 A KR 1020030061501A KR 20030061501 A KR20030061501 A KR 20030061501A KR 101006509 B1 KR101006509 B1 KR 101006509B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- gate
- region
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- -1 spacer nitride Chemical class 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Abstract
본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 상단 가장자리에 모트가 발생되어진 소자분리막을 구비한 반도체 기판상의 액티브 영역에 게이트를 형성하는 단계와, 상기 게이트 양측의 기판 액티브 영역에 LDD 영역을 형성하는 단계와, 상기 기판 결과물 상에 절연막을 증착하는 단계와, 상기 절연막 상에 모트지역을 포함한 소자분리막을 가리는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 이용해서 상기 절연막을 식각하여 스페이서를 형성함과 동시에 상기 모트지역을 포함한 소자분리막을 가리는 절연막 패턴을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계와, 상기 게이트를 포함한 게이트의 양측의 기판 액티브 표면에 소스/드레인을 영역을 형성하는 단계 및 상기 소스/드레인 영역 표면에 실리사이드막을 형성하는 단계를 포함한다. 본 발명에 따르면, 모트영역에 절연막 물질을 이용하여 매립함으로써, 모트 영역에 실리사이드막 침입을 방지하고, 이에따라, 정션 리키지 특성 열화를 억제할 수 있다. 따라서, 소자 공정의 신뢰성도 더함은 물론, 수율을 향상시킬 수 있다.
Description
도 1은 종래의 기술에 따른 반도체 소자의 제조방법의 공정중의 한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
*도면의 주요 부분에 대한 부호의 설명*
21: 반도체 기판 22: 소자분리막
23: 게이트산화막 24: 게이트폴리막
25: HLD-산화막 26: 질화막
25b: 스페이서산화막 26b: 스페이서질화막
27: 감광막패턴 28: 소오스/드레인
29: 실리사이드막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 소자분리막의 모트지역으로의 실리사이드막의 침투를 방지하기 위한 방법에 관한 것이다.
반도체 소자를 제조함에 있어서, 소자와 소자 사이의 전기적 분리를 위해 소 자분리막을 형성하고 있으며, 현재 대부분의 반도체 소자는 상기 소자분리막을 액티브 영역의 면적을 줄임이 없이 작은 폭으로의 형성이 가능한 STI 공정을 이용해서 형성하고 있다.
그런데, 주지된 바와 같이, 상기 STI 공정을 적용하여 소자분리막을 형성할 경우, 소자분리막과 기판 액티브 영역간에 단차가 발생하게 되며, 특히, 소자분리막의 상단 가장자리에서 모트(Moat)가 발생한다.
도 1은 종래의 기술에 따른 반도체 소자의 제조방법의 공정중의 한 단면도이다.
이를 설명하면, 공지의 공정에 따라 소자분리막(12)이 형성된 반도체 기판(11) 상에 게이트산화막(13) 및 게이트폴리막(14)의 적층구조인 게이트를 형성하고, 이온주입을 통한 LDD(Lightly Doped Drain:도시안됨) 영역을 정의한다. 그런다음, 산화막(15) 및 질화막(16)을 차례로 증착하고, 이를 식각하여 스페이서를 형성한다.
다음으로, 액티브 영역의 표면에 이온주입을 실시하여 소스/드레인(17)을 형성한다.
그런다음, 상기 기판의 액티브 영역에 게이트와 확산층의 저항과 접촉저항을 감소시키기 위한 실리사이드막(18)을 형성한다.
여기서, 상기 실리사이드막(18)은 게이트 공정 후, 비트라인을 형성하기 위한 공정에서는 반도체 소자가 집적화 됨에 따라 게이트와 확산층의 저항과 접촉저항을 감소시키기 위해 통상적으로 적용되고 있다.
그러나, 전술한 종래의 기술에 따른 반도체 소자의 제조방법은, 소자분리막 측면에 모트(Moat)가 발생하며, 상기 모트 부분에 후속공정에서 실리사이드막이 침투하여 형성됨으로써 정션 리키지(Junction Leakage)특성의 열화를 일으켜 디바이스 특성의 열화를 가져오는 문제점이 있다.
따라서, 상기와 같은 문제를 해결하기 위하여 안출된 본 발명은, 소자분리막형성 후 모트 영역에 실리사이드막의 형성을 방지할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 상단 가장자리에 모트가 발생되어진 소자분리막을 구비한 반도체 기판상의 액티브 영역에 게이트를 형성하는 단계; 상기 게이트 양측의 기판 액티브 영역에 LDD 영역을 형성하는 단계; 상기 LDD 영역이 형성된 기판의 결과물 상에 절연막을 증착하는 단계; 상기 절연막 상에 모트지역을 포함한 소자분리막을 가리는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 이용해서 상기 절연막을 식각하여 상기 게이트의 양측벽에 스페이서를 형성함과 동시에 상기 모트지역을 포함한 소자분리막을 가리는 절연막 패턴을 형성하는 단계; 및 상기 감광막 패턴을 제거하는 단계;를 포함한다.
또한, 본 발명에 따른 반도체 소자의 제조방법은, 상기 감광막 패턴을 제거하는 단계 후, 상기 게이트를 포함한 게이트의 양측의 기판 액티브 표면에 소스/드레인을 영역을 형성하는 단계; 및 상기 소스/드레인 영역 표면에 실리사이드막을 형성하는 단계;를 더 포함한다.
상기 절연막은 이중막 구조를 가지며, 상기 이중막은 HLD-산화막과 질화막의 이중막을 포함한다.
또한, 본 발명에 따른 반도체 소자의 제조방법은, 상기 감광막 패턴을 제거하는 단계 후, 상기 게이트를 포함한 게이트의 양측의 기판 액티브 표면에 소스/드레인을 영역을 형성하는 단계; 및 상기 소스/드레인 영역 표면에 실리사이드막을 형성하는 단계;를 더 포함한다.
상기 절연막은 이중막 구조를 가지며, 상기 이중막은 HLD-산화막과 질화막의 이중막을 포함한다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도이다. 이를 설명하면, 다음과 같다.
도 2a를 참조하면, 소자분리막(22)의 상단 가장자리에 모트가 발생한 반도체 기판(21) 상에 확산법에 의하여 게이트 전극용 산화막을 증착하고, 상기 산화막 상에 게이트 전극용 폴리실리콘막을 증착한다. 이어서, 포토 및 식각 공정을 통해 상기 폴리실리콘막 및 산화막을 차례로 식각하여 소자분리막(22) 사이 영역에 게이트폴리막(24) 및 게이트산화막(23)을 차례로 형성하고, 이에따라, 게이트를 형성한다.
도 2b를 참조하면, 상기 기판의 액티브 영역 게이트폴리막 과 소자분리막 사이 부분에 이온주입을 하여 LDD(Lightly Doped Drain: 도시안됨) 영역을 정의하고, 그런다음, 기판 전면상에 절연막 물질인 HLD-산화막(25) 및 질화막(26)을 차례로 증착한다.
이때, HLD-산화막(25) 및 질화막(26)은 모트 영역에도 형성된다.
도 2c를 참조하면, 상기 기판 결과물 상에 감광막을 도포하고, 이를 노광 및 현상을 통해 모트영역을 포함한 소자분리막(22)을 가리는 감광막 패턴(27)을 형성한다.
여기서, 상기 감광막 패턴(27)은 후속공정에서 실리사이드막의 침투를 막기위하여 소자분리막 측면의 모트를 완전히 덮도록 증착한다.
도 2d를 참조하면, 상기 감광막 패턴을 이용하여 질화막(26) 및 HLD-산화막(25)을 식각하여 상기 게이트의 양측벽에 스페이서질화막(26b) 및 스페이서산화막(25b)을 형성하는 동시에, 모트를 포함한 소자분리막(22)을 가리는 이중막 구조의 절연막 패턴(25a, 26a)을 형성한다. 상기 이중막은 HLD-산화막과 질화막을 포함한다.
이때, 상기 절연막 패턴은 후속 공정에서 실리사이드막의 형성시 실리사이드막이 모트영역에 형성되지 않도록 하기 위함이다.
다음으로 상기 기판 결과물 상에 이온주입을 실시하여 소오스/드레인(28)을 형성한다.
도 2e를 참조하면, 상기 기판의 액티브 영역에 게이트와 확산층의 저항 및 접촉저항을 감소시키기 위하여 실리사이드막(29)을 증착한다.
일반적으로 소자분리막 형성 후, 많이 시행되는 습식세정 및 습식식각에 의해 소자분리막의 측면에 모트가 발생하는데, 이 부분에 후속 공정에서 실리사이드막이 침투하여 형성된다. 이에따라, 소자분리막의 측면에 생기는 실리사이드막은 정션 리키지(Junction Leakage) 특성을 열화시킨다.
여기서, 본 발명에 따르면, 스페이서를 형성하기 위하여 증착한 절연막 물질인 HLD-산화막 및 질화막을 스페이서 식각하기 전에 모트 영역을 덮는 감광막 패턴을 형성하고, 이를 보호막으로 하여 식각함으로써 상기 소자분리막의 상단의 측면 모트 부분에 절연막으로 매립하는 결과를 가져온다.
따라서, 후속의 실리사이드막 증착시 모트 영역에 실리사이드막이 침투할 수 없으므로, 정션리키지 특성의 열화를 방지할 수 있다.
본 발명에 따르면, 모트영역에 절연막 물질을 이용하여 매립함으로써, 모트 영역에 실리사이드막 침입을 방지하고, 이에따라, 정션 리키지 특성 열화를 억제할 수 있다.
따라서, 소자 공정의 신뢰성도 더함은 물론, 수율을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 상단 가장자리에 모트가 발생되어진 소자분리막을 구비한 반도체 기판상의 액티브 영역에 게이트를 형성하는 단계;상기 게이트 양측의 기판 액티브 영역에 LDD 영역을 형성하는 단계;상기 LDD 영역이 형성된 기판의 결과물 상에 이중막 구조를 갖는 절연막을 증착하는 단계;상기 절연막 상에 모트지역을 포함한 소자분리막을 가리는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 이용해서 상기 절연막을 식각하여 상기 게이트의 양측벽에 이중막 구조를 갖는 스페이서를 형성함과 동시에 상기 모트지역을 포함한 소자분리막 상에 이중막 구조를 갖는 절연막 패턴을 형성하는 단계;상기 감광막 패턴을 제거하는 단계; 및상기 기판 액티브 표면에 실리사이드막을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 감광막 패턴을 제거하는 단계 후, 그리고, 상기 기판의 액티브 영역 표면에 실리사이드막을 형성하는 단계 전,상기 게이트를 포함한 게이트의 양측의 기판 액티브 표면에 소스/드레인을 영역을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 이중막 구조는 HLD-산화막과 질화막의 이중막 구조를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030061501A KR101006509B1 (ko) | 2003-09-03 | 2003-09-03 | 반도체 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030061501A KR101006509B1 (ko) | 2003-09-03 | 2003-09-03 | 반도체 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050023933A KR20050023933A (ko) | 2005-03-10 |
| KR101006509B1 true KR101006509B1 (ko) | 2011-01-07 |
Family
ID=37231378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030061501A KR101006509B1 (ko) | 2003-09-03 | 2003-09-03 | 반도체 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101006509B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713315B1 (ko) * | 2005-12-28 | 2007-05-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 공정 시 논-살리사이드 형성 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001765A (ko) * | 1999-06-08 | 2001-01-05 | 황인길 | 반도체 소자 제조 방법 |
-
2003
- 2003-09-03 KR KR1020030061501A patent/KR101006509B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001765A (ko) * | 1999-06-08 | 2001-01-05 | 황인길 | 반도체 소자 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050023933A (ko) | 2005-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151034B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| US20050142783A1 (en) | Methods of fabricating gate spacers for semiconductor devices | |
| US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
| KR100479604B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101006509B1 (ko) | 반도체 소자의 제조방법 | |
| KR100654350B1 (ko) | 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자 | |
| KR100806838B1 (ko) | 반도체소자의 콘택 및 그 형성방법 | |
| KR101012438B1 (ko) | 반도체 소자의 제조방법 | |
| KR100480236B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2003046078A (ja) | Ｍｏｓトランジスタ及びその形成方法 | |
| KR100412143B1 (ko) | 삼중 게이트 산화막을 적용한 반도체 소자의 제조방법 | |
| KR100744654B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR100713905B1 (ko) | 반도체소자의 제조방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20040057609A (ko) | 반도체 소자의 제조방법 | |
| KR100587593B1 (ko) | 화학적기계적연마를 이용한 선택적 실리사이드 형성 방법 | |
| KR100273685B1 (ko) | 반도체장치제조방법 | |
| KR100720257B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100501542B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100613346B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR950030246A (ko) | 반도체소자의 제조방법 | |
| KR100323725B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100261867B1 (ko) | 모스 트랜지스터의 게이트 전극 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |