DE2056220B2 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung

Info

Publication number
DE2056220B2
DE2056220B2 DE2056220A DE2056220A DE2056220B2 DE 2056220 B2 DE2056220 B2 DE 2056220B2 DE 2056220 A DE2056220 A DE 2056220A DE 2056220 A DE2056220 A DE 2056220A DE 2056220 B2 DE2056220 B2 DE 2056220B2
Authority
DE
Germany
Prior art keywords
semiconductor
metal layer
layer
conductivity type
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2056220A
Other languages
English (en)
Other versions
DE2056220C3 (de
DE2056220A1 (de
Inventor
John Martin Reigate Surrey Shannon (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2056220A1 publication Critical patent/DE2056220A1/de
Publication of DE2056220B2 publication Critical patent/DE2056220B2/de
Application granted granted Critical
Publication of DE2056220C3 publication Critical patent/DE2056220C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/10Screens on or from which an image or pattern is formed, picked up, converted or stored
    • H01J29/36Photoelectric screens; Charge-storage screens
    • H01J29/39Charge-storage screens
    • H01J29/45Charge-storage screens exhibiting internal electric effects caused by electromagnetic radiation, e.g. photoconductive screen, photodielectric screen, photovoltaic screen
    • H01J29/451Charge-storage screens exhibiting internal electric effects caused by electromagnetic radiation, e.g. photoconductive screen, photodielectric screen, photovoltaic screen with photosensitive junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H01J9/233Manufacture of photoelectric screens or charge-storage screens
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Metallschicht auf einem Substrat und wenigstens teilweise in Kontakt mit einer Oberflächenzone dieses Substrats angebracht wird, wonach die Metallschicht mit Ionen bombardiert wird und wenigstens ein Teil der Metallschicht in der hergestellten Anordnung als Elektrodenverbindung, die mit wenigstens einem Teil der kontaktierten Oberflächenzone einen Kontakt bildet, beibehalten wird.
Ein derartiges Verfahren ist aus Proceedings of the 1. E. E. E., VoI, 57, Mai 1969, Nr. 5, S. 812-813 bekannt. Dabei wird eine PtSi-Schicht mit Borionen beschossen, wobei die Borionen durch die PtSi-Schicht hindurchdringen und im darunterliegenden Halbleiterkörper eine p-dotierte Zone erzeugen.
Bei der Herstellung einer elektrischen Halbleiteranordnung ist es bekannt, eine Metallschicht auf einem Substrat niederzuschlagen und wenigstens einen Teil der Metallschicht als Elektrodenverbindung mit dem Substrat beizubehalten. In gewissen Fällen haftet die Metallschicht aber nicht stark an dem Substratmaterial, so daß die gebildete Elektrodenverbindung ungünstige elektrische Eigenschaften aufweist.
Sogar wenn die Elektrodenverbindung stark haftet, können ungünstige elektrische Eigenschaften dadurch auftreten, daß auf der Substratoberfläche ein dünner verunreinigender Film z. B. absorbierter Atome oder Moleküle und Oberflächenreaktionsprodukte vorhanden ir·. Wenn z. B. das Substrat eine erste Aluminiumschicht ist, ist auf der Oberfläche dieses Substrat häufig ein dünner Film aus Aluminiumoxyd oder einer anderen Verunreinigung vorhanden; dieser Film kann einen innigen Kontakt zwischen dieser ersten Aluminiumschicht und einer zweiten auf der ersten Schicht
niedergeschlagenen Aluminiumschicht verhindern; durch diesen nicht innigen Kontakt kann ein zusätzlicher elektrischer Widerstand in das Verbindungssystem eingeführt werden. Ein derartiges Aluminiumschicht-Verbindungssystem kann einen Teil einer Dünn- oder Dickfilmschaltung oder einen Teil eines Verbindungssystems bilden, das aus mehreren übereinander liegenden Schichten in einer monolithischen integrierten Schaltung besteht.
Das Problem ungünstiger elektrischer Eigenschaften einer Elektrodenverbindung kann bei der Herstellung von Schottky-Grenzschichtdioden wichtig sein. Schottky-Grenzschichtdioden weisen eine sehr geringe Speicherung von Minoritätsladungsträgern am Übergang Metall/Halbleiter auf; demzufolge sind derartige Dioden bei vielen industriellen Anwendungen für Betrieb bei hohen Geschwindigkeiten geeignet. Schottky-Grenzschichtdioden, insbesondere mit Metall/Halbleiterübergängen mit einer großen Oberfläche und mit reproduzierbaren Eigenschaften, wie Schwellwertspannung und Reihenwiderstand, lassen sich durch bekannte einfache Niederschlagverfahren schwer herstellen. Es stellt sich heraus, daß diese Schwierigkeiten teilweise auf das Vorhandensein eines verunreinigenden Filmes aus einem Fremdmaterial mit einer Dicke von einem oder mehreren Atomschichten auf der Halbleiteroberfläche zurückzuführen sind. Ein derartiger verunreinigender Film verhindert einen innigen Kontakt zwischen der Metallschichtelektrode und dem Halbleiterkörper, so daß die Potentialsperre am Übergang auf bizarre Weise variiert.
Bei der Herstellung von Halbleiteranordnungen ist es oft erwünscht, daß ein Dotierungselement in eine Oberflächenzone des Halbleiterkörpers eingeführt und eine Metallschichtelektrodenverbindung mit der Oberflächenzone hergestellt wird.
Bei vielen der bisher hergestellten Halbleiteranordnungen wurde das Dotierungselement mit Hilfe eines Legierungsverfahrens eingeführt. Derartige Legierungsverfahren eignen sich aber weniger gut zur Herstellung besonders kleiner Anordnungen; es ist schwierig, die laterale Streuung und Tiefe der gebildeten legierten Zone zu regeln und insbesondere die Abmessungen der Zone auf geringe Werte, z. B. in der Größenordnung von μιη oder Zehnteln eines μίτι, zu beschränken. Außerdem lassen sich schwer gleichzeitig und automatisch eine Vielzahl derartiger legierter Zonen auf einer einzigen Oberfläche zur gleichzeitigen Herstellung einer Vielzahl derartiger Anordnungen bilden.
Beim obenerwähnten bekannten Verfahren wird eine direkte Implantation von Dotierungsionen im Halbleiterkörper angewendet.
Dabei kann eine Hochfrequenz-Ioncnquelle benutzt werden, die mit gasförmigen Verbindungen, die das erwähnte Dotierungselcment enthalten, gespeist wird. Ein aus einer derartigen Quelle erhaltenes Bündel beschleunigter Ionen enthält außer den zu implantierenden Ionen auch noch andere Ionen, so daß es erforderlich ist, das Bündel magnetisch zu analysieren und die gewünschten loncnartcn zu selektieren, bevor die Ionenquelle in eine Auffarigkammer gesetzt und der Körper bombardiert wird. Das Erzeugen eines genügend reinen lonenbündcls und/oder eines genügend hohen lonenstroms aus einer derartigen Ionenquelle zur Implanticrung nach einem derartigen bekannten Verfahren kann .Schwierigkeilen bereiten.
Aus der deutschen Patentanmeldung 1.10 130 Vlllc/21g — 18.12.52 ist es bekannt, mit Einwirkung eines Elektronen- bzw. lonenstrahles auf eine Halbleiteroberfläche aufgebrachte Fremdsubstanzen im Halbleiterkörper einzubauen. Dabei dient der Elektronen- oder Ionenstrahl zum Erhitzen der Halbleiterober fläche.
Aus der DE-PS 9 37 002 ist bekannt, daß die Masse und die kinetische Energie von bombardierenden inneren Gasionen so gewählt werden, daß aufgrund einer Energieübertragung durch Kollision Atome aus einer Oberflächenschicht eines Halbleiterkörpers in tiefer gelegene Zonen dieses Halbleiterkörpers implantiert werden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, mit dem ein inniger Metall-Halbleiterkontakt mittels eines Beschüsses mit Ionen erzeugt wird, die die Dotierungseigenschaften des Halbleiterkörpers nicht beeinflussen und bei dem sich eine Nacherhitzung bei hoher Temperatur in den meisten Fällen erübrigt und bei dem zur eventuellen Dotierung des Halbleiterkörpers nicht am Beschüß beteiligte Ionen verwendet werden.
Diese Aufgabe wird erfindungsgemäß bei einem Verfahren der eingangs genannten Art dadurch gelöst daß die bombardierenden Ionen Ionen eines inerter Gases sind, und daß die Masse und die kinetische Energie der bombardierenden inerten Gasionen und die Dicke der Metallschicht so gewählt werden, daC aufgrund einer Energieübertragung durch Kollision Atome eines Elementes aus der Metallschicht in die kontaktierte Oberflächenzone des Substrats implantier werden.
Ein Implantationsverfahren, bei dem eine Schicht mi Ionen bombardiert wird, um durch Energieübertragung zu bewirken, daß Atome eines Elements aus der Schich in eine unterliegende Oberflächenzone eindringen, kanr mit dem Ausdruck Rückstoß-Implantation bezeichne wenden. Es ist einleuchtend, daß infolge des lonenbe· Schusses einige der in den erwähnten Oberflächentei eindringenden Atome ionisierte Atome des erwähnter Elements sein können.
Indem die Metallschicht mit Ionen bombardiert wird um durch Energieübertragung zu bewirken, daß Atome eines Elements aus der Metallschicht in die erwähnte Oberflächenzone eindringen, wird ein inniger Kontak zwischen der Oberflächenzone und der Metallschich hergestellt. Dies ist insbesondere der Fall, wenn eir dünner verunreinigender Film auf der Substratoberflä ehe unter der Metallschicht liegt; in diesem Falle ermöglichen die Atome aus der Metallschicht, die durch den verunreinigenden Film dringen und in die Oberflächenzoiie des Substrats implantiert werden, die Herstellung eines zweckmäßigen elektrischen Kontakt« zwischen der Metallschicht und der erwähnten Oberflä chenzone des Substrats.
Da Atome des erwähnten Elements aus dei Metallschicht in die erwähnte Oberflächenzone de; Substrats durch Energieübertragung der bombardieren den Ionen eindringen, ist eine Behandlung bei hohe Temperatur nicht erforderlich. Dadurch können di( erforderlichen Bearbcitungsschritte fast ausnahmslo; vor dem Beschüß durchgeführt werden, so daß dei ßcschuß und die sich daraus ergebende Implantatior einer der letzten I lcrstellungsschritte sein kann.
V/cnn das Substrat ein Halbleiterkörper ist, kann da; Material der Metallschicht ein Doticrungselemcnt de; Halbleiters sein, so daß durch einen einzigen lonenbe schuß ein inniger Kontakt /wischen der Metallschich
und der erwähnten Oberflächenzone hergestellt werden kann, während die in die erwähnte Oberflächenzone implantierten Atome des Dotierungselements den Leitfähigkeitstyp der Zone ändern können. Ferner eignet sich ein derartiges Implantationsverfahren besonders gut zum Anbringen in einen Halbleiterkörper implantierter dotierter Gebiete mit geringer Tiefe und erwünschtenfalls auch zum Herbeiführen geringer seitlicher Streuung. Ein derartiges Implantationsverfahren weist einige der Vorteile des bekannten obenbeschriebenen Legierungsverfahrens auf, z. B. die Einführung des Dotierungselements aus einer Elektrodenschicht und einen innigen Kontakt zwischen der Elektrode und dem Halbleiterkörper, wobei bestimmte Nachteile, z. B. die schwierige Regelung geringer Tiefen und geringer seitlicher Streuung, vermieden werden.
Bei einer Weiterbildung der Erfindung wird als Substrat eine zuvor angebrachte weitere Metallschicht verwendet, die sich auf einem Träger befindet, so daß die Atome der Metallschicht zur Bildung eines ohmschen Kontaktes zwischen den beiden Metallschichten in die unter ihr liegende Oberflächenzone der weiteren Metallschicht eindringen.
Die beiden Schichten können aus dem gleichen Metall oder aus verschiedenen Metallen bestehen. Wenn die beiden Schichten gemäß einer Weiterbildung der Erfindung aus Aluminium bestehen, ist häufig ein dünner Film aus Aluminiumoxyd oder aus einer anderen Verunreinigung auf der kon taktierenden Oberfläche der Metallschichtverbindung vorhanden; der Beschüß und die sich daraus ergebende Implantation können die Bildung eines zweckmäßigen elektrischen Kontakts durch einen derartigen Film hindurch bewirken.
Durch passende Wahl der Masse und der kinetischen Energie der bombardierenden Ionen im Verhältnis zu den Atomen des Elements kann die Energieübertragung von einem Ion auf ein Atom des Elements gesteuert werden, wodurch die Implantationstiefe von Atomen des Elements in das Substrat geregelt werden kann. Eine derartige Selektion des bombardierenden Ions kann sich auf einfache Versuche und/oder auf einfache Berechnungen gründen, weil die Massen sowohl der stoßenden Ionen als auch der gestoßenen Atome und in vielen Fällen die Eindringtiefe der Ionen und Atome für eine vorgegebene Energie in bestimmten Materialien bekannt sind. Die betreffenden Massen der Ionen und der Atome werden derart gewählt, daß eine geeignete Energieübertragung von einem Ion auf ein Atom erhalten werden kann, während die Energie des Ions in Abhängigkeit von der gewünschten Implantationstiefe der Atome des Elements gewählt wird.
Die Dicke der Metallschicht wird in Abhängigkeit von der gewünschten Implantationstiefe der Atome in das Substrat und von der Eindringtiefe der bombardierenden Ionen und der erwähnten Atome in die verschiedenen vorhandenen Materialien gewählt. Im allgemeinen sind diese Abmessungen verhältnismäßig gering, so daß die Metallschicht verhältnismäßig dünn ist. In Fällen, in denen eine verhältnismäßig dicke Elektronenverbindung in der hergestellten Anordnung erforderlich ist, kann der Teil der Metallschicht, der in der hergestellten Anordnung beibehalten werden muß, nach Durchführung des Beschüsses und der Implantation, z. B. durch elektrolytisches Niederschlagen oder Aufdampfen, versteift werden.
Die erwähnten Atome können selektiv in das Substrat zur Bildung eines Obcrflächcngcbictcs mit einer bestimmten Konfiguration implantiert werden. Die Selektivität kann dadurch erhalten werden, daß eine Maskierungsschicht auf der Oberfläche des Substrats zur Maskierung unterliegender Teile des Substrats gegen Implantation der Erwähnten Atome angebracht wird. Die Selektivität läßt sich auch dadurch erhalten, daß die Metallschicht selektiv mit einem fokussierten Ionenbündel abgetastet wird.
Die Zusammensetzung und die Dicke der Metallschicht können derart gewählt werden, daß wenigstens
ίο der größte Teil der die Metallschicht bombardierenden Ionen darin absorbiert werden und nicht in das Substrat eindringen. Eine solche Absorption des größten Teiles der Ionen oder praktisch sämtlicher die Metallschicht bombardierender Ionen ist in vielen Fällen günstig. Zum Beispiel kann durch Implantation herbeigeführte Störung des Kristallgitters in einem Substrat eines Halbleiterkörpers herabgesetzt werden, wenn wenigstens der größte Teil der bombardierenden Ionen absorbiert wird, ohne in den Halbleiterkörper einzudringen. Es kann eine inerte Ionenart gewählt werden, bei der ein genügend hoher lonenstrom aus einer verhältnismäßig einfachen Ionenquelle erhalten werden kann und die eine Masse aufweist, welche eine geeignete Energieübertragung auf die Atome des Elements ermöglicht.
Die inerten Ionen können gemäß einer Weiterbildung der Erfindung Argon- oder Kryptonionen sein und zum Beispiel aus einer Gasentladung erhalten werden. In diesem Falle, wenn das Substrat ein Halbleiterkörper ist, kann Absorption wenigstens des größten Teiles der Ionen oder praktisch sämtlicher bombardierender Ionen ohne Eindringung in den Halbleiterkörper beim Verhindern unerwünscht hoher Konzentrationen inerten Gases in dem Halbleiterkörper wichtig sein. Es hat sich herausgestellt, daß z. B. beim direkten Implantieren von Neonionendosen von mehr als 1017 Neonionen/cm2 eine amorphe Zone im Halbleiterkörper gebildet und Kristallisationen dieser Zone durch das Niederschlagen des implantierten Neons in Blasen verhindert wird.
4« Die bombardierenden Ionen können gemäß einer Weiterbildung der Erfindung Energien im Bereich von lOkeVbislOOkeVhaben.
Ein derartiges Herstellungsverfahren kann sich bei der Herstellung einer Halbleiteranordnung als besonders günstig erweisen, bei der, gemäß einer Weiterbildung der Erfindung, als Substrat ein Halbleiterkörper verwendet wird. Die Elektrodenverbindung kann einen ohmschen Kontakt oder einen gleichrichtenden Kontakt mit der Halbleiteroberfläche bilden.
Da die Eindringtiefe sowohl der bombardierenden Ionen als auch der gestoßenen Atome in die Metallschicht und in den Halbleiterkörper im allgemeinen verhältnismäßig gering ist, muß die Dicke der Metallschicht verhältnismäßig gering sein, um eine
5r> angemessene Implantationstiefe in den Halbleiterkörper erzielen zu können. Die Dicke der Metallschicht beträgt, gemäß einer Weiterbildung der Erfindung, höchstens 0,1 μιη.
Die Metallschicht darf jedoch nicht zu dünn sein, weil
ω» während des Beschüsses mit hohen Ioncndoscn die Dicke der Metallschicht durch Zerstäubung herabgesetzt wird und wenigstens ein Teil der Metallschicht in der hergestellten Anordnung als Elektronenverbindung beibehalten werden muß. Wie oben bereits erwähnt
<i5 wurde, kann es erforderlich sein, daß die Dicke der Metallschicht derart ist, daß wenigstens der größte Teil der die Metallschicht bombardierenden Ionen darin absorbiert wird, ohne in den Halbleiterkörper cin/.ii-
dringen. Die Dicke der Metallschicht beträgt dann, gemäß einer Weiterbildung der Erfindung, 0,05 μΐη.
Ist die Halbleiteranordnung eine Schottky-Diode, so wird gemäß einer Weiterbildung der Erfindung als Metallschicht eine Metallschichtelektrode verwendet, die einen Schottky-Übergang mit der Oberfläche des aus einem Halbleiterkörper bestehenden Substrats bildet, so daß die Atome der Metallschichtelektrode, die in die kontaktierte Oberflächenzone des Halbleiterkörpers eindringen, an der Oberfläche einen innigen gleichrichtenden Kontakt zwischen der Metallschicht-Elektrode und dem Halbleiterkörper bilden.
Indem die Metallschichtelektrode auf diese Weise mit Ionen bombardiert wird, können Atome des Metalls durch einen dünnen verunreinigenden Film auf der Halbleiteroberfläche hindurch dringen und an der Oberfläche einen innigen Kontakt zwischen der Metallschichtelektrode und dem Halbleiterkörper herstellen. Auf diese Weise können Schottky-Dioden mit großen Übergangsoberflächen und reproduzierbaren Eigenschaften hergestellt werden.
Von besonderer Bedeutung für die Herstellung von Halbleiteranordnungen sind Verfahren, bei denen die Rückstoß-Implantation zum Einführen von den Leitfähigkeitstyp bestimmenden Dotierungsatomen in die Oberflächenzone des Halbleiterkörpers angewandt wird. In diesem Falle wird gemäß einer Weiterbildung dtr Erfindung eine ein Dotierungselement vom einen Leitfähigkeitstyp enthaltende Metallschicht verwendet. Derartige Verfahren können sich als vorteilhaft erweisen, wenn in einen Oberflächenteil des Halbleiterkörpers ein Dotierungselement implantiert werden muß, von dem sich schwer beschleunigte Ionenbündel erhalten lassen, die entweder eine genügend hohe Reinheit oder einen genügend hohen Ionenstrom zur direkten Implantation nach dem bekannten obenbeschriebenen Verfahren aufweisen. Ferner ist im allgemeinen die Konzentration von durch Rückstoß-Implantation eingebrachten Dotierungselementatomen an der Oberfläche des Halbleiterkörpers hoch, so daß die die Elektrodenverbindung herstellende Metallschicht einen Kontakt mit einer durch die Implantation erhaltenen Zone mit niedrigem spezifischem Widerstand bildet.
Die Metallschicht kann aus z. B. Aluminium bestehen, welches Element in der bekannten Halbleitertechnik für Elektrodenverbindungen verwendet wird und sowohl ein Akzeptorelement in Silicium als auch ein schlecht zerstäubbares Material ist. Bei einem anderen Ausführungsbeispiel besteht die Metallschicht aus Antimon, welches Element als Donatorelement in Silicium wirkt.
Die Atome des Dotierungselements vom einen Leitfähigkeitstyp können in einen Teil des Halbleiterkörpers vom einen Leitfähigkeitstyp eindringen und die Leitung dieses Teiles an der Oberfläche vergrößern und einen guten ohmschen Kontakt zwischen der Metallschicht und dem Teil des Halbleiterkörpers bilden.
Gemäß einer Weiterbildung der Erfindung kann aber auch als Halbleiterkörper ein Halbleiterkörper vom entgegengesetztem Leitfähigkeitstyp als dem der implantierten Atome verwendet werden. Dabei kann ein pn-Übergang gebildet werden.
Gegen Ende der Eindringtiefe der Dotierungsatome in den Halbleiterkörper kann ein Atom einer Anzahl stark streuender Kollisionen ausgesetzt werden, die Frenkelfehler herbeiführen und das Atom, gewöhnlich in einer Zwischengitterlage, zur Ruhe bringen. Um die einwandfreie Halbleiterkristallform wiederherzustellen und Dotierungselementatome zu Substitutionslage zu verschieben, ist eine Ausglühbehandlung erforderlich. Untersuchungen haben ergeben, daß die Kristallfehler nahezu völlig durch Ausglühen bei einer mäßigen Temperatur unterhalb typischer Diffusionstemperaturen, z. B. bei etwa 6000C in Silicium beseitigt werden können. Die Ausglühbehandlung kann nach dem Beschüß durchgeführt werden, und/oder der Körper kann während des Ionenbeschusses erhitzt werden, in
ίο welchem Falle sich herausstellt, daß die Eindringtiefe der Ionen und der Atome in die Metallschicht und in den Halbleiterkörper durch die Temperatur geändert wird. Weiter dürfte es einleuchten, daß die endgültigen Grenzen von Gebieten und die endgültigen Lagen von Übergängen, die im Halbleiterkörper durch Implantation gebildet werden, in gewissen Fällen erst nach einer derartigen Ausglühbehandlung definiert werden können.
Wenn als Halbleiterkörper ein Halbleiterkörper vom entgegengesetzten Leitfähigkeitstyp als dem der implantierten Atome verwendet wird und die Halbleiteranordnung eine Anordnung zum Detektieren und/oder Messen von Strahlung ist, kann gemäß einer Weiterbildung der Erfindung die Metallschicht auf der ganzen einen Hauptoberfläche des aus einem Halbleiterkörper vom anderen Leitfähigkeitstyp bestehenden Substrats angebracht und mit Ionen bombardiert werden, um zu bewirken, daß Atome des Dotierungselements in die ganze eine Hauptoberfläche des Halbleiterkörpers vom anderen Leitfähigkeitstyp eindringen und im Halbleiterkörper eine flache Oberflächenzone vom einen Leitfähigkeitstyp bilden, die mit dem angrenzenden Teil des Halbleiterkörpers vom anderen Leitfähigkeitstyp einen strahlungsempfindüchen pn-Übergang bildet.
Gemäß einer Weiterbildung der Erfindung kann eine Maskierungsschicht selektiv an der Oberfläche des aus einem Halbleiter bestehenden Substrats angebracht werden, und die Metallschicht auf der Maskierungsschicht und auf wenigstens einem unmaskierten Teil der Halbleiteroberfläche angebracht werden, wobei die Zusammensetzung und die Dicke der Maskierungsschicht derart gewählt sind, daß, wenn die bombardierenden inerten Gasionen auf die ganze erwähnte Halbleiteroberfläche gerichtet werden, Atome aus der Metallschicht, die in die Maskierungsschicht eindringen, nicht in die Halbleiteroberfläche eindringen, so daß die Implantation selektiv erfolgt.
Gemäß einer Weiterbildung der Erfindung besteht die Maskierungsschicht aus Siliciumdioxyd, und wenigstens ein Teil der Schicht in der hergestellten Andordnung wird als eine isolierende und/oder passivierende Schicht auf der Halbleiteroberfläche beibehalten. In diesem Falle, wenn das Element ein Dotierungselement vom einen Leitfähigkeitstyp ist,
kann die Halbleiteranordnung eine pn-Übergangsdiode enthalten, und gemäß einer Weiterbildung der Erfindung können die Atome des Dotierungselements, die selektiv in die Halbleiteroberfläche implantiert werden, ein an die Oberfläche grenzendes Gebiet vom einen
to Leitfähigkeitstyp bilden, das mit dem angrenzenden Teil des Halbleiterkörpers vom anderen Leitfähigkeitstyp einen pn-übergang bildet, der an der erwähnten Halbleiteroberfläche unterhalb der Maskierungsschicht aus Siliciumdioxyd endet.
Gemäß einer anderen Weiterbildung der Erfindung besteht die Maskierungsschicht aus Metall, und wenigstens ein Teil des Musters in der hergestellten Anordnung wird als Elektrodenteil der Anordnung
beibehalten. Der Elektrodenteil kann mit der Halbleiteroberfläche in Kontakt stehen oder von dieser Oberfläche z. B. durch eine verhältnismäßig dünne Isolierschicht getrennt sein.
Wenn das Element ein Dotierungselement vom einen Leitfähigkeitstyp ist, von dem Atome in einen Teil der Halbleiteroberfläche vom anderen Leitfähigkeitstyp eindringen, kann die Halbleiteranordnung einen Feldeffekttransistor mit isolierter Gate-Elektrode enthalten, bei dem gemäß einer Weiterbildung der Erfindung die metallene Maskierungsschicht eine metallene Gateelektrode enthält, die auf einer verhältnismäßig dünnen Isolierschicht auf der Halbleiteroberfläche angebracht wird, wobei Atome des Dotierungselements vom einen Leitfähigkeitstyp, die aus der Metallschicht selektiv in die Halbleiteroberfläche implantiert werden, Souree- und Drainzonen vom einen Leitfähigkeitstyp bilden, die an die Oberfläche grenzen, wobei der Teil der Halbleiteroberfläche, der durch die metallene Gateelektrode gegen Implantation maskiert ist, das Kanalgebiet des Feldeffekttransistors bildet.
Die Ränder der Source- und Drainzonen können somit praktisch mit den Rändern der metallenen Gateelektrode zusammenfallen, wenn ein derartiges Implantationsverfahren verwendet wird.
Ein Feldeffekttransistor mit isolierter Gateelektrode, der auf diese Weise hergestellt ist, kann eine sehr niedrige Gate-Drain-Kapazität aufweisen, weil die gegenseitige Überlappung der Gateelektrode und der Drainzone im Vergleich zu der einer Feldeffekttransistorstruktur, in der die Source- und Drainzonen lediglich durch Diffusionstechniken gebildet werden, gering ist. Außerdem können durch dieses Verfahren Kanalgebiele genau kontrollierter Abmessungen und geringer Länge erhalten werden.
Gemäß einer Weiterbildung der Erfindung kann eine weitere verhältnismäßig dicke isolierende Maskierungsschicht selektiv auf der Halbleiteroberfläche angebracht werden, bevor auf dieser Oberfläche die das Dotierungselement enthaltende Metallschicht angebracht wird, wobei während des Ionenbeschusses die weitere Maskierungsschicht gegen Implantation des Dotierungselements maskiert und auf diese Weise die vom Kanalgebiet abgekehrten Außonränder der Source- und Drainzonen definiert.
Gemäß einer Weiterbildung der Erfindung kann zusätzlich zu der ein Dotierungselement des einen Leitfähigkeitstyps enthaltenden ersten Metallschicht eine zweite ein Dotierungselement vom anderen Leitfähigkeitstyp enthaltende Metallschicht auf der Oberfläche des aus einem Halbleiter bestehenden Substrats angebracht werden, und beide Metallschichten gleichzeitig mit inerten Gasionen bombardiert werden, die durch Energieübertragung bewirken, daß Atome der beiden Dotierungselemente in die Halblederoberfläche eindringen.
In diesem Falle kann gemäß einer Weiterbildung der Erfindung die das Dotierungsclement vom einen Leitfähigkeitstyp enthaltende erste Metallschicht auf der zweiten Metallschicht vom anderen Leitfähigkeitstyp angebracht werden. Die Halbleiteranordnung kann einen bipolaren Transistor enthalten, wobei gemäß einer Weiterbildung der Erfindung die zweite, das Dotierungselement vom anderen Leitfähigkeitstyp enthaltende Metallschicht selektiv auf der Halbleiteroberfläche angebracht wird, während die das Dotierungsclement vom einen Leitfähigkeitstyp enthaltende erste Metallschicht auf der zweiten Metallschicht und auf einem freigelegten Teil der Halbleiteroberfläche angebracht wird, wobei während des Beschüsses mit den inerten Gasionen Atome des Dotierungselements vom einen Leitfähigkeitstyp in die Halbleiteroberfläche eindringen und ein Gebiet dieses einen Leitfähigkeitstyps bilden, das zu der Basiszone des Transistors gehört, während Atome des Dotierungselements vom anderen Leitfähigkeitstyp weniger tief in die Halbleiteroberfläche eindringen und das Gebiet, vom anderen Leitfähigkeitstyp bilden, das zu der Emitterzone des Transistors gehört, wobei der Emitter-Basis-pn-Übergang an der Halbleiteroberfläche endet.
Eine derartige Halbleiteranordnung kann ein gesonderter bipolarer Transistor sein. Die Halbleiteranordnung kann ferner eine integrierte Schaltung sein, die einen bipolaren Transistor und mindestens ein weiteres Schaltungselement enthält, wobei gemäß einer Weiterbildung der Erfindung die Atome der beiden Dotierungselemente zur gleichzeitigen Bildung von Halbleiterzonen des bipolaren Transistors und des weiteren Schaltungselements selektiv in die Halbleiteroberfläche implantiert werden.
Die Halbleiteranordnung kann eine integrierte Schaltung sein, die einen bipolaren Transistor und einen Feldeffekttransistor mit isolierter Gateelektrode oder einen Grenzschicht-Feldeffekttransistor enthält.
Die beiden aufeinanderliegenden Metallschichten können gemäß einer Weiterbildung der Erfindung auf der ganzen Halbleiteroberfläche angebracht und von einem Bündel inerter Gasionen mit modulierter Energie abgetastet werden, wobei die Energiemodulation derartig ist, daß Atome der beiden Dotierungselemente zur Bildung von Halbleiterzonen mit der gewünschten Konfiguration der Halbleiteranordnung selektiv in die Halbleiteroberfläche implantiert werden. Da die beiden Metallschichten verschiedene Kollisionsquerschnitte aufweisen, können auf diese Weise Dioden, Widerstände, Kondensatoren, bipolare Transistoren und Feldeffekttransistoren auf der Halbleiteroberfläche durch Modulation der Energie des Ionenbündels hergestellt werden.
Die Halbleiteranordnung kann z. B. auch eine integrierte Schaltung sein, und die erwähnte Halbleiteroberfläche kann z. B. aus einer Hauptoberfläche eines Teiles der Halbleiterschicht bestehen, die wenigstens im wesentlichen den anderen Leitfähigkeitstyp aufweist und auf einem Halbleitersubstrat vom einen Leitfähigkeitstyp liegt. Die Schicht kann z. B. eine dünne epitaktische Schicht auf dem Halbleitersubstrat sein. Schaltungselemente der integrierten Schaltung können z. B. gegeneinander dadurch isoliert werden, daß die Schaltungselemente in inselförmigen Teilen der Halbleiterschicht angebracht werden, die voneinander durch ein Isolierungsgebiet vom anderen Leitfähigkeitstyp getrennt sind, daß sich von der Halbleiteroberfläche her in der Schicht erstreckt. Das Isolierungsgebiet kann sich in der Schicht bis zu der gleichen Tiefe wie die Basiszone eines bipolaren Transistors erstrecken. In diesem Falle wird die Isolierung im Betriebszustand in der Schaltung dadurch angebracht, daß der pn-Übergang zwischen dem Isolierungsgebiet und der Halbleiterschicht derart in der Sperrichtung vorgespannt wird, daß die gebildete Erschöpfungsschicht die verbleibende Schichtdicke zwischen dem Isolierungsgebiet und dem Substrat überbrückt. Bei einem anderen Ausführungsbeispiel erstreckt sich das lsolierungsgebiel über die ganze Dicke der Schicht und kann in der Schicht angebracht werden, bevor die Dotierungselemente implantiert
werden.
Die Halbleiteranordnung kann z. B. auch eine integrieite Schaltung sein, von der verschiedene Schaltungselemente durch Isolierungskanäle gegeneinander isoliert sind, die nachher in dem Halbleiterkörper gebildet sind. Die Isolierungskanäle können wenigstens in der Nähe der Schaltungselemente aus einem isolierenden dielektrischen Material bestehen; auch können die Kanäle Luftisolierungskanäle sein. Bei einem Ausführungsbeispiel mit Luftisolierungskanälen können Schaltungselemente völlig durch Luftisolierung voneinander getrennt sein und nur durch aus Metallschichten bestehende elektrische Verbindungsleitungen in Form einer integrierten Schaltung zusammenhängen. Bei einer weiteren Ausführungsforrn können die Luftisolierungskanäle Halbleiterinseln mit Zonen von Schaltungselementen voneinander trennen, wobei die Halbieiterinseln auf einem Halbleitersubstrat vom entgegengesetzten Leitfähigkeitstyp oder auf einem isolierenden Träger liegen.
Als Substrat kann gemäß Weiterbildung der Erfindung ein Halbleiterkörper aus Silicium, Germanium, einer A'"BV-Verbindung oder einer A"BVI-Verbindung verwendet werden.
Bei der Herstellung von Halbleiteranordnungen kann die Rückstoß-Implantation auch in Verbindung mit vielen bekannten Halbleitertechniken, z. B. direkter Ionenimplantation, epitaktischem Anwachsen und thermischer Diffusion, angewandt werden.
Einige Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen
Fig. 1—3 schematisch Querschnitte durch einen Halbleiterkörper einer Halbleiteranordnung in verschiedenen Stufen der Herstellung,
Fig.4 einen schematischen Querschnitt durch einen Halbleiterkörper einer Schottky-Diode in einer Stufe der Herstellung,
Fig.5—8 schematische Querschritte durch einen Halbleiterkörper eines Feldeffekttransistors mit isolierter Gateelektrode in verschiedenen Stufen der Herstellung,
Fig.9—12 schematische Querschnitte durch einen Halbleiterkörper eines bipolaren Transistors in verschiedenen Stufen der Herstellung,
F i g. 13 einen schematischen Querschnitt durch einen Teil eines Halbleiterkörpers einer integrierten Schaltung in einer Stufe der Herstellung,
Fig. 14 einen schematischen Querschnitt durch ^in einzelnes Halbleiterbauteil mit Metallschichtverbindungen auf zwei Pegeln in einer Stufe der Herstellung.
Bei dem nachstehenden Ausführungsbeispielen wird die Metallschicht auf dem Substrat wenigstens teilweise in Kontakt mit einer Oberflächenzone des Substrats angebracht. Die Metallschicht wird dann mit Ionen bombardiert, um durch Energieübertragung za bewirken, daß Atome eines Elements aus der Metallschicht in die erwähnte Oberflächenzone des Substrats implantiert werden. Dadurch werden die elektrischen Eigenschaften der erwähnten Oberflächenzone geändert. Wenigstens ein Teil der Metallschicht wird in der hergestellten Anordnung als Elektronenverbindung beibehalten. Sie bildet einen Kontakt mit wenigstens einem Teil der erwähnten Oberflächenzone. Eine Vielzahl von Halbleiteranordnungen wird aus derselben Halbleiterscheibe dadurch hergestellt, daß gleichzeitig eine Reihe von Elementen für die Anordnung auf der Scheibe gebildet wird, wonach die Scheibe zur Bildung gesonderter Halbleiterkörper für jede gesonderte Halbleiteranordnung unterteilt wird.
Die zu jedem Ausführungsbeispiel gehörigen Zeichnungen zeigen im Querschnitt nur einen Teil der Halbleiterscheibe, gewöhnlich den Teil, der den Halbleiterkörper einer Halbleiteranordnung bildet. Die verschiedenen Herstellungsstufen werden für den Halbleiterkörper einer einzigen Halbleiteranordnung statt für die ganze Scheibe beschrieben. Es ist
ίο einleuchtend, daß bei Verwendung von Schritten, wie photolithographischen Ätztechniken, selektiver Implantation von Atomen und Ausglühen, diese Bearbeitungen entweder gleichzeitig an einer Anzahl von Stellen auf der Scheibe oder auf der ganzen Scheibe durchgeführt
is werden, so daß eine Anzahl einzelner Elemente für die Anordnung gebildet werden, die durch Unterteilung der Scheibe in einer späteren Stufe der Herstellung voneinander getrennt werden.
Beispiel /
Bei der Herstellung einer pn-Diode, deren Herstellungsstufen in der: Fig. 1—3 gezeigt sind, wird von einem n-Ieitenden Siliciumkörper 1 ausgegangen, der einen Teil einer η-leitenden einkristallinen Siliciumscheibe bildet. Einander gegenüberliegende Hauptoberflächen der Scheibe und des Siliciumkörpers 1 sind parallel zu den (11 l^Siliciumkristallflächen. Der spezifische Widerstand des Siliciumkörpers 1, wenigstens in der Nähe einer {111)-Siliciumoberfläche2, ist 15 Ω · cm.
Eine Siliciumoxydschicht mit einer Dicke von 0,3 μπι wird auf der (lll^Siliciumoberfläche dadurch angewachsen, daß der Körper bei HOO0C während etwa 20 Minuten in einem feuchten Sauerstoffstrom erhitzt wird. Durch ein photolithographisches Ätzverfahren wird
J5 eine quadratische öffnung mit einer Breite von 200 μιη in der Siliciumdioxydschicht angebracht, durch die ein Teil 4 der Oberfläche 2 des Siliciumkörpers freigelegt wird. Auf diese Weise wird eine verhältnismäßig dicke Siliciumdioxydmaskierungsschicnt 3 selektiv auf der Oberfläche 2 angebracht.
Bei einem weiteren Ausführungsbeispiel wird die verhältnismäßig dicke Siliciumdioxydmaskierungsschicht 3 selektiv auf der Oberfläche 2 des Siliciumkörpers angebracht, indem die Oberfläche 2 durch z. B. eine
Ί5 verhältnismäßig dünne Siliciumnitridmaskierungsschicht, die nachher entfernt wird, selektiv vor Oxydation geschützt wird.
Der Siliciumkörper 1 mit der Siliciumdioxydmaskierungsschicht 3 wird zu einem Vakuumverdampfungsapparat befördert, und Aluminium wird zur Bildung einei Aluminiumschicht 5 mit einer Dicke von 0,065 μιτι aul der Siliciumdioxydmaskierungsschicht 3 und auf derr unmaskierten Teil 4 der Oberfläche 2 des Siliciumkör pers niedergeschlagen. Die Außenoberfläche dei Aluminiumschicht 5 wird auf der Siliciumdioxydmaskie rungsschicht 3 durch Ätzung definiert.
Der Siliciumkörper 1 mit der Siliciumdioxydmaskie rungsschicht 3 und der Aluminiumschicht 5 wird zu dei Auffangkammer eines lonenbeschußapparates beför dert, und die Aluminiumschicht 5 wird mit loner bombardiert, wie mit den Pfeilen in Fig.2 angedeute ist.
Die Ionenquelle ist eine verhältnismäßig einfachi Argongasentladung, mit deren Hilfe ein beschleunigte:
t>5 Argonionenbündel verhältnismäßig hoher Reinheit um hohen lonenstromes erhalten werden kann. Die Mengi störender organischer aus Pumpen stammender Gasi soll auf ein Mindestmaß beschränkt werden.
Auf diese Weise wird die Aluminiumschicht 5 mit einem Argonionenbündel mit einer lonendosis von 3 · 10lf> Ionen/cm2 und einer Ionenenergie von 60keV bombardiert. Die bombardierenden Argonionen bewirken durch Energieübertragung, daß Aluminiumatome in die Siüciumdioxydmaskierungsschicht 3 und in den unmaskierten Teil der Siliciumoberfläche 2 eindringen. Die Zusammensetzung und die Dicke der Siliciumdioxydmaskierungsschicht 3 sind derart gewählt, daß, wenn die Ionen auf die ganze erwähnte Siliciumoberfläehe 2 gerichtet werden, Aluminiumatome, die in die Maskierungsschicht 3 eindringen, nicht in die Siliciumoberfläche 2 eindringen. Auf diese Weise wird das Element Aluminium selektiv in die Siliciumoberfläche 2 implantiert.
Die mittlere Eindringtiefe von 60 keV-Argonionen in Aluminium ist etwa 600 Ä und der größte Teil der die Aluminiumschicht 5 bombardierenden Argonionen wird in der Schicht 5 absorbiert und dringt nicht in die Siliciumoberfläche 2 ein. Etwa 96% der Energie der Argonionen wird auf die Aluminiumatome übertragen, wodurch eine frontale Kollision auftritt, während die erhaltene Eindringtiefe der Aluminiumatome in entweder Aluminium oder Silicium etwa 900 Ä beträgt. Demzufolge dringen Aluminiumatome bis zu einer mäßigen Tiefe in den Siliciumkörper 1 ein.
Da Aluminium ein Akzeptorelement in Silicium ist, bilden die Aluminiumatome, die selektiv in die η-leitende Siliciumoberfläche 2 implantiert sind, im Körper 1 ein an die Oberfläche grenzendes p-leitendes Gebiet, das einen pn-übergang mit dem angrenzenden Teil des den n-Leitfähigkeitstyp aufweisenden Siliciumkörpers bildet. Wie oben erwähnt wurde, ist in gewissen Fällen eine Ausglühbehandlung erforderlich, um die Halbleiterkristallform wiederherzustellen und Dotie- v> rungsatome von Zwischengitterlagen zu Substitutionslagen im Kristallgitter zu verschieben. In Fig. 2 ist die Erweiterung des Gebietes, daß die implantierten Aluminiumatome und den mit dem angrenzenden Teil des Siliciumkörpers gebildeten Übergang enthält, mit gestrichelten Linien angegeben, weil der endgültige Umfang des Gebietes und die endgültige Lage des Übergangs während einer solchen Ausglühbehandlung definiert werden.
In diesem Falle wird die Ausglühbehandlung bei einer ^ niedrigen Temperatur durchgeführt, um die Bildung eines Aluminium-Silicium-Eutektikums zu verhindern, das bei Temperaturen oberhalb etwa 5500C erhalten wird. Eine Ausglühbehandlung bei niedriger Temperatur wird bei 5000C während 30 Minuten in einer Stickstoffatmosphäre durchgeführt. Auf diese Weise wird ein gut leitendes Anodengebiet 6 vom p-Leitfähigkeitstyp mit einer Tiefe von etwa 0,025 μηι durch die implantierten Aluminiumatome gebildet. Der pn-Übergang 7 zwischen dem p-leitenden Gebiet 6 und dem angrenzenden η-leitenden Teil des Siliciumkörpers endet an der Siliciumoberfläche 2 unterhalb der SiliciumdioxydmaskierungsschichtS.
Die auf der Siliciumdioxydmaskicrungsschicht 3 und auf dem freigelegten Teil 4 der Siliciumoberfläche 2 f>(| liegende Aluminiumschicht 5 bildet einen guten ohmschen Kontakt mit dem p-leitenden Gebiet 6 und wird als Anodenelektrode beibehalten.
Ein Kathodenkontakt wird mit dem angrenzenden n-lcitenden Teil des Siliciumkörpers hergestellt. Die hr> Siliciumscheibe wird in einzelne Halbleiterkörper für jede pn-Diode unterteilt (siehe F7 i g. 3). In der hergestellten Anordnung is! die Siüciumdioxydmaskierungsschicht 3 als isolierende Schicht zur Isolierung eines Teiles der Anodenelektrode 5 gegen den η-leitenden Teil des Siliciumkörpers und als passivierende Schicht auf der Oberfläche 2, an der der pn-übergang 7 endet, vorhanden.
pn-Übergangsdioden mit einer Durchbruchspannung von 15 V sind auf diese Weise hergestellt worden.
Beispiel 2
Bei der Herstellung einer Schottky-Grenzschichtdiode wird auf einer Siliciumoberfläche eine Siliciumdioxydschicht mit einer Dicke von etwa 0,5 μίτι gebildet. Die Siliciumdioxydschicht weist eine öffnung auf, durch die ein Teil der Siliziumdioxydoberfläche vom p-Leitfähigkeitstyp freigelegt wird. Eine Elektrode in Form einer Goldschicht mit einer Dicke von etwa 0,05 μπι wird durch selektives Niederschlagen von Gold auf dem freigelegten Teil der Siliciumoberfläche und auf angrenzenden Teilen der Siliciumdioxydschicht gebildet. Die Goldschicht-Elektrode bildet mit dem freigelegten η-leitenden Oberflächenteil des Siliciumkörpers einen Schottky-Übergang.
Ein verunreinigender Film aus z. B. absorbierten Atomen oder Molekülen und Oberflächenreaktionsprodukten ist aber oft auf der Siliciumoberfläche vorhanden und verhindert die Bildung eines innigen Kontakts zwischen der Goldschicht-Elektrode und der Siliciumoberfläche.
Fig.4 zeigt eine weitere Stufe der Herstellung der Schottky-Grenzschichtdiode, bei der, wie mit Pfeilen angedeutet ist, Ionen auf die Siliciumoberfläche 12 gerichtet werden und dann die Goldschicht-Elektrode 15 bombardieren. Ein schwereres Ion eines inerten Gases, z. B. Xenon, wird benutzt, das aus einer Xenon-Gasentladung erhalten wird. Die bombardierenden Xenonionen bewirken durch Energieübertragung, daß Goldatome durch den verunreinigenden Film hin in den Teil 14 der Siliciumoberfläche 12, der nicht mit der Siliciumdioxydschicht 13 überzogen ist, eindringen. Die Energie der bombardierenden Xenonionen ist derart, daß die Goldatome, die in die Siliciumoberfläche 12 eindringen, an der Oberfläche einen innigen gleichrichtenden Kontakt zwischen der Goldschicht-Elektrode 15 und dem η-leitenden Siliciumkörper bilden und nicht tief zur Bildung eines Gebietes in den Körper eindringen. Die Zusammensetzung und die Dicke der Goldschicht-Elektrode 15 sind derart gewählt, daß die die Goldschicht bombardierenden Xenonionen absorbiert werden und nicht in die Siliciumoberfläche 12 eindringen. Die Ionen, die Teile der Siliciumdioxydschicht 13 bombardieren, die nicht mit der Goldschicht-Elektrode 15 überzogen sind, werden in der Siliciumdioxydschicht 13 absorbiert. Eine Ausglühbehandlung bei hoher Temperatur ist nicht erforderlich.
Beispiel 3
Bei der Herstellung eines gesonderten Feldeffekttransistors mit isolierter Gateelektrode, von der Stufen in den Fig. 5 bis 8 gezeigt sind, wird eine Siliciumdioxydschicht mit einer Dicke von etwa 1 μπι auf einer η-leitenden Siliciumoberfläche 22 angewachsen. Durch photolithographische Ätztechniken wird eine öffnung mit einer Breite von 40 μηι in der Siliciumdioxydschicht angebracht, durch die ein Teil der Siliciumoberfläche 22 freigelegt wird. Auf diese Weise wird eine verhältnismäßig dicke Siliciumdioxydmaskierungsschicht 23 auf der Siliciumoberfläche 22 gebildet.
Eine Siüciumdioxydschich! 24 mit einer Dicke von
VI
weniger als 1000 A wird auf dem freigelegten Teil der Siliciumoberfläche 22 dadurch angewachsen, daß der Körper 21 bei 10000C in einem Strom feuchten Sauerstoffes erhitzt wird; siehe Fig.5. Die Dicke der verhältnismäßig dicken Siliciumdioxydmaskierungsschicht 23 wird während dieser Stufe vergrößert.
Durch photolithographische Ätztechniken werden dann öffnungen mit einer Breite von etwa 5 μπι in der Siliciumdioxydschicht 24 angebracht, durch die Teile 25 und 26 der Siliciumoberfläche 22 freigelegt werden, und zwar an denjenigen Stellen, wo Source- und Drainelektroden die Source- und Draingebiete des Transistors kontaktieren werden. Auf diese Weise wird eine verhältnismäßig dünne Siliciumdioxydschicht 24 gebildet. Nickel wird selektiv auf der verhältnismäßig dünnen Siliciumdioxydschicht 24 zwischen den öffnungen für die Source- und Drainelektroden zur Bildung einer verhältnismäßig dicken metallenen Gateelektrode 27 des Feldeffekttransistors niedergeschlagen. Die metallene Gateelektrode 27 weist eine Breite von 5 μπι auf, und diese Breite bestimmt, wie aus Nachstehendem hervorgeht, die Länge des stromführenden Kanals des Transistors. Die erhaltene Struktur ist in F i g. 6 dargestellt.
Aluminium wird auf den Siliciumdioxydschichten 23 und 24, auf der Nickel-Gate-Elektrode 27 und auf den freigelegten Teilen 25 und 26 der Siliciumoberfläche 22 zur Bildung einer Aluminiumschicht 28 mit einer Dicke von 0,06 μπι niedergeschlagen. Die Außengrenze der Aluminiumschicht 28 wird auf der verhältnismäßig dicken Siliciumdioxydmaskierungsschicht 23 durch photolithographische Ätztechniken definiert.
Wie mit Pfeilen in F i g. 7 angedeutet ist, werden Ionen auf die Siliciumoberfläche 22 gerichtet und bombardieren dann die Aluminiumschicht 28. Ein Bündel von 160-keV-Kryptonionen kann benutzt werden. Bombardierenden Ionen übertragen kinetische Energie auf Aluminiumatome, die also in die Siliciumdioxydschichten 23 und 24, in die Nickel-Gate-Elektrode 27 und in die Teile 25 und 26 der Siliciumoberfläche 22 eindringen. Aluminiumatome, die sowohl in die verhältnismäßig dicke Nickel-Gate-Elektrode 27 als auch in die Siliciumdioxydschicht 23 eindringen, werden darin absorbiert und dringen nicht in die Siliciumoberfläche 22 ein. Aluminiumatome, die in die verhältnismäßig dünne Siliciumdioxydschicht 24 eindringen, dringen durch diese Schicht 24 in die Siliciumoberfläche 22 ein. Demzufolge werden Aluminiumatome selektiv in die Siliciumoberfläche 22 implantiert, wie in F i g. 7 mit gestrichelten Linien angegeben ist. Während des Ionenbeschusses wird der Körper 21 auf 4500C zum Durchführen einer Ausglühbehandlung bei mäßiger Temperatur erhitzt.
Die Aluminiumatome, die selektiv in die n-leitende Siliciumoberfläche 22 implantiert sind, bilden p-leitende Source- und Drainzonen 29 und 30, die an die Oberfläche 22 grenzen, während der durch die Nickel-Gate-Elektrode 27 maskierte Teil der Oberfläche 22 das stromführende Kanalgebiet 31 des Feldeffekttransistors bildet. Demzufolge werden benachbarte Enden der Source- und Drainzonen 29 und 30 und die zwischenliegenden Stellen des Kanalgebietes 31 automatisch mit einer sehr geringen gegenseitigen Überlappung fluchtrecht zu der Nickel-Gate-Elektrode 27 angeordnet, so daß die Breite der Gateelektrode 27 die Länge des Kanalgebietes 31 zwischen den Sourte- und Drainzonen 29 und 30 bestimmt. Die von dem Kanalgebiet 31 abgekehrte Außenoberfläche sowohl der Source- als auch der Drainzone wird durch den maskierenden Effekt der verhältnismäßig dicken Siliciumdioxydmaskierungsschicht 23 bestimmt.
Bei der Wahl der Dicke der Nickel-Gate-Elektrode 27 wird der ungünstige Effekt auf die Eigenschaften des unmittelbar unterhalb der Gateelektrode 27 liegenden Teiles der Siliciumdioxydschicht 24 in der hergestellten Anordnung berücksichtigt; ein derartiger ungünstiger Effekt kann durch Rückstoß-Implantation von Alumi-
lu niumatomen in diesen Teil herbeigeführt werden. Die Nickel-Gate-Elektrode 27 weist also eine Dicke auf, die genügend groß ist, um diesen ungünstigen Effekt auf einen zulässigen Pegel herabzusetzen.
Die Dicke der Siliciumdioxydschicht 24 ist derart gewählt, daß durch Rückstoß implantierte Aluminiumatome in diese Schicht eindringen können, damit eine akzeptable Konzentration in den Source- und Drainzonen 29 und 30 erhalten werden kann, während außerdem in Kombination mit der Aluminiumschicht 28 wenigstens der größte Teil der bombardierenden Kryptonionen absorbiert wird.
Durch die öffnungen in der verhältnismäßig dünnen Siliciumdioxydschicht 24 bildet die Aluminiumschicht 28 einen Kontakt mit den Source- und Drainzonen 29 und 30 auf Teilen 25 und 26 der Siliciumoberfläche 22. Dadurch, daß die durch Rückstoß implantierten Aluminiumatome in diese Teile 25 und 26 eindringen, wird ein inniger Kontakt zwischen der Aluminiumschicht 28 und den Oberflächenteilen 25 und 26 der Source· und Draingebiete 29 und 30 hergestellt. Einige der bombardierenden Ionen dringen in die Aluminiumschicht 28 ein und werden also in den Oberflächenteilen 25 und 26 des Siliciumkörpers, die nicht mit den Siliciumdioxydschichten 23 und 24 überzogen sind, absorbiert. Wenn ein Bündel bombardierender Kryptonionen benutzt wird, beeinflussen diese Ionen die Eigenschaften der Anordnung nicht in störendem Maße, vorausgesetzt, daß die absorbierten Kryptonkonzentrationen in diesen Oberflächenteilen 25 und 26 nicht zu hoch sind. Diese Ionen haben die Neigung, aus dem Silicium herauszudiffundieren.
Wenigstens ein mittlerer Teil der Aluminiumschicht 28 wird durch photolithographische Ätztechniken entfernt, so daß die verbleibenden Teile 32 und 33 der Aluminiumschicht 28 gegeneinander isolierte Source- und Drainelektrodenverbindungen des Feldeffekttransistors bilden.
In diesem Beispiel wird die Scheibe anschließend zur Bildung der einzelnen Halbleiterkörper mit der in Fig.8 gezeigten Struktur und mit Zuflußleitern S, C und D unterteilt, welche Leiter mit der Source, der Gateelektrode und dem Drain verbunden sind.
Bei einer Abwandlung dieses Beispiels ist die Anordnung eine integrierte Schaltung mit einem Halbleiterkörper mit Gebieten verschiedener Feldeffekttransistoren mit isolierter Gateelektrode, die auf die in diesem Beispiel beschriebene Weise hergestellt sind. Nach dem Ionenbeschuß werden Teile der Aluminiumschicht 28 entfernt, während verbleibende Teile der Aluminiumschicht 28 und die Nickel-Gate-Elektrode 27 Elektrodenverbindungen mit und Verbindungen zwischen einzelnen Feldeffekttransistoren bilden. Die integrierte Schaltung wird also dadurch gebildet, daß eine isolierende und passivierende Schicht 23 und 24 auf einer Halbleiteroberfläche angebracht und eine Metallschicht 27 und 28 für ein Kontaktierungs- und Verbindungsmuster auf der isolierenden und passivierenden Schicht und auf freigelegten Teilen der
Halbleiteroberfläche angebracht wird, wonach auf der Halbleiteroberfläche Halbleitergebiete der integrierten Schaltung durch Einführung von Dotierungsatomen in den Halbleiterkörper aus der Metallschicht angebracht werden. Die Metallschicht ist eine mehrfache Schicht, und verdickte Teile 27 und 23 der Metallschicht und der Isolierschicht dienen zur Maskierung von Oberflächenteilen des Halbleiterkörpers gegen Implantation.
Sowohl in diesem Beispiel als auch in der Abwandlung dieser Beispiele wird beim Anbringen der Aluminiumschicht 28 während des lonenbeschusses auf der isolierenden Schicht 23, 24 eine ununterbrochene leitende Schicht gebildet, die die Nickel-Gate-Elektrode 27 und die Oberflächenteile 25 und 26 des Siliciumkörpers an ein gemeinsames Potential anlegt. Dies kann vorteilhaft sein bei der Herabsetzung hoher örtlicher Ladungskonzentrationen, die durch einen Ionenbeschuß auftreten können und Durchschlag der Isolierschicht und unerwünschte Oberflächeneffekte herbeiführen können. Die ununterbrochene leitende Scnicht sorgt dafür, daß die angrenzenden Oberfiächenteile auf einem praktisch gleichen Potential gehalten werden, während diese Schicht vorteilhaft an eine geeignete Spannungsquelle dadurch angeschlossen werden kann, daß z. B. die Schicht mit der Masse des Ionenbeschleunigers verbunden wird.
Beispiel 4
Bei der Herstellung eines gesonderten bipolaren npn-Transistors, von der Stufen in den Fig. 9—12 gezeigt sind, wird von einem η-leitenden Siüciumkörper 61 ausgegangen, der einen Teil einer n-leitenden Siliciumscheibe mit einer epitaktischen Schicht auf einem gut leitenden Substrat vom n+-Leitfähigkeitstyp bildet.
Antimon wird auf wenigstens einem Teil der Oberfläche 62 des Siliciumkörpers 61 zur Bildung einer 0,03 μΐη dicken Antimonschicht 63 niedergeschlagen.
Die Siliciumoberfläche 62 ist eine Oberfläche der η-leitenden epitaktischen Schicht. Der Rand der Antimonschicht 63 wird durch photclithographische Ätztechniken derart definiert, daß die Antimonschicht 63 eine Breite von etwa 5 μπι aufweist und nur einen Teil der Siliciumoberfläche 62 bedeckt.
Aluminium wird auf der Antimonschicht 63 und auf den angrenzenden freigelegten Teilen der Siliciumoberfläche 62 zur Bildung einer verhältnismäßig dünnen Aluminiumschicht 64 mit einer Dicke von etwa 0,05 μίτι niedergeschlagen. Antimon ist ein Donatordotierungselement in Silicium, während, wie oben bereits erwähnt wurde, Aluminium ein Akzeptordotierungselement ist.
Wie mit Pfeilen in Fig.9 angedeutet ist, werden Ionen auf die Siliciumoberfläche 62 gerichtet und bombardieren dann die Aluminiumschicht 64 und die Antimonschicht 63 und bewirken durch Energieübertragung, daß Antimonatome und Aluminiumatome in die Siliciumoberfläche 62 eindringen.
Die bombardierenden Ionen sind Kryptenionen und sind aus einer Krypton-Gasentladung erhalten. Während des lonenbeschusses wird der Siüciumkörper 61 &o auf einer Temperatur von etwa 450° C gehalten.
Aluminiumatome dringen in die Antimonschicht 63 und in die Siliciumoberfläche 62 ein zur Bildung eines p-leitenden Gebietes, das zu dem Basisgebiet 65 des bipolaren npn-Transistors gehört. Da Antimonatome schwerer als Aluminiumatome sind, dringen sie in die Siliciumoberfläche 62 bis zu einem flacheren Pegel ein und bilden ein η-leitendes, an die Oberfläche grenzendes Gebiet, das zu dem Emiitergebiel 66 des Transistors gehört. Der Emitter-Basis-pn-Übergang67 endet an der Siliciumoberfläche 62.
Während des lonenbeschusses und der sich daraus ergebenden Atomimplantation werden innige Kontakte zwischen der Aluminiumschicht 64 und der Antimonschicht 63, zwischen der Antimonschicht 63 und der Siliciumoberfläche 62, und zwischen der Aluminiumschicht 64 und der Siliciumoberfläche 62 gebildet. Teile sowohl der Aluminiumschicht 64 als auch der Antimonschicht 63 können also zur Bildung von Basis- und Emitter-Elektroden des Transistors beibehalten werden. Eine Ausnahme ergibt sich, wenn der Transistor für Betrieb bei hoher Frequenz eingerichtet ist, in welchem Falle es ratsam sein kann, Antimon aus der Emitter-Elektrode zu entfernen. In diesem Beispiel werden jedoch durch photolithographische Ätztechniken Teile der Aluminiumschicht 64 und nur Teile der Antimonschicht 63 entfernt, so daß verbleibende Teile 68 und 69 gegeneinander isolierte Emitter- bzw. Basis-Elektroden bilden (siehe Fig. 10). Der gut leitende Substratteil vom n-Leitfähigkeitstyp des Siliciumkörpers 61 bildet die Kollektor-Elektrode des Transistors.
Bevor die Scheibe zur Bildung der einzelnen Körper unterteilt wird, ist es wünschenswert, eine isolierende und passivierende Schicht auf freigelegten Teilen der Siliciumoberfläche 62, insbesondere auf dem Oberflächenteil, an dem der Emitter-Basis-pn-Übergang 67 endet, anzubringen. Diese Schicht wird durch eine Silanbearbeitung unter Verwendung von Tetraepoxysilan (Teos) angebracht. Auf dem ICörper wird bei etwa 450° C eine Siliciumdioxydschicht 70 auf den freigelegten Teilen der Siliciumoberfläche 62 und auf den Metallschichtteilen 68 und 69 niedergeschlagen, die die Emitter- bzw. die Basis-Elektrode bilden; siehe F i g. 11.
Die Metallschichtteile 68 und 69, die die Emitter- bzw. die Basis-Elektrode bilden, werden wieder dadurch freigelegt, daß das Muster der Siliciumdioxydschicht 70 unter Verwendung photolithographischer Ätztechniken definiert wird, wonach die Siliciumscheibe zur Bildung einzelner Körper mit der in F i g. 12 gezeigten Struktur unterteilt wird.
Beispiel 5
Bei der Herstellung einer durch Luft isolierten integrierten Schaltung, von der eine Stufe in Fig. 13 gezeigt ist, wird von einem Siliciumkörper 71 ausgegangen, der einen Teil einer Siliciumscheibe mit einer η-leitenden epitaktischen Schicht und einem p-leitenden Substrat bildet. Nur derjenige Teil des Körpers 71, der Gebiete eines bipolaren Transistors, einer Übergangsdiode und eines Widerstandes der integrierten Schaltung enthalten wird, ist in der Zeichnung dargestellt. Restliche, nicht dargestellte Teile des Körpers 71 werden Gebiete der übrigen Schaltungselemente der vollständigen integrierten Schaltung enthalten.
Antimon wird auf der ganzen Oberfläche 72 des Siliciumkörpers 71 zur Bildung einer 0,03 μπι dicken Antimonschicht 73 niedergeschlagen. Die Siliciumoberfläche 72 ist eine Oberfläche der η-leitenden epitaktischen Schicht. Aluminium wird auf der ganzen Antimonschicht 73 zur Bildung einer 0,05 μίτι dicken Aluminiumschicht 74 niedergeschlagen.
Wie mit Pfeilen in Fig. 13 angedeutet ist, werden Ionen auf die Siliciumoberfläche 72 gerichtet und bombardieren dann die Aluminiumschicht 74 und die Antimonschicht 73 und bewirken durch Energieübertragung, daß Antimon- und Alurniniumatome in die
Siliciumoberfläche 72 eindringen. Die bombardierenden Ionen sind Kryptonionen und werden aus einer Krypton-Gasentladung als ein Ionenbündel mit modulierter Energie erhalten. Zu gleicher Zeit wird eine Ausglühbehandlung bei 4500C durchgeführt. Die Energie des Bündels variiert von einem niedrigen Pegel E\ über einen zwischenliegenden Pegel £2 zu einem höheren Pegel £j. Kryptonionen mit einer hohen dem Pegel F3 entsprechenden Energie weisen eine genügende Energie auf, um durch die Aluminiumschicht 74 in die Antimonschicht 73 einzudringen und zu bewirken, daß sowohl Aluminiumatome aus der Schicht 74 als auch Antimonatome aus der Schicht 73 in die Siliciumoberfläche 72 eindringen. Bombardierende Kryptonionen mit einer dem Zwischenpegel £2 entsprechenden Energie haben eine genügende Energie, um zu bewirken, daß Aluminiumatome aus der Schicht 74 in die Siliciumoberfläche 72 eindringen, aber ihre Energie ist ungenügend, um durch die Aluminiumschicht 74 hindurchzudringen und zu bewirken, daß Antimonatome in die Oberfläche 72 eindringen, während Aluminiumatome, die durch die Antimonschicht 73 hindurchdringen, nur bewirken, daß eine geringe Anzahl von Antimonatomen in die Siliciumoberfläche 72 eindringt. Kryptonionen mit einer niedrigen dem Pegel E\ entsprechenden Energie haben eine ungenügende Energie, um zu bewirken, daß entweder Aluminium- oder Antimonatome in die Siliciumoberfläche 72 eindringen, während in gewissen Fällen der niedrige Energiepegel £1 praktisch gleich null sein kann, wobei praktisch keine Kryptonionen die die Schichten 73 und 74 bombardieren.
Die Schichten 73 und 74 werden von dem modulierten Energiebündel auf die in Fig. 13 dargestellte Weise abgetastet. Die Energie E der bombardierenden Ionen ist als Funktion der Lage χ über dem Querschnitt des Siliciumkörpers, auf den besondere Ionen gerichtet werden, dargestellt. Wie gezeigt ist, ist die Energiemodulation des Ionenbündels derartig, daß Aluminium- und Antimonatome selktiv zur Bildung voi Gebieten mit der gewünschten in Fig. 13 mit gestrichelten Linien angegebenen Konfiguration in die Halbleiteroberfläche implantiert werden. Demzufolge erscheint der Informationsinhalt des modulierten Energiebündels als ein Implantationsmuster im Siliciumkörper 71.
Implantierte Aluminiumatome bilden in der n-leitenden epitaktischen Schicht p-leitende Gebiete, die das Basisgebiet 75 des bipolaren Transistors T, das Gebiet 76 einer Übergangsdiode D und ein Isolierungsgebiet 77 eines Widerstandes R bilden. Implantierte Antimonatome bilden ein η-leitendes Emittergebiet 78 im Basisgebiet 75 des Transistors T und ein n-leitendes Widerstandsgebiet 79 im Isolierungsgebiet 77.
Auf ähnliche Weise wie im Beispiel 4 werden Teile der Aluminium- und Antimonschichten 74 und 73 entfernt, wobei die verbleibenden Teile Elcktrodcnverbindungen mit den unterschiedlichen Schallungsclcmenten herstellen; eine aus Siliciumdioxyd bestehende isolierende und passivicrcnde Schicht wird nötigenfalls auf freigelegten Teilen der Siliciumoberfläche 72 angebracht, während durch Niederschlagen einer weiteren Metallschicht Verbindungen zwischen den unterschiedlichen Schalungselementen hergestellt werden. Verschiedene Schaltungselemente oder Gruppen von Schalungselementen können dadurch isoliert werden, daß Nuten zwischen ihnen über die ganze Dicke der n-lcitenden epitaktischen Schicht von der Siliciumoberfläche 72 bis zu dem p-lcitcndcn Substrat 71 aeät/l werden.
Beispiel 6
Eine Stufe in der Herstellung eines einzelnen Halbleiterbauteils mit Metallschichtverbindungen auf
■; zwei Pegeln wird nunmehr an Hand der Fig. 14 beschrieben.
Das Halbleiterbauteil weist einen Halbleiterkörper 80 auf, in dem sich Halbleitergebiete der unterschiedlichen Schaltungselemente befinden, die der Deutlichkeit halber nicht dargestellt sind. Auf einer Hauptoberfläche 81 des Körpers 80 ist eine Isolierschicht 82 angebracht. Die Isolierschicht 82 kann aus thermisch angewachsenem Siliciumdioxyd bestehen, wenn der Halbleiterkörper 80 aus Silicium besteht. Ein System von Aluminium-Schichtverbindungen 83 liegt auf der Isolierschicht 82 und bildet einen elektrischen Kontakt mit Gebieten des Halbleiterkörper 80 über öffnungen in der Isolierschicht 82.
Eine weitere Isolierschicht 84, die aus niedergeschlagenem Siliciumdioxyd bestehen kann, wird auf der Isolierschicht 82 und auf dem System von Aluminiumschichtverbindungen 83 angebracht. Ein auf einem zweiten Pegel liegendes System von Aluminiumschichtverbindungen 85 wird auf der weiteren Isolierschicht 84 angebracht und bildet einen elektrischen Kontakt mit Teilen der Verbindungen auf niedrigerem Pegel durch öffnungen in der Isolierschicht 84; die Dicke des auf einem zweiten Pegel liegenden Systems von Aluminiumschichtverbindung 85 ist etwa 0,15 μίτι. Durch das Vorhandensein eines dünnen Filmes aus Aluminiumoxyd oder aus einer anderen Verunreinigung auf der Oberfläche der Aluminiumschichtverbindungen 83 auf niedrigerem Pegel an ihrer Grenzfläche 86 mit den auf dem zweiten Pegel liegenden Aluminiumschichtverbin-
Jj düngen wird aber ein unzweckmäßiger Widerstandskontakt zwischen den beiden Pegeln von Verbindungen 83und85bebildcl.
Fig. 14 zeigt eine weitere Stufe in der Herstellung der elektrischen Anordnung, bei der, wie mit Pfeilen
4n angedeutet ist, Ionen auf die Oberfläche 81 gerichtet werden und die Aiuminiumschichtverbindungen 85 auf dem zweiten Pegel bombardieren. Ein lonenbündel von 120 kEv-Argonionen wird benutzt, das aus einer Argon-Gasentladung erhalten wird. Die bombardieren-
4r> den Argongasionen bewirken durch Energieübertragung, daß Aluminiumatome durch den verunreinigenden Film an der Grenzfläche 86 in einen Oherflächenteil der Aluminiumschichtverbindungen 83 auf niedrigerem Pegel eindringen, der mit dieser Grenzfläche in
ίο Verbindung steht. Diese durch Rückstoß implantierten Aluminiumatome ermöglichen die Bildung eines ohmschen Kontakts mit niedrigem Widerstand zwischen den beiden auf verschiedenen Pegeln liegenden Systemen von Verbindungen 83 und 85.
« Während des lonenbeschusscs wird der Körper au( einer Temperatur von etwa 450"C gehalten. Die Argonionendosis ist etwa 10lfl Ionen/cm2 und die die Schicht 85 bombardierenden Ionen werden darin absorbiert.
mi Wie bei der Abwandlung des Beispiels 3 erwähnt wurde, kann in gewissen ('allen eine integrierte Schaltung dadurch gebildet werden, daß eine isolierende und passivicrende Schicht auf einer Halbleiteroberfläche angebracht, und eine leitende Schicht für ein
h'> Kontakt- und Verbindungsmuster auf der isolierender und passivicrcndcn Schicht und auf freigelegten Teiler der Oberfläche des Halbleiterkörper* angebracht wird wonach auf der lliilbleilcroberfliiche llalbluitergcbietc
der integrierten Schaltung durch Einführung von Dotierungselementen aus der leitenden Schicht in den Halbleiterkörper angebracht werden. Die leitende Schicht kann eine mehrfache Schicht verschiedener Elemente sein, und verdickte Teile der leitenden Schicht und/oder der Isolierschicht können zur Markierung von Oberflächenteilen des Halbleiterkörpers gegen Implantation dienen.
Die Anbringung einer ununterbrochenen leitenden Schicht auf den Isolierschichten und auf der Oberfläche des Körpers ist günstig bei der Herabsetzung hoher örtlicher Ladungskonzentrationen, die infolge eines lonenbeschusses auftreten können und Durchschlag der Isolierschicht und unerwünschte Oberflächeneffekte herbeiführen können. Die ununterbrochene leitende Schicht sorgt dafür, daß die angrenzenden Oberflächenteile auf einem praktisch gemeinsamen Potential gehalten werden und kann vorteilhaft an eine geeignete Spannungsquelle z. B. dadurch angeschlossen werden, daß die Schicht mit einem Massenpunkt auf dem Ionenbeschleuniger verbunden wird.
Obgleich bei den beschriebenen Ausführungsbeispielen ein Teil der das erwähnte Element enthaltenden Metallschicht einem einzigen lonenbeschuß mit einer einzigen inerten Ionenart unterworfen wird, können Teile einer derartigen Metallschicht verschiedenen Beschüssen mit verschiedenen inerten lonenarten, gegebenenfalls mit verschiedener Energie, unterworfen
ίο werden. Ferner kann die Energie der einen Teil der Metallschicht bombardierenden inerten Ionen während der Beschußperioden zum Anbringen eines gewünschten Implantierungskonzentrationsprofils in dem unterhalb des Teiles der Metallschicht liegenden Teil des Substrats geändert werden. Bei den Ausführungsbeispielen können auch andere übliche Techniken und/oder Materialien, z. B. andere halbleiterisolierende und/oder passivierende und leitende Materialien, Dotierungselemente und lonenarten, Anwendung finden.
Hierzu 5 Blatt Zeichnungen

Claims (30)

Patentansprüche:
1. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Metallschicht auf einem Substrat und wenigstens teilweise in Kontakt mit einer Oberflächenzone dieses Substrats angebracht wird, wonach die Metallschicht mit Ionen bombardiert wird und wenigstens ein Teil der Metallschicht in der hergestellten Anordnung als Elektrodenverbindung, die mit wenigstens einem Teil der kontaktierten Oberflächenzone einen Kontakt bildet, beibehalten wird, dadurch gekennzeichnet, daß die bombardierenden Ionen Ionen eines inerten Gases sind und daß die Masse und die kinetische Energie der bombardierenden inerten Gasionen und die Dicke der Metallschicht so gewählt werden, daß aufgrund einer Energieübertragung durch Kollision Atome eines Elements aus der Metallschicht (5, 15, 28, 63, 64, 73, 85) in die kontaktierte Oberflächenzone des Substrats (1, 21, 61,71,83) implantiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Substrat eine zuvor angebrachte weitere Metallschicht (83) verwendet wird, die sich auf einem Träger befindet, so daß die Atome der Metallschicht (85) zur Bildung eines ohmschen Kontakts zwischen den beiden Metallschichten in die unter ihr liegende Oberflächenzone der weiteren Metallschicht (83) eindringen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß als Material für die Metallschichten (83,85) Aluminium verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als inertes Gas Argon verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als inertes Gas Krypton verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Ionen verwendet werden, deren Energie im Bereich von 10—100 keV liegt.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Substrat ein Halbleiterkörper verwendet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Metallschicht mit einer Dicke von höchstens 0,1 μιτι angebracht wird.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Metallschicht mit einer Dicke von mindestens 0,05 μπι angebracht wird.
10. Verfahren nach einem der Ansprüche 7 bis 9, bei dem die Halbleiteranordnung eine Schottky-Diode ist, dadurch gekennzeichnet, daß als Metallschicht eine Metallschicht-Elektrode verwendet wird, die einen Schottky-Übergang mit der Oberfläche des aus einem Halbleiterkörper bestehenden Substrats bildet, so daß die Atome der Metallschicht-Elektrode, die in die kontaktierte Oberflächenzone des Halbleiterkörpers eindringen, an der Oberfläche einen innigen gleichrichtenden Kontakt zwischen der Metallschicht-Elektrode und dem Halbleiterkörper bilden.
11. Verfahren nach einem oder mehreren der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß eine ein Dotierungselement vom einen Leitfähigkeitstyp enthaltende Metallschicht verwendet wird.
12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als Halbleiterkörper ein Halbleiterkörper vom entgegengesetzten Leitfähigkeitstyp als dem der implantierten Atome verwendet wird.
13. Verfahren nach Anspruch 12, bei dem die Halbleiteranordnung eine Anordnung zum Detektieren und/oder Messen von Strahlung ist, dadurch gekennzeichnet, daß die Metallschicht auf der ganzen einen Hauptoberfläche des aus einem Halbleiterkörper vom anderen Leitfähigkeitstyp bestehenden Substrats angebracht und mit Ionen bombardiert wird, um zu bewirken, daß Atome des Dotierungselements in die ganze eine Hauptoberfläche des Halbleiterkörpers vom anderen Leitfähigkeitstyp eindringen und im Halbleiterkörper eine flache Oberflächenzone vom einen Leitfähigkeitstyp bilden, die mit dem angrenzenden Teil des Halbleiterkörpers vom anderen Leitfähigkeitstyp einen strahlungsempfindlichen pn-übergang bildet.
14. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß eine Maskierungsschicht selektiv auf der Oberfläche des aus einem Halbleiter bestehenden Substrats angebracht wird, und daß die Metallschicht auf der Maskierungsschicht und auf wenigstens einem unmaskierten Teil der Halbleiteroberfläche angebracht wird, wobei die Zusammensetzung und die Dicke der Maskierungsschicht derart gewählt sind, daß, wenn die bombardierenden inerten Gasionen auf die ganze erwähnte Halbleiteroberfläche gerichtet werden, Atome aus der Metallschicht, die in die Maskierungsschicht eindringen, nicht in die Oberfläche des Halbleiterkörpers eindringen, so daß die Implantation selektiv erfolgt.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Maskierungsschicht aus Siliciumdioxid besteht, und daß wenigstens ein Teil der Schicht in der hergestellten Anordnung als eine isolierende und/oder passivierende Schicht auf der Halbleiteroberfläche beibehalten wird.
16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Atome des Dotierungselements, die selektiv in die Halbleiteroberfläche implantiert werden, ein an die Oberfläche grenzendes Gebiet vom einen Leitfähigkeitstyp bilden, das mit dem angrenzenden Teil des Halbleiterkörpers vom anderen Leitfähigkeitstyp einen pn-übergang bildet, der an der erwähnten Halbleiteroberfläche unterhalb der Siliciumdioxidmaskierungsschicht endet.
17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Maskierungsschicht aus Metall besteht, und daß wenigstens ein Teil des Musters in der hergestellten Anordnung als Elektrodenteil der Anordnung beibehalten wird.
18. Verfahren nach Anspruch 17, bei dem die Halbleiteranordnung einen Feldeffekttransistor mit isolierter Gateelektrode enthält, dadurch gekennzeichnet, daß die metallene Maskierungsschicht eine metallene Gateelektrode (27) enthält, die auf einer verhältnismäßig dünnen Isolierschicht (24) auf der Halbleiteroberfläche angebracht wird, und daß die Atome des Dotierungselements vom einen Leitfähigkeitstyp, die aus der Metallschicht (28) selektiv in die Halbleiteroberfläche (22) implantiert werden, Source- und Drainzonen (29, 30) vom einen Leitfähigkeitstyp bilden, die an die Oberfläche grenzen, wobei der Teil der Halbleiteroberfläche,
der durch die metallene Gateelektrode (27) gegen Implantation maskiert ist, das Kanalgebiet des Feldeffekttransistors bildet.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß eine weitere verhältnismäßig dicke Maskierungsschicht (23) selektiv auf der Halbleiteroberfläche angebracht wird, bevor auf dieser Oberfläche die das Dotierungselement enthaltende Metallschicht (28) angebracht wird, und daß während des Ionenbeschusses die weitere Maskierungsschicht (23) gegen Implantation des Dotierungselements maskiert und auf diese Weise die vom Kanalgebiet abgekehrten Außenränder der Source- und Drainzonen difiniert.
20. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß zusätzlich zu der ein Dotierungselement des einen Leitfähigkeitstyps enthaltenden ersten Metallschicht (54; 74) eine zweite ein Dotierungselement vom anderen Leitfähigkeitstyp enthaltende Metallschicht (63; 73) auf der Oberfläche des aus einem Halbleiter bestehenden Substrats angebracht wird, und daß die beiden Metallschichten (63, 64; 73, 74) gleichzeitig mit inerten Gasionen bombardiert werden, die durch Energieübertragung bewirken, daß Atome der beiden Dotierungselemente in die Halbleiteroberfläche eindringen.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die das Dotierungselement vom einen Leitfähigkeitstyp enthaltende erste Metallschicht (64; 74) auf der zweiten Metallschicht (63; 73) vom anderen Leitfähigkeitstyp angebracht wird.
22. Verfahren nach Anspruch 21, bei dem die Halbleiteranordnung einen bipolaren Transistor enthält, dadurch gekennzeichnet, daß die zweite, das Dotierungselement vom anderen Leitfähigkeitstyp enthaltende Metallschicht (63) selektiv auf der Halbleiteroberfläche (62) angebracht wird, daß die das Dotierungselement vom einen Leitfähigkeitstyp enthaltende erste Metallschicht (64) auf der zweiten Metallschicht (63) und auf einem freigelegten Teil der Halbleiteroberfläche (62) angebracht wird; und daß während des Beschüsses mit den inerten Gasionen Atome des Dotierungselements vom einen Leitfähigkeitstyp in die Halbleiteroberfläche eindringen und ein Gebiet dieses einen Leitfähigkeitstyps bilden, das zu der Basiszone des Transistors gehört, während Atome des Dotierungselements vom anderen Leitfähigkeitstyp in die Halbleiteroberfläche weniger tief eindringen und das Gebiet vom anderen Leitfähigkeitstyp bilden, das zu der Emitterzone (66) des Transistors gehört, wobei der Emitter-Basis-pn-Übergang (67) an der Halbleiteroberfläche (62) endet.
23. Verfahren nach Anspruch 22, bei dem die Halbleiteranordnung eine integrierte Schaltung mit einem bipolaren Transistor und mindestens einem weiteren Schaltungselement ist, dadurcn gekennzeichnet, daß die Atome der beiden Dotierungs-elemente zur gleichzeitigen Bildung von Halbleiterzonen des bipolaren Transistors und des weiteren Schaltungselements selektiv in die Halbleiteroberfläche implantiert werden.
24. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die beiden aufeinanderliegenden Metallschichten (73, 74) auf der ganzen Halbleiteroberfläche (72) angebracht und von einem Bündel inerter Gasionen mit modulierter Energie abgetastet werden, wobei die Energiemodulation derartig ist, daß die Atome der beiden Dotierungselemente zur Bildung von Halbleiterzonen mit der gewünschten Konfiguration der Halbleiteranordr) nu.ng selektiv in die Halbleiteroberfläche implantiert werden.
25. Verfahren nach einem der Ansprüche 7 bis 24, dadurch gekennzeichnet, daß als Substrat ein Halbleiterkörper aus Silicium verwendet wird.
ι» 26. Verfahren nach einem der Ansprüche 11 bis 25,
dadurch gekennzeichnet, daß für die erste oder die zweite Metallschicht Aluminium verwendet wird.
27. Verfahren nach einem der Ansprüche 11 bis 25, dadurch gekennzeichnet, daß für die erste oder die
i") zweite Metallschicht Antimon verwendet wird.
28. Verfahren nach einem der Ansprüche 7 bis 24, dadurch gekennzeichnet, daß als Substrat ein Halbleiterkörper aus Germanium verwendet wird.
29. Verfahren nach einem der Ansprüche 7 bis 24, dadurch gekennzeichnet, daß als Substrat ein Halbleiterkörper verwendet wird, der aus einer A'"BV-Verbindung besteht.
30. Verfahren nach einem der Ansprüche 7 bis 24, dadurch gekennzeichnet, daß ein Halbleiterkörper
i) verwendet wird, der aus einer A"BV1-Verbindung besteht.
DE2056220A 1969-11-19 1970-11-16 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2056220C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB5657469 1969-11-19

Publications (3)

Publication Number Publication Date
DE2056220A1 DE2056220A1 (de) 1971-05-27
DE2056220B2 true DE2056220B2 (de) 1978-05-11
DE2056220C3 DE2056220C3 (de) 1979-01-18

Family

ID=10476969

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2056124A Expired DE2056124C3 (de) 1969-11-19 1970-11-14 Verfahren zur Herstellung einer Halbleiteranordnung
DE2056220A Expired DE2056220C3 (de) 1969-11-19 1970-11-16 Verfahren zur Herstellung einer Halbleiteranordnung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2056124A Expired DE2056124C3 (de) 1969-11-19 1970-11-14 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (9)

Country Link
US (1) US3747203A (de)
BE (2) BE759057A (de)
CH (2) CH519789A (de)
DE (2) DE2056124C3 (de)
ES (1) ES385638A1 (de)
FR (2) FR2067382B1 (de)
GB (1) GB1336845A (de)
NL (2) NL163059C (de)
SE (2) SE360949B (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1355806A (en) * 1970-12-09 1974-06-05 Mullard Ltd Methods of manufacturing a semiconductor device
FR2123179B1 (de) * 1971-01-28 1974-02-15 Commissariat Energie Atomique
US3864817A (en) * 1972-06-26 1975-02-11 Sprague Electric Co Method of making capacitor and resistor for monolithic integrated circuits
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit
GB1459231A (en) * 1973-06-26 1976-12-22 Mullard Ltd Semiconductor devices
US3871067A (en) * 1973-06-29 1975-03-18 Ibm Method of manufacturing a semiconductor device
US3887994A (en) * 1973-06-29 1975-06-10 Ibm Method of manufacturing a semiconductor device
US3873372A (en) * 1973-07-09 1975-03-25 Ibm Method for producing improved transistor devices
US3969150A (en) * 1973-12-03 1976-07-13 Fairchild Camera And Instrument Corporation Method of MOS transistor manufacture
JPS571149B2 (de) * 1974-08-28 1982-01-09
FR2288390A1 (fr) * 1974-10-18 1976-05-14 Thomson Csf Procede de realisation d'une structure semi-conductrice pour hyperfrequence et composant electronique ainsi obtenu
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US3912546A (en) * 1974-12-06 1975-10-14 Hughes Aircraft Co Enhancement mode, Schottky-barrier gate gallium arsenide field effect transistor
US4096622A (en) * 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
JPS52156576A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of mis semiconductor device
NL7607095A (nl) * 1976-06-29 1978-01-02 Philips Nv Trefplaatmontage voor een opneembuis, en werkwijze voor de vervaardiging daarvan.
GB1596184A (en) * 1976-11-27 1981-08-19 Fujitsu Ltd Method of manufacturing semiconductor devices
US4290184A (en) * 1978-03-20 1981-09-22 Texas Instruments Incorporated Method of making post-metal programmable MOS read only memory
US4408216A (en) * 1978-06-02 1983-10-04 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier for low reverse leakage over wide temperature range
US4268950A (en) * 1978-06-05 1981-05-26 Texas Instruments Incorporated Post-metal ion implant programmable MOS read only memory
US4208780A (en) * 1978-08-03 1980-06-24 Rca Corporation Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer
US4536223A (en) * 1984-03-29 1985-08-20 Rca Corporation Method of lowering contact resistance of implanted contact regions
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
US6268657B1 (en) * 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
GB9525784D0 (en) * 1995-12-16 1996-02-14 Philips Electronics Nv Hot carrier transistors and their manufacture
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US8395132B2 (en) 2007-06-25 2013-03-12 International Rectifier Corporation Ion implanting while growing a III-nitride layer
US9218991B2 (en) * 2007-06-25 2015-12-22 Infineon Technologies Americas Corp. Ion implantation at high temperature surface equilibrium conditions
US8598025B2 (en) 2010-11-15 2013-12-03 Varian Semiconductor Equipment Associates, Inc. Doping of planar or three-dimensional structures at elevated temperatures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3328210A (en) * 1964-10-26 1967-06-27 North American Aviation Inc Method of treating semiconductor device by ionic bombardment
FR1464220A (fr) * 1964-12-24 1966-07-22 Sprague Electric Co Fabrication d'un dispositif semi-conducteur
US3451912A (en) * 1966-07-15 1969-06-24 Ibm Schottky-barrier diode formed by sputter-deposition processes
US3413531A (en) * 1966-09-06 1968-11-26 Ion Physics Corp High frequency field effect transistor
US3562022A (en) * 1967-12-26 1971-02-09 Hughes Aircraft Co Method of doping semiconductor bodies by indirection implantation
GB1244225A (en) * 1968-12-31 1971-08-25 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
NL7016626A (de) 1971-05-24
SE360218B (de) 1973-09-17
FR2067383B1 (de) 1976-02-06
DE2056124B2 (de) 1978-05-11
FR2067383A1 (de) 1971-08-20
ES385638A1 (es) 1973-08-16
FR2067382A1 (de) 1971-08-20
DE2056220C3 (de) 1979-01-18
DE2056124C3 (de) 1979-01-18
NL163058B (nl) 1980-02-15
NL163058C (nl) 1980-07-15
BE759057A (de) 1971-05-17
NL163059B (nl) 1980-02-15
BE759058A (de) 1971-05-17
SE360949B (de) 1973-10-08
CH531256A (de) 1972-11-30
GB1336845A (en) 1973-11-14
NL163059C (nl) 1980-07-15
CH519789A (de) 1972-02-29
US3747203A (en) 1973-07-24
DE2056124A1 (de) 1971-05-27
NL7016629A (de) 1971-05-24
DE2056220A1 (de) 1971-05-27
FR2067382B1 (de) 1976-05-28

Similar Documents

Publication Publication Date Title
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE2354523C3 (de) Verfahren zur Erzeugung von elektrisch isolierenden Sperrbereichen in Halbleitermaterial
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE2160450B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3115596C2 (de)
DE2060348C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2253683A1 (de) Ionengespickter widerstand und verfahren zum herstellen eines derartigen widerstands
DE2627922A1 (de) Halbleiterbauteil
DE19752052A1 (de) Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee