DE2422120A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE2422120A1
DE2422120A1 DE2422120A DE2422120A DE2422120A1 DE 2422120 A1 DE2422120 A1 DE 2422120A1 DE 2422120 A DE2422120 A DE 2422120A DE 2422120 A DE2422120 A DE 2422120A DE 2422120 A1 DE2422120 A1 DE 2422120A1
Authority
DE
Germany
Prior art keywords
metal layer
silicon
aluminum
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2422120A
Other languages
English (en)
Other versions
DE2422120C3 (de
DE2422120B2 (de
Inventor
E Hal Bogardus
Peter Peressini
Timothy Martin Reith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2422120A1 publication Critical patent/DE2422120A1/de
Publication of DE2422120B2 publication Critical patent/DE2422120B2/de
Application granted granted Critical
Publication of DE2422120C3 publication Critical patent/DE2422120C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3215Doping the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/91Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

iiöblingen, den 21. ϊ-iärz 1374 gg-fe-fr
Anmelderin: International business Hachines
Corporation, Armonk, K.Y. 10504
zeitliches -Aktenzeichen; Neuanmeldung Aktenzeichen der Anmelderin: FI 9 72 170
Verfanren zur Herstellung einer Halbleiteranordnung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, bei der auf ein Halbleiterplättchen eine Öffnungen aufweisende Isolationsschicht aufgebracht ist und bei der sich auf dieser Isolationsschicht eine IletalIschient befindet, die in Bereich der Öffnungen das Halbleitermaterial kontaktierende Elektroden bildet.
Bei der Herstellung von Halbleiteranordnungen tritt häufig das Problem auf, daß das Halbleitermaterial des Halbleiterplättchens in eine darauf aufgebrachte Metallschicht bzw. daß das Metall der Metallschicht in das Ilalbleiterplättchen diffundiert, wenn die Halbleiteranordnung im weiteren Herstellungsverfahren einer Wärmebehandlung auszusetzen ist. Dieses Problem tritt also beispielsweise bei der Herstellung der ohm1sehen Kontakte mit dem Halbleiterplättchen auf. Ist beispielsweise ein in dem Halbleiterplättchen erzeugter flacher Emitter-Basis-Übergang zu kontaktieren, so kann durch die genannten Diffusionsvorgänge dieser Halbleiterübergang kurzgeschlossen werden. Derartige Probleme wurden beispielsweise bei Halbleiteranordnungen festgestellt, bei denen das Halbleiterplättchen aus Silizium und die Metallschicht aus Aluminium besteht.
Es ist bereits aus dem US-Patent 3 382 568 ein Verfahren bekannt, das der Lösung dieses Problems dient. Dabei wird Silizium auf eine Aluminium enthaltende Matallschicht aufgedampft. Das Aufdamp-
409884/0872
fen muß vor der Ätzung der Metallschicht zur Bildung der Blektroden erfolgen, da das Silizium nur auf die Oberfläche der Metallschicht aufgedampft werden kann, Un1 zu verhindern, daß es auf die Siliziuradioxydschicht aufgebracht wird, auf der sich die Metallschicht befindet. Da es also erforderlich ist, daß das Silizium auf die Metallschicht aufgebracht v/ird, bevor die Iletallschicht geätzt wird, muß zur Bildung der metallischen Leitungen bzw. Elektroden eine aus dem Silizium und der Aluminium enthaltenden Metallschicht bestehende Verbindung geätzt werden. Es hat sich gezeigt, daß die Kontrolle der Ätzung einer Verbindung aus Silizium und Aluminium oder aus Silizium und Aluminium-Kupfer schwierig ist. In machen Fällen ist es hierbei sogar erforderlich, ein zweistufiges Ätzverfahren anzuwenden.
Außerdem ist feststellen, daß beim Aufdampfen von Silizium auf eine Metallschicht, die Aluminium oder Aluminium-Kupfer enthält, das Silizium im Vergleich zu Aluminium einen sehr niedrigen Dampfdruck aufweist. Um also eine brauchbare Aufdampfrate für Silizium zu erhalten, ist es erforderlich, die Aufdampfquelle auf eine viel höhere Temperatur zu erhitzen als dies zum Aufdampfen von Aluminium erforderlich ist. Als Folge dieser höheren Temperaturen ergibt sich eine Entgasung, so daß IJatriumionen in die Metallschicht und in die Siliziumdioxydschicht eindringen können. Bewegliche Ionen, wie beispielsweise Natriumionen, stellen zwar bei bipolaren Transistorstrukturen kein wesentliches Problem dar, sie erzeugen jedoch bei Feldeffekt-Transistoren Instabilitäten der Schwellspannung und parasitäre Leckströme zwischen einzelnen Elementen auf einem Halbleiterplättchen. Das Aufdampfen von Silizium bringt aber auch die Nachteile mit sich, die aus Tiegelbrüchen, einer Reaktion des Siliziums mit Sauerstoff und beispielsweise aus Heizdrahtbrüchen entstehen können. Diese Schwierigkeiten bringen in jedem Falle eine Erhöhung der Kosten des Herstellungsverfahrens.
Bei dem bekannten Verfahren nach dem genannten US-Patent liegt der prozentuale Gewichtsanteil des Siliziums im Aluminium in der
FI 972 170
40988A/0872
Größenordnung von 2 bis 3 %. Die feste Löslichkeit des Siliziums im Aluminium ist jedoch 0,3 % bei 400 0C, 0,6 % bei 450 0C und 0,8 % bei 500 °C. Da die maximale, realistische Prozeßtemperatur oe.i Halbleiteranordnungen nach dem Außjringen des Siliziums auf die tietallscnicnt bei 400 °C liegt, ist lediglich ein prozentualer Gewichtsanteil von 0,3 % Silizium im Aluminium erforderlich, üei Anwendung der bekannten Aufdarapftechnik bei dünnen Aluminiumschichten in der Größenordnung von einem Mikron wären nur Siliziumschichten in einer Dicke von etwa 30 8. erforderlich, um den erforderlichen prozentualen Gewichtsanteil von 0,3% zu erhalten. Derartig dünne Siliziumschichten lassen sich jedoch nicht kontrolliert aufdampfen.
Beim Aufdampfen von Silizium auf Aluminium oder Aluminium-Kupfer kann das Kornwachstum der Schicht beeinflußt werden, mit dem Ergebnis, daß eine erhöhte Elektromikration in der Metallschicht stattfindet.
Schließlich sei auf einen weiteren Nachteil hingewiesen, den das bekannte Verfahren aufweist, wenn die Herstellung der Leiterzüge und Elektroden unter Anwendung eines Elektronenstrahls in der ' sogenannten Abhebtechnik erfolgt. Dabei wird nach Belichtung un-d-.Untwicklung des Fotolacks auf den Fotolack und die entwickelten Bereiche Aluminium aufgedampft. Aufgrund der flächenmäßigen Ausbildung der entwickelten Gebiete des Fotolacks wird beim Aufdampfen der Metallschicht das Metall im Bereich der entwickelten Gebiete vom Metallbereich des unentwickelten Fotolacks getrennt. Bei der Entfernung des Fotolacks wird damit das nicht benötigte Metall entfernt. Dabei entstehen Leiterzüge mit sehr scharfen Abgrenzungen. Wird nun dabei das bekannte Verfahren durch Aufdampfen von Silizium auf die Aluminiumschicht im Bereich der entv/ickelten Gebiete angewandt, so kann infolge der bein Aufdampfen erforderlichen hohen Temperatur der Fotolack schmelzen, was bereits bei einer Temperatur von etwa 100 oC eintritt. Das würde aber bedeuten, daß keine scharfen Abgrenzungen der erzeugten Leiterzüge erreicht werden könnten.
FI 972 170
4098ΒΛ/0872
Es ist die der Erfindung ζugrundeliegende Aufgabe, ein Verfahren anzugeben, das ein Eindringen eines Metalls aus der Metallschicht in das Halbleiterplättchen verhindert und dabei die beschriebenen Nachteile des aus dem US-Patent bekannten Verfahrens nicht aufweist.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß durch Ionenimplantation Ionen des Halbleitermaterials in die Hetallschicht implantiert werden, daß die Dosierung so gewählt wird, daß bei den in den weiteren Verfahrensschritten auftretenden Temperaturen der prozentuale Gewichtsanteil der implantierten Ionen größer ist als der prozentuale Gewichtsanteil der festen Löslichkeit des Halbleitermaterials in dem oder einem der Metalle der Metallschicht, und daß die Ionenenergie so gewählt wird, daß das Konzentrationsmaximum der implantierten Ionen in der Metallschicht zu liegen kommt.
Ein besonders vorteilhaftes Ausführungsbeispiel des Verfahrens liegt darin, daß das Konzentrationsmaximum der implantierten Ionen an der Grenzfläche zwischen Metallschicht und Isolationsschicht und/oder an der Grenzfläche zwischen Metallschicht und Halbleitermaterial erzeugt wird.
Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den üriteransprüchen niedergelegt.
Das erfindungsgemäße Verfahren weist gegenüber dem in der Beschreibungseinleitung angegebenen bekannten Verfahren mehrere beträchtliche Vorteile auf. Da eine selektiv maskierte Ionenimplantation durchgeführt werden kann, kann die Metallschicht bereits vor der Durchführung der Implantation geätzt v/erden. Es wird also das mit dem Ätzen einer Verbindung aus beispielsweise Silizium und Aluminium auftretende Problem vermieden. Durch Ionenimplantation läßt sich eine genau bestimmbare Menge von Silizium aufbringen, so daß das Verfahren auch in Verbindung mit extrem dünnen Schichten durchführbar ist. Mit Hilfe des erfindungsgemäßen Verfahrens
FI 9 72 170
409884/0872
läßt sich der Konzentrationsverlauf der implantierten Ionen so festlegen, daß das Konzentrationsmaximum im für die Effektivität ηaßgeblichen Gebiet entsteht. Die Erfindung wird anhand eines in der Zeichnung dargestellten Ausführungsbeispiels im folgenden näher erläutert. Es zeigen:
Fig. l eine schematische Darstellung des'Verlaufs der
Siliziumkonzentration in einer nach dem erfindungsgemäßen Verfahren hergestellten Halbleiteranordnung;
Fig. 2 die Schnittansicht eines Feldeffekt-Transistors,
der mit einer Aluminiumscnicht bedeckt ist,
Fig. 3 die Schnittansicht des Feldeffekttransistors
gemäß Fig. 2, wobei die Aluminiumschicht geätzt ist, um die erforderlichen Elektroden zu bilden und
Fig. 4 eine der Fig. 3 entsprechende Ansicht des Feldeffekt-Transistors, wobei der erfindungsgemäße Verfahrensschritt der Ionenimplantation angedeutet ist.
Die Halbleiteranordnung 11 in Fig. 1 besteht zunächst aus einem Substrat 10 aus Silizium. Das Substrat 10 gehört einem ersten Leitfähigkeitstyp an, so daß es beispielsweise als Basis eines Transistors dienen kann. In dieses Substrat ist eine dann als Emitter dienende Zone 12 des zweiten Leitfähigkeitstyps eingebracht. Das Einbringen der Emitterzone 12 erfolgt beispielsweise durch Diffusion von Störstellen durch eine öffnung in einer maskierenden Isolationsschicht 14, die also vorzugsweise aus Siliziumöioxyd besteht. Die Oberfläche dieser Anordnung ist mit einer Metallschicht 15 aus Aluminium oder Aluminium-Kupfer" bedeckt.
Die schematisch eingezeichnete Kurve 16 zeigt den Konzentra-
FI 972 170
409884/0872
tionsverlauf über der Tiefe, der in diese Anordnung mittels Ionenimplantation eingebrachten Siliziuroionen. Die höchste Konzentration liegt im Bereich der Siliziurudioxydschicht 14 am übergang zwischen der Metallschicht 15 und der Siliziumdioxydschicht 14. In dem Teil der Halbleiteranordnung 11, in dam die Metallschicht 15 die Emitterzone 12 kontaktiert, liegt die maximale Konzentration in der Grenzfläche zwischen der Metallschicht und der Emitterzone. Der durch die Kurve 16 definierte Konzentrationsverlauf ist durch die Energie bestimmt, mit der die Siliziumionen implantiert v/erden. Eine Erhöhung des Energiepegels hat zur Folge, daß das Konzentrationsiiiaximuin weiter in die Halbleiteranordnung hineinverlegt wird. Das heißt also, daß die Implantationsenergie vorzugsweise so festgelegt wird, daß das Konzentrationsmaximum jeweils an der Grenzschicht zwischen der Metallschicht 15 und der Siliziumdioxydschicht 14 einerseits und in der Grenzschicht zwischen der Metallschicht 15 und der Emitterzone 12 andererseits auftritt. Auf diese Weise kann verhindert werden, daß Aluminium aus der Schicht 15 in das Siliziumsubstrat 1.0 eindringt, denn aufgrund der in die Metallschicht 15 implantierten Siliziumionen zieht das Aluminium der Metallschicht"15 oberhalb der Siliziumdioxydschicht 14 keine Siliziumatome aus dem Substrat 10.
Die Konzentration der implantierten Siliziumionen in der Metallschicht 15 ist durch die Dosierung bestimmt. D.h., wird bei einer gegebenen Schichtdicke die Dosierung erhöht, so erhöht sich der prozentuale Gewichtsanteil von Silizium in der Metallschicht 15. Deshalb ist es lediglich erforderlich, die Dosierung so zu wählen, daß unter Berücksichtigung der Dicke der Metallschicht 15 der angestrebte prozentuale Gewichtsanteil von Silizium in der Metallschicht 15 erzeugt wird. Die Dosierung muß also mit größer werdender Dicke der Metallschicht 15 angehoben werden, um den gleichen Gewichtsanteil sicherzustellen. Der Gewichtsprozentanteil des Siliziums im Aluminium der Schicht 15 wird so festgelegt, daß er größer ist als der Gewichtsprozentanteil der Löslichkeit des Siliziums in Aluminium bei der maximalen Tempera-
FI 9 72 170
409884/0872
242212Q
tür, der die Halbleiteranordnung während des Herstellungsprozesses ausgesetzt wird.
Wie aus der Kurve 16 in Fig. 1 zu ersehen ist, wird die Implantationsenergie so gewählt, daß sämtliche Siliziumionen in die Halbleiteranordnung hineinimplantiert werden. Die Anwendung des erfindungsgemäßen Verfahrens bei der Herstellung eines Feldeffekttransistors 17 ist aus den Fign. 2, 3 und 4 zu ersehen. Der Feldeffekttransistor 17 weist ein Substrat 18 aus Silizium auf, iri das als Source und Drain zwei gegenüber dem Substrat entgegengesetzt dotierte Gebiete 19 eingebracht sind. Wie Fig. zeigt, befindet sich auf dem Substrat 18 eine Siliziumdioxidschicht 21, auf der wiederum eine Metallschicht 20 aus Aluminium oder Aluminium-Kupfer aufgebracht ist.
Nach dem Aufbringen der Metallschicht 20 auf die Siliziumdioxidschicht 21 wird in einem Ätzprozeß die Metallschicht 20 an bestimmten Stellen entfernt, so daß lediglich die Elektroden 22, wie in Fig. 3 dargestellt, erhalten bleiben. Anschließend werden, was durch die Pfeile 23 in Fig. 4 angedeutet ist, durch Implantation Siliziumionen in die Metallelektroden 22 eingebracht. Dabei ist es erforderlich, eine entsprechende Maske vorzusehen, mit Hilfe der die Gebiete ausgewählt werden können, in denen Ionen implantiert werden sollen.
Die folgenden, im einzelnen beschriebenen Herstellungsbeispiele dienen der Feststellung der Brauchbarkeit des erfindungsgemäßen Verfahrens.
In einem Halbleiterplättchen werden durch Diffusion von Arsen
2O 3
mit einer Oberflächenkonzentration von 1 χ 10 Atome/cm einzelne Emitter-Basis-übergänge mit einer Tiefe von etwa 0,5 pm hergestellt. Anschließend wird auf die Oberfläche des Halbleiterplättchens eine Siliziumdioxidschicht mit einer^Dicke von etwa 5000 8 thermisch aufgewachsen. In^de**-"" ° üer darunterliegenden Endtterzonen_&w*--"~'"'"~~^ \ioxidschicht
öffnungen freigelegt, über eine die Siliziumdioxidschicht und die darin befindlichen Löcher überdeckende Aluminiumschicht mit einer Dicke von 5000 8 stellt im Bereich der Löcher den leitenden Kontakt zu den einzelnen Emitterzonen her. Zur Bildung entsprechender Elektroden wird die Aluminiumschicht geätzt. Schließlich erfolgt erfindungsgemäß die Implantation von Siliziumionen. Bei dem beispielsweise betrachteten Versuch sind auf dem Halbleiterplättchen vier verschiedene Typen von Metallschichten vorgesehen. Jeder der vier unterschiedlichen Typen ist eine bestimmte Elementnummer zugeordnet, wobei ursprünglich jede Elementnummer 25 Elemente umfaßt.
Die Implantation der Siliziumionen in die Aluminiumschicht er-
16 2 folgt mit einer Dosierung von 1,5 χ 10 Atomen/cm bei einer Energie von 180 keV. Dabei erreicht man einen prozentualen Gewichtsanteil des Siliziums von 0,5 %.
Da die feste Löslichkeit von Silizium in Aluminium 0,3 Gewichtsprozent bei 400 0C, 0,6 Gewichtsprozent bei 450 0C und 0,8 % bei 500 0C beträgt, ist zu erwarten, daß keines der Elemente Kurzschlüsse aufweist, wenn sie Temperaturen von nur 400 C ausgesetzt werden. Bei Temperaturen von 450 °c sind einige Kurzschlüsse zu erwarten, während bei 500 0C sämtliche Elemente unbrauchbar werden.
Wie nachstehend gezeigt wird, ergeben die Prüfungen diese Ergebnisse. Dabei wird das Halbleiterplättchen nach Durchführung der Implantation in einzelne Teile zerschnitten und während unterschiedlichen Zeiten unterschiedlichen Temperaturen ausgesetzt. Die Ergebnisse sind in der ersten der nachstehenden Tabellen zusammengefaßt. Alle Elemente, die einer Temperatur von 400 0C bei einer Einwirkzeit von 1 Stunde und bei einer Einwirkzeit von 3 Stunden ausgesetzt waren, erwiesen sich als funktionstüchtig. Von den Elementen, die 1 Stunde lang und 3 Stunden lang einer Temperatur von 450 °C ausgesetzt waren, waren zwar die meisten aber nicht alle gut. Alle Elemente, die
FI 972 170
409884/0 872
während einer Dauer von 1 Stunde einer Temperatur von 500 0C ausgesetzt wurden, waren nicht mehr funktionsfähig.
Die Tatsache, daß bei einzelnen Elementnummern die Gesamtzahl der Elemente weniger als 25 ist, ist darauf zurückzuführen, daß die Elemente schon vor der Wärmebehandlung geprüft wurden und daß dabei einige bereits Kurzschlüsse zeigten. Es wurden also nur die vor der Wärmebehandlung funktionstüchtigen Elemente nach Durchführung der Ionenimplantation geprüft.
Die Vorteile des erfindungsgemäßen Verfahrens ergeben sich aus einem Vergleich mit den Ergebnissen, die erzielt werden, wenn ein identisch aufgebautes und vorbehandeltes Halbleiterplättchen in derselben Weise geprüft wird, ohne daß jedoch der erfindungsgemäße Verfahrensschritt der Ionenimplantation vorgenommen wird. Geprüft wurden zwei Halbleiterplättchen, wobei beim einen der Emitter-Basis-Übergang eine Tiefe von 0,5 pm und beim anderen eine Tiefe von 1,2 um aufwies. Eine Ionenimplantation wurde bei diesen beiden Halbleiterplättchen also nicht vorgenommen. Wie sich aus der nachstehenden zweiten Tabelle ergibt, zeigten bereits sämtliche Elemente Kurzschlüsse, wenn sie während der Dauer von 1 Stunde einer Temperatur von 400 0C ausgesetzt wurden. Durch Vergrößerung der übergangstiefe auf 1,2 um konnte erreicht werden, daß bei einer Temperatur von 400 0C während einer Dauer von 1 Stunde nicht immer Kurzschlüsse auftraten. Das Element Nr. 1 war in allen Fällen funktionsfähig. Auch bei einer Temperatur von 400 0C und einer Einwirkzeit von 3 Stunden waren einige gute Elemente festzustellen.
Auch bei den Vergleichs-Halbleiterplättchen zeigten einige bereits Kurzschlüsse vor der Wärmebehandlung.
FI 972 170
409884/0872
0,5 Tgmp. - 10 - Anzahl
Gut
2422120 % Gut
0,5 400 23 Silizium-Ionen 100
0,5 400 implantierten 25 Gesamt
anzahl
100
Halbleiterplättchen mit 0,5 400 Zeit
(Std.)
24 23 100
Tiefe d.
Element Überganges
No. (pm)
0,5 400 1 24 25 100
1 0,5 400 1 23 24 100
2 0,5 400 1 25 24 100
3 0,5 400 1 24 23 1OO
4 0,5 400 3 24 25 100
1 0,5 450 3 23 24 92
2 0,5 450 3 21 24 88
3 0,5 450 3 23 25 96
4 0,5 450 1 21 24 84
1 0,5 450 1 23 24 92
2 0,5 450 1 21 25 88
3 0,5 450 1 23 25 96
4 0,5 450 3 21 24 84
1 0,5 500 3 0 24 0
2 0,5 500 3 0 25 O
3 0,5 500 3 0 24 0
4 500 1 0 25 0
1 1 25
2 1 25
3 1
4
FI 972 170
409884/0872
Vergleichs-Halbleiterplättchen (ohne implantierte Silizium-Ionen)
Element
No.
Tiefe d.
Überganges .
(im)
C Zeit
(Std.)
Anzahl
Gut
Gesamt
anzahl
% Gut
1 0,5 400 1 O 20 O
2 0,5 400 1 O 21 O
3 0,5 400 1 O 22 O
4 0,5 400 1 O 23 O
1 1,2 400 1 23 23 100
2 1,2 400- 1 22 23 96
3 1,2 400 1 7 23 30
4 . 1,2 400 1 8 25 32
1 1,2 400 3 17 23 74
2 1,2 400 3 8 23 35
3 1,2 400 3 O 23 O
4 1,2 400 3 O 25 O
Als Ergebnis ist festzuhalten, daß durch die Implantation von Siliziumionen auch bei sehr flachen Halbleiterübergängen Halbleiter anordnungen mit höchster Ausbeute erzielbar sind. Außerdem zeigt sich, daß die Anwendung des erfindungsgemäßen Verfahrens bei Halbleiteranordnungen mit relativ tiefen Halbleiterübergängen nicht in jedem Falle erforderlich ist, aber doch sicherstellt, daß eine 100%ige Funktionssicherheit gewährleistet ist.
Bei den beschriebenen Verfahren wurden Siliziumionen in eine Aluminiumschicht implantiert. Es sei jedoch darauf hingewiesen, daß man entsprechende Ergebnisse erhält, wenn die Implantation in eine Aluminium-Kupferschicht erfolgt, solange der prozentuale Gewichtsanteil des Siliziums in Aluminium entsprechend festgelegt wird. Entsprechende Ergebnisse lassen sich auch erzielen, wenn anstelle des Siliziums ein anderes Halbleitermaterial für das Halbleiterplättchen verwendet wird und dieses Halbleitermaterial eine feste Löslichkeit mit Aluminium aufweist. Allgemein kann man also feststellen, daß die Anwendung des erfindungsgemäßen Verfahrens bei Anordnungen mit beliebiger Metallschicht und belie-
FI97217° «09884/0872
bigem Halbleitermaterial vorteilhaft ist, wenn das Metall der Metallschicht eine feste Löslichkeit mit dem Halbleitermaterial aufweist.
Anstelle von Siliziumdioxid als Isolationsschicht kann selbstverständlich auch ein anderes geeignetes Material gewählt werden. Das Ätzen der Metallschicht kann selbstverständlich auch durch ein entsprechendes anderes Verfahren ersetzt werden.
Schließlich ist darauf hinzuweisen, daß es bei manchen Anwendungsfällen notwendig ist, die Implantation so zu steuern, daß keine Ionen in das Halbleiterplättchen selbst gelangen können.
Die Erfindung beinhaltet insbesondere folgende Vorteile. Es werden die beim Ätzen von Verbindungen aus Aluminium-Silizium oder Aluminium-Kupfer-Silizium auftretenden Probleme vermieden. Es werden die beim Aufdampfen von Silizium festzustellenden Schwierigkeiten vermieden. Der prozentuale Gewichtsanteil von Silizium in Aluminium in einer Schicht, die Aluminium enthält, läßt sich exakt steuern. Die Stelle, an der das Maximum des Siliziumanteils auftritt, läßt sich genau definieren, so daß dieses Maximum an der Grenzschicht zwischen der Aluminiumschicht und der Siliziumdioxidschicht liegt. Das erfindungsgemäße Verfahren läßt sich insbesondere in Verbindung mit der Abhebtechnik mittels Elektronenstrahl vorteilhaft einsetzen. Der erforderliche Reinheitsgrad entspricht den bei der Herstellung von Feldeffekttransistoren geltenden Bedingungen. In die Metallschicht läßt sich mittels des erfindungsgemäßen Verfahrens reines Silizium einbringen. Schließlich hat das erfindungsgemäße Verfahren den Vorteil, daß die Struktur der Schicht nicht beeinflußt wird.
FI 972 170
409884/0872

Claims (6)

  1. PATENTANSPRÜCHE
    Verfahren zur Herstellung einer Halbleiteranordnung, bei der auf ein Halbleiterplättchen eine öffnungen aufweisende Isolationsschicht aufgebracht ist und bei der sich auf dieser Isolationsschicht eine Metallschicht befindet, die im Bereich der öffnungen das Halbleitermaterial kontaktierende Elektroden bildet, dadurch gekennzeichnet, daß durch Ionenimplantation Ionen des Halbleitermaterials in die Metallschicht implantiert werden, daß die Dosierung so gewählt wird, daß bei den in den weiteren Verfahrensschritten auftretenden Temperaturen der prozentuale Gewichtsanteil der implantierten Ionen größer ist als der prozentuale Gewichtsanteil der festen Löslichkeit des Halbleitermaterials in dem oder einem der Metalle der Metallschicht, und daß die Ionenenergie so gewählt wird, daß das Konzentrationsmaximum der implantierten Ionen in der Metallschicht zu liegen kommt.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Durchführung der Ionenimplantation zur Bildung der Elektroden Teilbereiche der Metallschicht entfernt werden.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Konzentrationsmaximum der implantierten Ionen an der Grenzfläche zwischen Metallschicht und Isolationsschicht und/oder an der Grenzfläche zwischen Metallschicht und Halbleitermaterial erzeugt wird.
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium ist und daß die Metallschicht als das für die Wahl der Gewichtsanteile maßgebende Metall Aluminium enthält.
    FI 972 170
    409884/0872
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallschicht aus Kupfer-Aluminium besteht.
  6. 6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Metallschicht aus Aluminium besteht.
    FI 972 170
    409884/0872
DE2422120A 1973-06-29 1974-05-08 Verfahren zur Herstellung einer Halbleiteranordnung Expired DE2422120C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US375278A US3871067A (en) 1973-06-29 1973-06-29 Method of manufacturing a semiconductor device

Publications (3)

Publication Number Publication Date
DE2422120A1 true DE2422120A1 (de) 1975-01-23
DE2422120B2 DE2422120B2 (de) 1981-07-02
DE2422120C3 DE2422120C3 (de) 1982-03-25

Family

ID=23480240

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2422120A Expired DE2422120C3 (de) 1973-06-29 1974-05-08 Verfahren zur Herstellung einer Halbleiteranordnung

Country Status (7)

Country Link
US (1) US3871067A (de)
JP (1) JPS5324300B2 (de)
CA (1) CA1007763A (de)
DE (1) DE2422120C3 (de)
FR (1) FR2235483B1 (de)
GB (1) GB1424959A (de)
IT (1) IT1012364B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3841927A1 (de) * 1987-12-14 1989-06-22 Mitsubishi Electric Corp Verfahren zur herstellung einer halbleitervorrichtung mit einem elektrischen kontakt

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51123562A (en) * 1975-04-21 1976-10-28 Sony Corp Production method of semiconductor device
US4062720A (en) * 1976-08-23 1977-12-13 International Business Machines Corporation Process for forming a ledge-free aluminum-copper-silicon conductor structure
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
US4263605A (en) * 1979-01-04 1981-04-21 The United States Of America As Represented By The Secretary Of The Navy Ion-implanted, improved ohmic contacts for GaAs semiconductor devices
US4412376A (en) * 1979-03-30 1983-11-01 Ibm Corporation Fabrication method for vertical PNP structure with Schottky barrier diode emitter utilizing ion implantation
JPS5723221A (en) * 1980-07-16 1982-02-06 Mitsubishi Electric Corp Manufacture of semiconductor device
US4373966A (en) * 1981-04-30 1983-02-15 International Business Machines Corporation Forming Schottky barrier diodes by depositing aluminum silicon and copper or binary alloys thereof and alloy-sintering
GB2107744B (en) * 1981-10-06 1985-07-24 Itt Ind Ltd Making al/si films by ion implantation; integrated circuits
JPS58186967A (ja) * 1982-04-26 1983-11-01 Toshiba Corp 薄膜半導体装置の製造方法
JPH0750697B2 (ja) * 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
KR0161116B1 (ko) * 1995-01-06 1999-02-01 문정환 반도체 장치의 금속층 형성방법
US8294166B2 (en) 2006-12-11 2012-10-23 The Regents Of The University Of California Transparent light emitting diodes
US11738813B2 (en) 2016-11-01 2023-08-29 Loc Performance Products, Llc Urethane hybrid agricultural vehicle track
US11592166B2 (en) 2020-05-12 2023-02-28 Feit Electric Company, Inc. Light emitting device having improved illumination and manufacturing flexibility
US11876042B2 (en) 2020-08-03 2024-01-16 Feit Electric Company, Inc. Omnidirectional flexible light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
DE2056124A1 (de) * 1969-11-19 1971-05-27 Philips Nv Verfahren zur Herstellung einer Halbleiteranordnung
US3682729A (en) * 1969-12-30 1972-08-08 Ibm Method of changing the physical properties of a metallic film by ion beam formation and devices produced thereby

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600797A (en) * 1967-12-26 1971-08-24 Hughes Aircraft Co Method of making ohmic contacts to semiconductor bodies by indirect ion implantation
US3620851A (en) * 1969-12-04 1971-11-16 William J King Method for making a buried layer semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
DE2056124A1 (de) * 1969-11-19 1971-05-27 Philips Nv Verfahren zur Herstellung einer Halbleiteranordnung
US3682729A (en) * 1969-12-30 1972-08-08 Ibm Method of changing the physical properties of a metallic film by ion beam formation and devices produced thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3841927A1 (de) * 1987-12-14 1989-06-22 Mitsubishi Electric Corp Verfahren zur herstellung einer halbleitervorrichtung mit einem elektrischen kontakt

Also Published As

Publication number Publication date
JPS5324300B2 (de) 1978-07-20
GB1424959A (en) 1976-02-11
DE2422120C3 (de) 1982-03-25
DE2422120B2 (de) 1981-07-02
US3871067A (en) 1975-03-18
IT1012364B (it) 1977-03-10
FR2235483A1 (de) 1975-01-24
JPS5024080A (de) 1975-03-14
CA1007763A (en) 1977-03-29
FR2235483B1 (de) 1978-11-17

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE2422120C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3043289C2 (de)
DE2160450B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2123595A1 (de) Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1806980A1 (de) Halbleiter-Bauelement
EP0216945A1 (de) Verfahren zum Anbringen eines Kontaktes an einem Kontaktbereich eines Substrats aus Halbleitermaterial

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee