CN108807154A - 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法 - Google Patents

碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法 Download PDF

Info

Publication number
CN108807154A
CN108807154A CN201810393053.2A CN201810393053A CN108807154A CN 108807154 A CN108807154 A CN 108807154A CN 201810393053 A CN201810393053 A CN 201810393053A CN 108807154 A CN108807154 A CN 108807154A
Authority
CN
China
Prior art keywords
type
layer
silicon carbide
buffer layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810393053.2A
Other languages
English (en)
Other versions
CN108807154B (zh
Inventor
俵武志
土田秀
土田秀一
村田晃
村田晃一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN108807154A publication Critical patent/CN108807154A/zh
Application granted granted Critical
Publication of CN108807154B publication Critical patent/CN108807154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。SiC‑IGBT具备p型的集电极层(p型缓冲层)、设置于集电极层之上的n‑型耐压维持层、设置于n‑型耐压维持层之上的p型基区、设置于p型基区的上部的n+型发射极区、设置于耐压维持层的上部的栅极绝缘膜以及设置于栅极绝缘膜之上的栅极电极。p型缓冲层的厚度为5μm以上且20μm以下，以5×1017cm‑3以上且5×1018cm‑3以下的杂质浓度添加有Al，以2×1016cm‑3以上且小于5×1017cm‑3的杂质浓度添加有B。

Description

碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
技术领域
本发明涉及一种碳化硅(SiC)绝缘栅双极型晶体管(IGBT)、SiC-IGBT用的外延晶片(epitaxial wafer)、该外延晶片的制造方法以及SiC-IGBT的制造方法。
背景技术
在SiC衬底上使SiC外延生长而得到的外延晶片中，存在很多晶体缺陷、位错，认为它们对SiC半导体装置的特性造成了不良影响。特别是，在使半导体装置进行双极动作时，外延生长层中的基面位错(BPD)扩展为堆垛层错(SF)，使得电流难以流过，由此使半导体装置的导通电压上升，成为导致产生“双极劣化”的原因。
BPD以数百～数千个/cm2的密度存在于衬底。其中很多BPD在外延生长中被变换为贯通刃型位错(TED)，但是剩余的BPD贯通至表面，扩展为三角形的堆垛层错而成为问题。关于该问题，通过对外延生长条件下工夫等，变换的效率上升，使得几乎全部BPD均被变换，由此该问题得以改善。但是，近年来，有报告指出堆垛层错扩展为带状，其成为面向进行双极动作的SiC半导体装置的实用化的新问题(参照非专利文献1。)。
在非专利文献1中，作为带状堆垛层错扩展的原因，列举了半导体衬底中的电子-空穴的复合。另外，为了抑制复合，公开了以下对策：使在半导体装置的半导体衬底之上外延生长而成的缓冲层变厚，由此防止向半导体衬底过剩地注入空穴。但是，厚的缓冲层的成膜会导致因外延生长的生产效率(throughput)下降引起的成本增大、因缺陷密度增加引起的成品率下降和外延晶片的电阻增大，因此并不理想。因此，需要一种以最小限度的缓冲层的厚度来防止带状堆垛层错的对策。
非专利文献1：J.J.Sumakeris及其他，“双极型SiC半导体装置的正向电压稳定化的方法(Approaches to Stabilizing the Forward Voltage of Bipolar SiCDevices)”，(美国)，Materials Science Forum，在线第457-460卷，2004年，p.1113-1116
发明内容
通过本发明人们的分析而了解到，上述产生双极劣化的现象是以下现象：衬底内的BPD为起点，过剩的空穴被注入到BPD位置，由此堆垛层错扩大。并且，本发明人们的试验研究的结果表明：在使用使外延生长层生长之后将衬底去除而成的自支撑外延膜的绝缘栅双极型晶体管(IGBT)中，在正向通电时也产生同样的双极劣化现象。了解到是以下现象：在使用自支撑外延膜的IGBT的情况下，存在于在去除衬底时形成的划痕、损伤部的BPD为起点，电子被过剩地注入到这些BPD中的集电极电极附近的起点，由此堆垛层错扩大。
发明要解决的问题
本发明是着眼于上述问题而完成的，其目的在于提供如下一种碳化硅外延晶片、使用该外延晶片的碳化硅绝缘栅双极型晶体管、碳化硅外延晶片的制造方法以及碳化硅绝缘栅双极型晶体管的制造方法：能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。
用于解决问题的方案
为了解决上述问题，本发明所涉及的碳化硅绝缘栅双极型晶体管的某个方式的主旨在于，具备：p型的集电极层，其由碳化硅形成，其厚度被设置为5μm以上且20μm以下，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼；n型的耐压维持层，其设置于集电极层之上；p型的基区，其设置于耐压维持层之上；n型的发射极区，其设置于基区的上部；栅极绝缘膜，其设置于耐压维持层的上部；以及栅极电极，其设置于栅极绝缘膜之上，其中，利用被添加在集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。
另外，本发明所涉及的碳化硅外延晶片的某个方式的主旨在于，具备：碳化硅的衬底；以及p型的缓冲层，其设置于衬底之上，具有集电极用区域，该集电极用区域具有5μm以上且20μm以下的厚度，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼，其中，利用被添加在缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。
另外，本发明所涉及的碳化硅外延晶片的制造方法的某个方式的主旨在于，包括以下工序：在衬底之上，以如下方式形成由碳化硅形成的p型的缓冲层来作为集电极层：缓冲层的厚度为5μm以上且20μm以下，并以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加硼，其中，利用被添加在缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。
另外，本发明所涉及的碳化硅绝缘栅双极型晶体管的制造方法的某个方式是使用了碳化硅外延晶片的碳化硅绝缘栅双极型晶体管的制造方法，所述碳化硅外延晶片是使用上述某个方式所涉及的碳化硅外延晶片的制造方法来制造出的，所述碳化硅外延晶片具备衬底以及作为集电极层的由碳化硅形成的p型的缓冲层，该碳化硅绝缘栅双极型晶体管的制造方法的主旨在于，包括以下工序：去除衬底；在集电极层之上形成n型的耐压维持层；在耐压维持层之上形成p型的基区；在基区的上部形成n型的发射极区；在耐压维持层的上部形成栅极绝缘膜；以及在栅极绝缘膜之上形成栅极电极，其中，利用被添加在集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。
发明的效果
根据本发明所涉及的碳化硅外延晶片和碳化硅绝缘栅双极型晶体管，能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。另外，根据本发明所涉及的碳化硅外延晶片的制造方法和碳化硅绝缘栅双极型晶体管的制造方法，能够实现以下的半导体装置：能够有效抑制在使用自支撑外延膜的IGBT的正向动作时过剩的电子被注入到集电极电极附近从而扩大的堆垛层错的产生。
附图说明
图1是示意性地表示第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的概要的截面图。
图2是表示同时添加(复合掺杂(co-doping))铝(Al)和硼(B)时的少数载流子寿命的B添加浓度依赖性的曲线图。
图3是表示少数载流子寿命与抑制SF扩大所需的缓冲层膜厚之间的关系的曲线图。
图4是示意性地表示第一实施方式所涉及的碳化硅外延晶片的概要的截面图。
图5是表示第一实施方式所涉及的碳化硅外延晶片的制造方法的流程图。
图6A是用于说明第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的制造方法的工序截面图(其1)。
图6B是用于说明第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的制造方法的工序截面图(其2)。
图6C是用于说明第一实施方式所涉及的碳化硅绝缘栅双极型晶体管的制造方法的工序截面图(其3)。
图7是示意性地表示第二实施方式所涉及的外延晶片的概要的截面图。
图8是表示第二实施方式所涉及的外延晶片的制造方法的流程图。
附图标记说明
1：n+型衬底；2：p型缓冲层；2a：p型缓冲层用区；3：n型场终止层；4：n-型耐压维持层；5a、5b：p+型第一基区；6：p型外延层；6a、6b：p型第二基区；7：n型基区；8a、8b：n+型发射极区；9a、9b：p+型第一接触区；10：栅极绝缘膜；11：栅极电极；12：层间绝缘膜；13：发射极电极；14：p+型第二接触区；15：集电极电极；20：p-型浓度缓和缓冲层；t1：集电极用区域的厚度；t2：切削余量的厚度；t3：p-型浓度缓和缓冲层的厚度。
具体实施方式
下面说明本发明的第一及第二实施方式。在下面的附图的记载中，对相同或类似的部分标注相同或类似的标记。其中，应该注意的是，附图是示意性的，厚度与平面尺寸的关系、各装置、各构件的厚度的比例等与实际的不同。因而，应该参酌下面的说明来判定具体的厚度、尺寸。另外，在附图相互之间也包括彼此的尺寸的关系、比例不同的部分，这是理所当然的。
另外，下面的说明中的“左右”、“上下”的方向只是为了便于说明的定义，并不对本发明的技术思想进行限定。因此，例如，如果将纸面旋转90度则“左右”与“上下”的叫法被互换，如果将纸面旋转180度则“左”变为“右”、“右”变为“左”，这是理所当然的。另外，附记于n或p的+和-分别表示是与未附记+和-的半导体区相比杂质浓度(杂质密度)相对高或相对低的半导体区。
-第一实施方式-
<碳化硅绝缘栅双极型晶体管>
参照图1来说明第一实施方式所涉及的碳化硅绝缘栅双极型晶体管(下面也称为“第一SiC-IGBT”。)。第一SiC-IGBT具备掺杂有Al和B的p型缓冲层2、设置于p型缓冲层2之上的n型场终止层3以及设置于n型场终止层3之上的n-型耐压维持层4。
在n型场终止层3中，例如以比n-型耐压维持层4的杂质浓度(下面也仅称为“浓度”。)高的浓度添加有氮(N)。在n-型耐压维持层4中，例如以约1×1015cm-3以下添加有N。根据规定的耐压来适当决定n-型耐压维持层4的厚度。例如如果第一SiC-IGBT的耐压为13kV～20kV，则n-型耐压维持层4的厚度能够被设定为100μm～250μm等。
并且，第一SiC-IGBT具备选择性地设置于n-型耐压维持层4的上部的多个p+型第一基区5a、5b以及设置于该p+型第一基区5a、5b之上的多个p型第二基区6a、6b。另外，第一SiC-IGBT具备选择性地设置于p型第二基区6a、6b的上部的多个n+型发射极区8a、8b以及选择性地设置于p型第二基区6a、6b的上部的多个p+型第一接触区9a、9b。
如图1所示，在n-型耐压维持层4的上部的相邻的p型第二基区6a、6b之间，设置有作为导通阱区的n型基区7。位于局部地形成于n-型耐压维持层4的上部的p+型第一基区5a、5b之间的n-型耐压维持层4的上表面与n型基区7的下表面接合。
在p型第二基区6a、6b和n型基区7之上隔着栅极绝缘膜10设置有栅极电极11。在栅极电极11之上设置有层间绝缘膜12，在层间绝缘膜12之上遍及n+型发射极区8a、8b和p+型第一接触区9a、9b各自的上表面上地设置有发射极电极13。另外，在p型缓冲层2的与n-型耐压维持层4相反的一侧的下表面设置有p+型第二接触区14，在该p+型第二接触区14的下表面设置有集电极电极15。
p型缓冲层2内的作为主掺杂物的Al的浓度被设定为约5×1017cm-3以上且约5×1018cm-3以下。p型缓冲层2作为IGBT的集电极层发挥功能，因此在Al浓度低于5×1017cm-3的情况下，向n-型耐压维持层4的空穴注入无法充分地进行，IGBT元件的电阻会增大。另一方面，在Al浓度相比于5×1018cm-3过高的情况下，产生外延生长膜的表面粗糙、在外延炉内残留Al的问题。并且，在p型缓冲层2上进行n型场终止层3的成膜时，会由于各个层的晶格常数差而导入界面位错缺陷。
p型缓冲层2的作为副掺杂物的B的浓度被设定为约2×1016cm-3以上且小于约5×1017cm-3。在B浓度低于2×1016cm-3而不足下限值的情况下，少数载流子的捕获变得不充分，无法有效防止带状堆垛层错的产生。另一方面，当B浓度相比于5×1017cm-3变得过高时，产生在外延生长炉内残留B的问题。
在此，具体说明在决定p型缓冲层2的少数载流子寿命、厚度、Al浓度以及B浓度的规格时本发明人们事先获取到的结果。首先本发明人们对在形成添加(掺杂)有Al的外延生长膜时通过复合掺杂B而引起的少数载流子寿命的减少效果进行了调查，结果了解到250℃下的少数载流子寿命τ如下述的式(1)所示。
【数1】
PB:硼浓度[cm-3]
式(1)中的“τAl”是仅掺杂Al的情况下的250℃的少数载流子寿命。在此，一般已知，Al浓度越增加，则少数载流子寿命越下降。但是由于外延生长膜的表面粗糙、在炉内残留Al的问题等原因，实际上难以使Al浓度升高到过剩。因此，从设计上的安全性的观点出发，关于被当作目标的少数载流子寿命，在250℃下将350ns左右的值设定为其下限值。图2中示出了将该350ns的值用于式(1)中的“τAl”的情况下的计算B添加量与少数载流子寿命之间的关系而得到的结果。根据图2可知，能够利用B添加量来在大的范围内控制少数载流子寿命。
另一方面，本发明人们还对足以抑制堆垛层错的产生的少数载流子寿命进行了调查。首先，准备具有图案电极、在正向通电时能够观测到EL发光的pn二极管，改变流过该pn二极管的电流、pn二极管的温度，来调查堆垛层错从p层中扩大时的电子密度。调查的结果是了解到，当使电流、温度增加而电子密度超过约2×1015cm-3的固定的阈值时，堆垛层错开始扩大。
本发明人们根据电子密度的阈值和获取到的少数载流子寿命的数据，考虑实际的元件(半导体装置)动作时的最大电子注入量，来计算出p型缓冲层2的厚度t1与所需的少数载流子寿命之间的关系。如图3的计算结果所示，少数载流子寿命越短则所需的p型缓冲层2的厚度t1越小即可。
在通过将在n+型衬底1上外延生长而成的外延生长膜与n+型衬底1一起磨削来形成p型缓冲层2的情况下，期望的是，包含p型缓冲层2的外延生长膜的厚度为约15μm以上且约30μm以下。在p型缓冲层2(外延生长膜)的厚度薄的情况下，少数载流子的捕获不充分，无法有效防止带状堆垛层错的产生，除此以外还存在以下担忧：在IGBT制造工序中将n+型衬底1以磨削或研磨的方式来去除时p型缓冲层2消失。n+型衬底1的厚度存在偏差，因此在去除n+型衬底1时需要多削掉作为切削余量的约10μm左右的区域，因此除去切削余量后的约5μm～约20μm的厚度为最终的p型缓冲层2的厚度t1。另一方面，在p型缓冲层2(外延生长膜)过厚的情况下，p型缓冲层2(外延生长膜)的生长时间变长，由此出现制造成本增加、表面粗糙、缺陷密度增大的问题。
根据计算结果可知，在厚度t1为约20μm的情况下需要小于约60ns的少数载流子寿命。而且，若使用图2，则可以求出能够得到与约60ns对应的少数载流子寿命的B浓度为约2×1016cm-3以上。
基于上述的调查结果，第一SiC-IGBT的p型缓冲层2被调整成使所添加的Al浓度和B浓度以及厚度t1的各个值同时满足下述的范围内的值。
Al浓度：约5×1017cm-3以上且约5×1018cm-3以下
B浓度：约2×1016cm-3以上且小于约5×1017cm-3
厚度t1：约5μm以上且约20μm以下
根据第一实施方式所涉及的SiC-IGBT，p型缓冲层2的厚度t1、Al浓度以及B浓度同时被分别控制为固定的范围内的值，以积极地使少数载流子减少。因此，在使用自支撑外延膜的IGBT的正向动作时，即使是以大电流进行双极动作的情况，也不会有过剩的电子被注入到集电极电极15附近，能够实现能够有效抑制从集电极电极15附近扩大的堆垛层错的产生的SiC-IGBT。
<碳化硅绝缘栅双极型晶体管的制造方法>
[碳化硅外延晶片]
首先，参照图4来说明作为用于制造第一SiC-IGBT的半导体晶片而准备的碳化硅外延晶片(下面称为“第一SiC外延晶片”。)。
第一SiC外延晶片(1、2a、3、4)整体上由SiC半导体形成，如图4所示，例如在下部具备掺杂有N的n+型衬底1。在n+型衬底1上，具备以掺杂Al和B来外延成膜的方式设置的p型缓冲层用区2a。第一SiC外延晶片(1、2a、3、4)还具备例如以掺杂N来外延成膜的方式设置于p型缓冲层用区2a之上的n型场终止层3以及设置于该n型场终止层3之上的n-型耐压维持层4。
p型缓冲层用区2a的少数载流子寿命为约5ns以上且约60ns以下。另外，在p型缓冲层用区2a的下部，设置有具有一定的厚度t2的区域，所述一定的厚度t2作为如在上述的p型缓冲层2的厚度t1的部分说明的那样随着用于形成自支撑外延膜的n+型衬底1的磨削或研磨处理所产生的切削余量。
在图4中在p型缓冲层用区2a中比所描绘的水平虚线靠上侧的具有厚度t1的区域被例示为集电极用区域。作为切削余量的厚度t2例如被设定为10μm左右，最终形成集电极用区域的p型缓冲层2的厚度t1被设定为约5μm以上且约20μm以内。
接着，参照图5的流程图来说明第一SiC外延晶片(1、2a、3、4)的制造方法。首先在步骤S1中，准备由SiC形成的n+型衬底1并输送到外延生长炉内。接着在步骤S2中，向炉内导入氢(H2)气，将炉内压力调整为1300Pa～40000Pa左右，之后使炉内温度上升到1600℃～1700℃。
接着，在步骤S3中进行SiC原料气体的导入，在步骤S4中进行包含用于决定导电类型的作为主掺杂物的Al的例如三甲基铝(TMA)等主掺杂物气体的导入。另外，在步骤S5中进行包含用于捕获少数载流子的B的例如三乙基硼(TEB)等副掺杂物气体的导入。步骤S3～步骤S5既可以是同时的，或者也可以将各自的时刻错开地进行，例如使步骤S5比步骤S4略晚地进行等。通过到步骤S5为止的处理，外延生长出第一SiC外延晶片(1、2a、3、4)的p型缓冲层用区2a。
接着，在步骤S6中将主掺杂物气体和副掺杂物气体的导入均停止，在步骤S7中将例如N2气体等包含N的气体作为新的掺杂物气体，与SiC原料气体导入并行地导入。然后，在步骤S8中对N2气体流量和SiC原料气体流量分别进行调整来进行n型场终止层3的成膜。之后在步骤S9中，对N2气体流量和SiC原料气体流量进行调整来外延生长出n-型耐压维持层4。
接着，在步骤S10中停止SiC原料气体和掺杂物气体的导入，使炉内降温，进行惰性气体置换，之后在步骤S11中将半导体晶片输出到炉外。通过以上的一组步骤，制造出图4所示的第一SiC外延晶片(1、2a、3、4)。
接着，将第一SiC外延晶片(1、2a、3、4)的n+型衬底1和p型缓冲层用区2a的下部的10μm左右的厚度t2的部分通过磨削和化学式机械研磨(CMP)等来去除。如图6A所示，p型缓冲层用区2a的下部被部分地去除，由此准备出在下部具有p型缓冲层2的自支撑外延膜，该p型缓冲层2具有厚度t1，为集电极用区域。
接着，在自支撑外延膜的上部的n-型耐压维持层4的上表面上，使用光刻技术和蚀刻技术等，利用二氧化硅(SiO2)膜等来形成具有期望的开口部的掩模。借助该掩模来注入Al离子等，通过热处理等对半导体晶片实施活性化处理，由此在n-型耐压维持层4的上部的表面的一部分形成深度约0.5μm的p+型第一基区5a、5b。
接着，在n-型耐压维持层4之上，如图6A所示那样利用外延生长法来以约0.5μm的厚度进行p型外延层6的成膜。然后，在p型外延层6的上表面上，使用光刻技术和蚀刻技术等，利用氧化膜等来形成具有期望的开口部的掩模。将该氧化膜作为掩模来实施等离子体蚀刻等，来在规定的位置形成深度约1.5μm的台面(mesa)区域，去除掩模，之后通过牺牲氧化来去除蚀刻损伤。省略台面区域的图示。
接着，在p型外延层6的上表面上，通过光刻技术和蚀刻技术等，例如利用抗蚀剂(resist)来形成具有期望的开口部的掩模，通过借助该掩模的离子注入法，来进行N等n型的杂质元素的离子注入。通过离子注入，来如图6B所示那样在p型外延层6的表面区域的一部分局部地形成多个p型第二基区6a、6b，并且形成被多个p型第二基区6a、6b夹着的n型基区7。然后，去除在用于形成n型基区7的离子注入时使用的掩模。
接着，在p型第二基区6a、6b的表面上，通过光刻技术和蚀刻技术等，利用SiO2膜等来形成具有期望的开口部的掩模，通过借助该掩模的离子注入法，来进行磷(P)等n型的杂质元素的离子注入。通过离子注入来在p型第二基区6a、6b的表面区域的一部分形成n+型发射极区8a、8b。然后，去除在用于形成n+型发射极区8a、8b的离子注入时使用的掩模。
接着，在p型第二基区6a、6b的表面上，通过光刻技术和蚀刻技术等，利用SiO2膜等来形成具有期望的开口部的掩模，通过借助该掩模的离子注入法，来进行Al等p型的杂质元素的离子注入。通过离子注入来在p型第二基区6a、6b的表面区域的一部分形成p+型第一接触区9a、9b。然后，去除在用于形成p+型第一接触区9a、9b的离子注入时使用的掩模。
接着，重复进行基于光刻技术和蚀刻技术等的掩模形成和局部性的p型的杂质的离子注入，在台面区域的周围形成JTE结构来作为耐压结构。省略JTE结构的图示。通过具备台面区域和JTE结构，能够进一步提高第一SiC-IGBT的耐压。之后，使半导体晶片上下面反转，如图6B所示那样，在p型缓冲层2的与n-型耐压维持层4相反的一侧的面进行例如Al等p型的杂质元素的离子注入，来形成深度约0.3μm的p+型第二接触区14。然后，对半导体晶片实施用于使通过离子注入形成的各区域活性化的热处理(退火)。
接着，在p型外延层的正面侧，通过热氧化处理等来形成SiO2膜等氧化膜。然后，使用光刻技术和蚀刻技术等来将所形成的氧化膜图案化，如图6C所示那样形成栅极绝缘膜10。然后，在半导体晶片的上表面的整个面，通过减压CVD法等来沉积添加有n型的杂质元素的多晶硅层。然后，使用光刻技术和干蚀刻技术等将所沉积的多晶硅层图案化来选择性地去除，形成栅极电极11。
接着，以覆盖栅极电极11的方式，通过CVD法等来沉积SiO2膜等层间绝缘膜12。然后，将层间绝缘膜12图案化来选择性地去除，由此形成接触窗口(contact hole)，使n+型发射极区8a、8b和p+型第一接触区9a、9b暴露。
接着，在接触窗口内和层间绝缘膜12之上沉积例如包含Ni作为主成分元素的合金膜等，并通过光刻技术和蚀刻技术等来图案化为规定的形状来形成图1所示的发射极电极13。另外，在p+型第二接触区14的与n-型耐压维持层4相反的一侧的面上，形成例如包含Al等的金属膜来形成集电极电极15。
之后，也可以执行以下工序：例如以1000℃左右的温度进行热处理，来将n+型发射极区8a、8b、p+型第一接触区9a、9b与发射极电极13欧姆接合。另外，可以将p+型第二接触区14与集电极电极15也同样地欧姆接合。通过上述的一组工序，构成少数载流子寿命被控制的p型缓冲层2介于n-型耐压维持层4与集电极电极15之间的第一SiC-IGBT的制造方法。
【实施例1】
接着，具体说明使用了第一SiC-IGBT的制造方法的实施例1。首先，对由偏向<11-20>方向4°的n+型的4H-SiC形成的衬底的Si面实施CMP，制作出由直径为4英寸的SiC衬底构成的350μm厚的n+型衬底1。然后，将制作出的n+型衬底1输送到外延生长装置之中。
然后，在温度为约1640℃且压力为4kPa左右的环境中，作为原料气体，以约67.6Pa·m3/s(40slm)的流量导入氢(H2)，以约0.1014Pa·m3/s(60sccm)的流量导入甲硅烷(SiH4)。另外，以约3.38×10-2Pa·m3/s(20sccm)的流量导入丙烷(C3H8)，以约6.76Pa·m3/s(0.04sccm)的流量导入TMA并以约3.38×10-7Pa·m3/s(2×10-4sccm)的流量导入TEB。然后，进行2小时左右的SiC的单晶层的外延生长，来在n+型衬底1的Si面侧形成如下的p型缓冲层2：该p型缓冲层2的厚度为约30μm，以约1×1018cm-3的掺杂浓度添加有Al，以约5×1016cm-3的掺杂浓度添加有B。
接着，中止p型缓冲层2的外延生长条件中的TMA和TEB的导入，以约4.225×10- 2Pa·m3/s(25sccm)的流量新流通N2气体。另外，将SiH4的流量变更为约0.16731Pa·m3/s(99sccm)，将C3H8的流量变更为约6.0839×10-2Pa·m3/s(36sccm)。另外，关于其它原料气体的导入条件，维持相同的条件。然后，进行约5分钟的成膜，来在p型缓冲层2之上形成如下的n型场终止层3：该n型场终止层3的厚度为约2.5μm，以约2×1017cm-3的掺杂浓度添加有N。
接着，将N的流量变更为3.38Pa·m3/s(0.02sccm)，进行5小时左右的外延生长，由此在n型场终止层3之上外延生长出如下的n-型耐压维持层4：该n-型耐压维持层4的厚度为约130μm，以约1×1014cm-3左右的掺杂浓度添加有N。
接着，从第一SiC外延晶片(1、2a、3、4)的下部去除具有约360μm的厚度的区域，实施背面磨削和CMP，该约360μm是预先测定出的n+型衬底1的厚度与作为p型缓冲层用区2a的切削余量的10μm的厚度t2相加得到的值。接着，实施磨削、研磨后的磨削面和研磨面的汞CV测定，确认出极性为p型、浓度为约1×1018cm-3，从而确认出p型缓冲层2已暴露。
接着，通过借助氧化膜掩模的Al离子注入，在n-型耐压维持层4的一部分形成厚度为约0.5μm、Al掺杂浓度为约1×1018cm-3左右的p+型第一基区5a、5b。然后，在p+型第一基区5a、5b之上以如下方式进行掺杂有Al的p型外延层6的成膜：该p型外延层6的厚度为约0.5μm，Al掺杂浓度为约5×1015cm-3左右。
接着，通过借助氧化膜掩模的利用CF4和O2等离子体的干蚀刻，形成深度为约1.5μm左右的台面区域，利用接下来的牺牲氧化来去除蚀刻损伤。接着，通过氧化膜掩模形成和N离子注入，形成p型第二基区6a、6b，并且在被相邻的p型第二基区6a、6b夹着的一部分区域内形成深度为1μm左右、N浓度为约2×1016cm-3的n型基区7。
接着，通过借助氧化膜掩模的P离子注入，在p型第二基区6a、6b内的一部分形成深度为约0.3μm左右、P浓度为约1×1020cm-3的n+型发射极区8a、8b。接着，通过借助氧化膜掩模的Al离子注入，在p型第二基区6a、6b内的一部分形成深度为约0.3μm左右、Al浓度为约1×1020cm-3的p+型第一接触区9a、9b。
接着，在p型缓冲层2的与n-型耐压维持层4相反的一侧的面进行Al离子注入，来形成深度为约0.3μm、Al浓度为约1×1020cm-3的p+型第二接触区14。接着，在氩(Ar)环境中，以1620℃左右进行约2分钟的活性化热处理，使注入到各层的离子活性化。接着，在通过湿式氧化形成栅极绝缘膜10之后，通过规定的处理来分别形成栅极电极11、层间绝缘膜12、发射极电极13、集电极电极15，从而制作出实施例1所涉及的SiC-IGBT。
根据第一实施方式所涉及的SiC-IGBT的制造方法，p型缓冲层2的厚度t1、Al浓度以及B浓度同时被分别控制为固定的范围内的值，由此积极地使少数载流子减少。因此，在使用自支撑外延膜的IGBT的正向动作时，即使是以大电流进行双极动作的情况，也不会有过剩的电子被注入到集电极电极15附近。因此能够制造出能够有效抑制从集电极电极15附近扩大的堆垛层错的产生的SiC-IGBT。
另外，在第一实施方式所涉及的SiC-IGBT的制造方法中，在形成p型缓冲层2时，将原子半径比较小的B以高密度添加到p型缓冲层2。因此，在n+型衬底1上进行p型缓冲层2的成膜时，与单独掺杂Al的情况相比，能够缓解第一SiC外延晶片(1、2a、3、4)的翘曲。
另外，在第一实施方式所涉及的SiC-IGBT的制造方法中，在从第一SiC外延晶片(1、2a、3、4)去除n+型衬底1的工序之后，还对磨削面或研磨面进行CV测定等。通过利用测定来判定磨削面或研磨面的极性和浓度，能够确认n+型衬底1是否已完全被去除，因此能够更可靠地确保作为自支撑外延膜的质量。
-第二实施方式-
[碳化硅外延晶片]
使用图7来说明第二实施方式所涉及的碳化硅绝缘栅双极型晶体管用的碳化硅外延晶片(下面称为“第二SiC外延晶片”。)。第二SiC外延晶片(1、20、2a、3、4)具备SiC的n+型衬底1以及设置于n+型衬底1之上的p型缓冲层用区2a。
p型缓冲层用区2a具备集电极用区域，该集电极用区域具有5μm以上且20μm以下的厚度t1，以5×1017cm-3以上且5×1018cm-3以下的浓度添加有Al，并且以2×1016cm-3以上且小于5×1017cm-3的浓度添加有B。第二SiC外延晶片(1、20、2a、3、4)也与图4所示的第一SiC外延晶片(1、2a、3、4)同样地，利用被添加在缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。
第二SiC外延晶片(1、20、2a、3、4)在n+型衬底1与p型缓冲层用区2a之间还具备p-型浓度缓和缓冲层20，这一点与第一SiC外延晶片(1、2a、3、4)不同。p-型浓度缓和缓冲层20作为浓度缓和层发挥功能，其用于在n+型衬底1上进行p型的高浓度外延生长膜的成膜时缓解由于浓度差而产生的外延晶片的翘曲。
p-型浓度缓和缓冲层20的厚度被设定为1μm以上且10μm以下。在p-型浓度缓和缓冲层20的厚度比1μm薄的情况下，不具有作为浓度缓和层的效果，在厚度厚到超过10μm的情况下，外延成膜成本和IGBT制造工序时的磨削、研磨成本的增加变得显著。
p-型浓度缓和缓冲层20的Al浓度被设定为约1×1014cm-3以上且约1×1017cm-3以下。另外，在Al浓度小于约1×1014cm-3而过低的情况下或者高到超过约1×1017cm-3的情况下，作为浓度缓和层的效果会变差。为了提高作为浓度缓和层的效果，期望的是，Al浓度的分布被实现为随着从n+型衬底1去向p型缓冲层用区2a而阶梯式地增加。第二SiC外延晶片(1、20、2a、3、4)的除p-型浓度缓和缓冲层20以外的结构与第一SiC外延晶片(1、2a、3、4)中的同名的构件等效，因此省略重复说明。
<碳化硅绝缘栅双极型晶体管的制造方法>
接着，说明将第二SiC外延晶片(1、20、2a、3、4)用作半导体晶片的、第二实施方式所涉及的碳化硅绝缘栅双极型晶体管(下面称为“第二SiC-IGBT”。)的制造方法。通过该制造方法得到的第二SiC-IGBT的结构本身与图1所示的第一SiC-IGBT相同。
另一方面，在第二SiC-IGBT的制造方法中，使用了具有p-型浓度缓和缓冲层20的第二SiC外延晶片(1、20、2a、3、4)，因此在与p-型浓度缓和缓冲层20有关的处理上包括与第一SiC-IGBT的制造方法不同的结构。下面，以与p-型浓度缓和缓冲层20的形成和去除有关的处理为中心来进行说明。
将图8的流程图与图5所示的流程图进行比较可知，第二SiC外延晶片的制造方法的步骤S24的内容与第一SiC外延晶片的制造方法中的对应的步骤S4不同。在第二SiC外延晶片的制造方法中，与第一SiC外延晶片的制造方法的情况同样地，首先进行步骤S21至步骤S23的处理。步骤S21至步骤S23是与第一SiC外延晶片的制造方法中的步骤S1至步骤S3的工序分别对应的等效的处理。
接着，在步骤S24中，在进行成膜时，一边逐渐使TMA等包含Al的主掺杂物气体的流量增大一边导入主掺杂物气体。然后，在使主掺杂物气体的流量阶梯式地增大的同时，在步骤S25中进行包含用于捕获少数载流子的B的TEB等掺杂物气体的导入。通过步骤S24和步骤S25的工序，连续地形成p-型浓度缓和缓冲层20和p型缓冲层用区2a。
然后，通过执行步骤S26～步骤S31的工序，能够制造出图7所示的第二SiC外延晶片(1、20、2a、3、4)。步骤S26至步骤S31是与第一SiC外延晶片的制造方法中的步骤S6至步骤S11的工序分别对应的等效的处理。
接着，通过磨削和CMP等来去除第二SiC外延晶片(1、20、2a、3、4)的n+型衬底1、p-型浓度缓和缓冲层20以及p型缓冲层用区2a的下部的具有10μm左右的厚度t2的区域。通过去除来准备出在下部具有p型缓冲层2的自支撑外延膜。
之后，与第一SiC-IGBT的制造方法的情况同样地，在p型缓冲层2的上侧形成IGBT的各个元件区域。p型缓冲层2作为集电极层而在磨削面侧与p+型第二接触区14接合。在p+型第二接触区14的下表面接合有集电极电极15，由此能够得到少数载流子寿命被控制的p型缓冲层2介于n-型耐压维持层4与集电极电极15之间的第二SiC-IGBT。
【实施例2】
接着，说明使用了第二SiC-IGBT的制造方法的实施例2。首先，将由直径为4英寸的SiC衬底构成的350μm厚的n+型衬底1输送到外延生长装置之中，该SiC衬底是通过CMP等对由偏向<11-20>方向4°的n+型的4H-SiC构成的衬底的Si面进行研磨而得到的。
然后，在温度为约1640℃且压力为4kPa左右的环境中，作为原料气体，以约67.6Pa·m3/s(40slm)的流量导入氢(H2)，以约0.1014Pa·m3/s(60sccm)的流量导入甲硅烷(SiH4)。另外，以约3.38×10-2Pa·m3/s(20sccm)的流量导入丙烷(C3H8)，以约0.0001～0.004sccm的流量导入TMA，进行20分钟左右的外延生长。通过该外延生长，在n+型衬底1的Si面侧形成Al掺杂浓度为约1×1015～约1×1017cm-3且5μm左右的p-型浓度缓和缓冲层20。
接着，使TMA流量增加为约6.76Pa·m3/s(0.04sccm)，且以约3.38×10-7Pa·m3/s(2×10-4sccm)的流量导入TEB。然后进行2小时左右的SiC的单晶层的外延生长，来在n+型衬底1的Si面侧形成如下的p型缓冲层2：该p型缓冲层2的厚度为约30μm，以约1×1018cm-3的掺杂浓度添加有Al，以约5×1016cm-3的掺杂浓度添加有B。
接着，中止p型缓冲层2的外延生长条件中的TMA和TEB的导入，以约4.225×10- 2Pa·m3/s(25sccm)的流量新流通N2气体。另外，将SiH4的流量变更为约0.16731Pa·m3/s(99sccm)，将C3H8的流量变更为约6.0839×10-2Pa·m3/s(36sccm)。另外，关于其它原料气体的导入条件，维持相同的条件。然后，进行约5分钟的成膜，来在p型缓冲层2之上形成如下的n型场终止层3：该n型场终止层3的厚度为约2.5μm，以约2×1017cm-3的掺杂浓度添加有N。接着，将N的流量变更为3.38Pa·m3/s(0.02sccm)，进行5小时左右的外延生长，来在n型场终止层3之上外延生长出如下的n-型耐压维持层4：该n-型耐压维持层4的厚度为约130μm，以约1×1014cm-3左右的掺杂浓度添加有N。
接着，从半导体晶片的下部去除约365μm的厚度的区域，该约365μm是对预先测定出的n+型衬底1的厚度分别加上p-型浓度缓和缓冲层20的约5μm的厚度t3和作为p型缓冲层用区2a的切削余量的10μm的厚度t2而得到的值。然后，在对半导体晶片实施背面磨削和CMP之后，实施磨削、研磨后的磨削面和研磨面的汞CV测定。测定的结果是，确认出极性为p型、浓度为约1×1018cm-3，从而确认出p型缓冲层2已暴露。
之后，与实施例1的情况同样地，通过光刻技术、蚀刻技术以及离子注入法等，在p型缓冲层2之上的n型场终止层3的上部形成n-型耐压维持层4，并且在n-型耐压维持层4的上部形成p+型第一基区5a、5b。然后，在p+型第一基区5a、5b之上形成p型外延层6之后，依次形成p型第二基区6a、6b、n型基区7、n+型发射极区8a、8b、p+型第一接触区9a、9b。并且，分别形成栅极绝缘膜10、栅极电极11、层间绝缘膜12、发射极电极13以及集电极电极15等，从而制作出实施例2所涉及的SiC-IGBT。
在第二实施方式所涉及的SiC-IGBT的制造方法中，与第一实施方式的情况同样地，p型缓冲层2的厚度t1、Al浓度以及B浓度同时被分别控制为固定的范围内的值，以积极地使少数载流子减少。因此，在使用自支撑外延膜的IGBT的正向动作时，即使是以大电流进行双极动作的情况，也不会有过剩的电子被注入到集电极电极15附近，能够制造出能够有效抑制从集电极电极15附近扩大的堆垛层错的产生的SiC-IGBT。
另外，根据第二实施方式所涉及的SiC-IGBT的制造方法，使用在n+型衬底1与p型缓冲层用区2a之间配置有p-型浓度缓和缓冲层20的第二SiC外延晶片(1、20、2a、3、4)来制作SiC-IGBT。能够基于通过p-型浓度缓和缓冲层20来缓解了由于浓度差而产生的翘曲的半导体晶片来制作SiC-IGBT，因此能够提高SiC-IGBT的质量。第二实施方式所涉及的SiC-IGBT的制造方法的其它效果与第一实施方式所涉及的SiC-IGBT的制造方法的情况相同。
<其它实施方式>
利用上述所公开的实施方式对本发明进行了说明，但是不应理解为构成本公开的一部分的论述和附图对本发明进行限定。应该认为，本领域技术人员根据本公开会明确各种代替实施方式、实施例以及应用技术。
例如在第一及第二SiC-IGBT的制造方法中，例示了以下情况来进行说明：使p型缓冲层2、n型场终止层3以及n-型耐压维持层4在相同的炉内连续地生长来制作外延晶片。但是外延晶片的各层的形成方法不限定于此，例如也可以将p型缓冲层2、n型场终止层3以及n-型耐压维持层4的生长炉相分别地分开。
在此，例如根据外延生长炉不同而存在以下情况：在各层的生长时使用的掺杂物气体成分在生长处理后残留在炉内。因此在相同的炉内连续形成各层时，有时会由于残留成分而担心掺杂物的交叉污染。但是通过将各层的生长炉分开，能够防止掺杂物的交叉污染。此外，在将各层的生长炉分开的情况下，例如在第一SiC-IGBT的制造方法中，作为p型缓冲层2成膜处理，只要在步骤S5之后进行步骤S10即可，另外，在n型场终止层3和n-型耐压维持层4的生长时，只要在步骤S1～步骤S3之后执行步骤S8以后的处理即可。
另外，例如从SiC外延晶片去除n+型衬底1的时机不限定于形成器件的表面结构之前，能够适当变更，例如在形成了器件的表面结构之后等。通过在整体工序中将进行去除的时机向更后侧移动，能够抑制因去除n+型衬底1而半导体晶片变得过薄所引起的制造工序中的裂纹风险。但是，n+型衬底1的去除工序需要在p+型第二接触区的形成和集电极电极15形成前进行。
另外，在第一及第二SiC-IGBT的制造方法中，作为用于形成p型第二基区6a、6b的p型的半导体区，使用了通过外延生长法进行成膜而得到的p型外延层6。但是在本发明中不限定于此，例如也可以对n-型耐压维持层进行p型的杂质元素的离子注入，来形成p型的半导体区。
另外，在第一及第二SiC-IGBT的制造方法中，说明了在p型缓冲层2之下形成p+型第二接触区14的情况。但是只要能够充分形成p型缓冲层2与集电极电极15之间的欧姆接合，则也可以省略p+型第二接触区14。
另外，作为第一及第二SiC-IGBT，说明了平面型的情况，但是即使是作为沟槽栅极的垂直型的IGBT也能够得到同样的效果。如以上那样，本发明包括上述没有记载的各种实施方式等，并且本发明的技术范围仅由基于上述的说明而适当的权利要求书所涉及的发明技术特征来决定。

Claims (13)

1.一种碳化硅绝缘栅双极型晶体管，其特征在于，具备：
p型的集电极层，其由碳化硅形成，其厚度被设置为5μm以上且20μm以下，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼；
n型的耐压维持层，其设置于所述集电极层之上；
p型的基区，其设置于所述耐压维持层之上；
n型的发射极区，其设置于所述基区的上部；
栅极绝缘膜，其设置于所述耐压维持层的上部；以及
栅极电极，其设置于所述栅极绝缘膜之上，
其中，利用被添加在所述集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。
2.根据权利要求1所述的碳化硅绝缘栅双极型晶体管，其特征在于，
在正向通电时，到达所述集电极层的下表面的电子密度为2×1015cm-3以下。
3.根据权利要求1所述的碳化硅绝缘栅双极型晶体管，其特征在于，
所述耐压维持层的厚度为250μm以下，且所述耐压维持层中以1×1015cm-3以下的杂质浓度添加有氮。
4.根据权利要求3所述的碳化硅绝缘栅双极型晶体管，其特征在于，
所述耐压维持层的厚度为100μm以上。
5.根据权利要求1所述的碳化硅绝缘栅双极型晶体管，其特征在于，
所述集电极层中的少数载流子寿命为60ns以下。
6.一种碳化硅外延晶片，其特征在于，具备：
碳化硅的衬底；以及
p型的缓冲层，其设置于所述衬底之上，具有集电极用区域，该集电极用区域具有5μm以上且20μm以下的厚度，以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加有铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加有硼，
其中，利用被添加在所述缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。
7.根据权利要求6所述的碳化硅外延晶片，其特征在于，
所述缓冲层在所述集电极用区域与所述衬底之间还具备具有10μm的厚度的区域，所述10μm的厚度作为随着所述衬底的磨削或研磨处理所产生的切削余量。
8.根据权利要求6所述的碳化硅外延晶片，其特征在于，
在所述缓冲层之上还具备n型的耐压维持层，该n型的耐压维持层的厚度被设置为250μm以下，该n型的耐压维持层中以1×1015cm-3以下的杂质浓度添加有氮。
9.根据权利要求8所述的碳化硅外延晶片，其特征在于，
所述耐压维持层的厚度为100μm以上。
10.根据权利要求6所述的碳化硅外延晶片，其特征在于，
在所述衬底与所述缓冲层之间还具备杂质浓度比所述缓冲层的杂质浓度低的p型的浓度缓和缓冲层。
11.根据权利要求6所述的碳化硅外延晶片，其特征在于，
所述缓冲层中的少数载流子寿命为60ns以下。
12.一种碳化硅外延晶片的制造方法，其特征在于，
包括以下工序：在衬底之上，以如下方式形成由碳化硅形成的p型的缓冲层来作为集电极用区域：所述缓冲层的厚度为5μm以上且20μm以下，并以5×1017cm-3以上且5×1018cm-3以下的杂质浓度添加铝并且以2×1016cm-3以上且小于5×1017cm-3的杂质浓度添加硼，
其中，利用被添加在所述缓冲层中的硼，来促进作为少数载流子的电子的捕获和消灭。
13.一种使用了碳化硅外延晶片的碳化硅绝缘栅双极型晶体管的制造方法，所述碳化硅外延晶片是使用根据权利要求12所述的碳化硅外延晶片的制造方法来制造出的，所述碳化硅外延晶片具备衬底以及作为集电极层的由碳化硅形成的p型的缓冲层，所述碳化硅绝缘栅双极型晶体管的制造方法的特征在于，包括以下工序：
去除所述衬底；
在所述集电极层之上形成n型的耐压维持层；
在所述耐压维持层之上形成p型的基区；
在所述基区的上部形成n型的发射极区；
在所述耐压维持层的上部形成栅极绝缘膜；以及
在所述栅极绝缘膜之上形成栅极电极，
其中，利用被添加在所述集电极层中的硼，来促进作为少数载流子的电子的捕获和消灭。
CN201810393053.2A 2017-04-28 2018-04-27 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法 Active CN108807154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-089845 2017-04-28
JP2017089845A JP6904774B2 (ja) 2017-04-28 2017-04-28 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法

Publications (2)

Publication Number Publication Date
CN108807154A true CN108807154A (zh) 2018-11-13
CN108807154B CN108807154B (zh) 2023-03-24

Family

ID=63797088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810393053.2A Active CN108807154B (zh) 2017-04-28 2018-04-27 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法

Country Status (4)

Country Link
US (1) US10522667B2 (zh)
JP (1) JP6904774B2 (zh)
CN (1) CN108807154B (zh)
DE (1) DE102018110190A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223869A (zh) * 2022-09-01 2022-10-21 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017104751A1 (ja) * 2015-12-18 2017-06-22 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US10545907B2 (en) 2015-12-24 2020-01-28 Intel Corporation Adjustable power delivery scheme for universal serial bus
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7419695B2 (ja) 2019-07-23 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN111682063B (zh) * 2020-05-22 2022-05-13 东莞市天域半导体科技有限公司 一种超高压P沟道SiC-IGBT器件材料及其制造方法
CN112466936A (zh) * 2020-12-21 2021-03-09 厦门芯一代集成电路有限公司 一种高压igbt器件及其制备方法
CN116130431B (zh) * 2023-04-12 2023-07-28 通威微电子有限公司 一种半导体器件与半导体器件制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
CN102148144A (zh) * 2010-02-09 2011-08-10 三菱电机株式会社 碳化硅半导体装置的制造方法
CN104064586A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法
CN104465392A (zh) * 2013-09-20 2015-03-25 株式会社东芝 半导体装置的制造方法
CN105957898A (zh) * 2016-07-05 2016-09-21 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法
CN106098553A (zh) * 2015-04-30 2016-11-09 英飞凌科技股份有限公司 通过外延生长制造半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798079A (en) * 1972-06-05 1974-03-19 Westinghouse Electric Corp Triple diffused high voltage transistor
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
JP6448419B2 (ja) * 2015-03-09 2019-01-09 昭和電工株式会社 炭化珪素単結晶エピタキシャルウェハの製造方法
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
CN102148144A (zh) * 2010-02-09 2011-08-10 三菱电机株式会社 碳化硅半导体装置的制造方法
CN104064586A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法
CN104465392A (zh) * 2013-09-20 2015-03-25 株式会社东芝 半导体装置的制造方法
CN106098553A (zh) * 2015-04-30 2016-11-09 英飞凌科技股份有限公司 通过外延生长制造半导体装置
CN105957898A (zh) * 2016-07-05 2016-09-21 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115223869A (zh) * 2022-09-01 2022-10-21 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管

Also Published As

Publication number Publication date
JP2018190772A (ja) 2018-11-29
CN108807154B (zh) 2023-03-24
US10522667B2 (en) 2019-12-31
DE102018110190A1 (de) 2018-10-31
JP6904774B2 (ja) 2021-07-21
US20180315842A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
CN108807154A (zh) 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
JP6720962B2 (ja) 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
CN107430993B (zh) 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置
CN104380472B (zh) 碳化硅半导体器件
US9716186B2 (en) Semiconductor device manufacturing method, and semiconductor device
KR20140082839A (ko) 실리콘 카바이드 에피택시
US9318324B2 (en) Manufacturing method of SiC epitaxial substrate, manufacturing method of semiconductor device, and semiconductor device
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2012243966A (ja) 半導体装置
JP2012151177A (ja) 化合物半導体基板およびその製造方法
CN108257858B (zh) 一种高k栅介质层的制备方法及碳化硅MOS功率器件
JP2013069964A (ja) 炭化珪素半導体装置
CN109564932A (zh) 半导体装置
TWI534910B (zh) 半導體裝置的製造方法
JP2021089916A (ja) 炭化珪素半導体装置の製造方法、炭化珪素基板の製造方法および炭化珪素基板
JPWO2010137146A1 (ja) ダイオードの製造方法、及び、ダイオード
JP2016058499A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN108257855B (zh) 高k栅介质层的制备方法及碳化硅MOS功率器件
KR20130141339A (ko) 반도체 장치의 제조 방법
JP6035763B2 (ja) ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法
JP6125568B2 (ja) 半導体用の最適化層
US8748276B2 (en) Method for manufacturing semiconductor device
CN106876546B (zh) 一种氮化镓基发光二极管的外延片及其制备方法
CN104900701B (zh) 带有双区浮动结的碳化硅umosfet器件及制作方法
CN108231560A (zh) 一种控制电极制备方法及mosfet功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant