CN104465392A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN104465392A
CN104465392A CN201410386613.3A CN201410386613A CN104465392A CN 104465392 A CN104465392 A CN 104465392A CN 201410386613 A CN201410386613 A CN 201410386613A CN 104465392 A CN104465392 A CN 104465392A
Authority
CN
China
Prior art keywords
sic
shaped
type
concentration
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410386613.3A
Other languages
English (en)
Inventor
西尾让司
清水达雄
太田千春
饭岛良介
四户孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN104465392A publication Critical patent/CN104465392A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式的半导体装置的制造方法中，准备基板，从从液相中在基板的表面生长p型的SiC单晶层，该液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合即第一组合、以及B(硼)和P(磷)的第二组合中的至少一方的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。

Description

半导体装置的制造方法
相关申请的参照：本申请享有2013年9月20日申请的日本专利申请号2013－194769的优先权利益，在本申请中援引该日本专利申请全部内容。
技术领域
本发明主要涉及半导体装置的制造方法。
背景技术
作为下一代的功率半导体器件用的材料，SiC(碳化硅)备受期待。SiC与Si(硅)相比较，具有带隙为3倍、电击穿强度约为10倍、热传导率约为3倍这样的优良的物性。如果能够活用该特性，能够实现低损失且能够进行高温动作的功率半导体器件。
另一方面，已知SiC单晶中的穿透螺旋位错(Threading ScrewDislocation(TSD))、基底面位错(Basal Plane Dislocation(BPD))等位错会导致器件特性劣化。
发明内容
本发明所要解决的课题在于提供能够抑制器件特性的劣化的半导体装置的制造方法。
实施方式的半导体装置的制造方法中，准备基板，从液相中在基板的表面生长p型的SiC单晶层，液相为，含有Si(硅)、C(碳)、p型杂质及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的一个组合，该第二组合是B(硼)和P(磷)的组合，并且，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。
通过上述结构，提供能够抑制器件特性的劣化的半导体装置的制造方法。
附图说明
图1是表示第一实施方式的半导体装置的模式截面图。
图2是表示第一实施方式的半导体装置的制造方法的流程图。
图3是表示第一实施方式的半导体装置的制造方法的模式截面图。
图4是表示第一实施方式的制造方法中使用的液相生长装置的模式截面图。
图5是表示第一实施方式的半导体装置的制造方法的模式截面图。
图6是表示第一实施方式的半导体装置的制造方法的模式截面图。
图7是表示第一实施方式的半导体装置的制造方法的模式截面图。
图8是表示第一实施方式的半导体装置的制造方法的模式截面图。
图9是说明第一实施方式的半导体装置的制造方法的作用的图。
图10是说明共掺杂的作用的图。
图11是说明共掺杂的作用的图。
图12是说明共掺杂的作用的图。
图13是说明共掺杂的作用的图。
图14是说明共掺杂的作用的图。
图15是表示n型SiC的情况的Al、N的浓度和方块电阻的关系的图。
图16是表示p型SiC的情况的N、Al的浓度和方块电阻的关系的图。
图17是表示第二实施方式的半导体装置的模式截面图。
图18是表示第二实施方式的半导体装置的制造方法的流程图。
图19是表示第二实施方式的半导体装置的制造方法的模式截面图。
图20是表示第二实施方式的半导体装置的制造方法的模式截面图。
图21是表示第三实施方式的半导体装置的模式截面图。
图22是表示第三实施方式的半导体装置的制造方法的流程图。
图23是表示第三实施方式的半导体装置的制造方法的模式截面图。
图24是表示第三实施方式的半导体装置的制造方法的模式截面图。
图25是表示第四实施方式的半导体装置的模式截面图。
图26是表示第四实施方式的半导体装置的制造方法的流程图。
图27是表示第四实施方式的半导体装置的制造方法的模式截面图。
图28是表示第四实施方式的半导体装置的制造方法的模式截面图。
图29是表示第五实施方式的半导体装置的模式截面图。
图30是表示第五实施方式的半导体装置的制造方法的流程图。
图31是表示第五实施方式的半导体装置的制造方法的模式截面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，对相同的构件等赋予相同的附图标记，对于说明过一次的构件等，适当地省略其说明。
此外，在以下的说明中，n+、n、n－以及p+、p、p－的表述表示各导电型中的杂质浓度的相对的高低。即n+表示与n相比n型的杂质浓度相对地高、n－表示与n相比n型的杂质浓度相对地低。此外，p+表示与p相比p型的杂质浓度相对地高、P－表示与p相比p型的杂质浓度相对地低。另外，也有时将n+型、n－型仅记作n型，将p+型、p－型仅记作p型。
(第一实施方式)
本实施方式的半导体装置的制造方法中，准备基板，在基板的表面，从液相中生长出p型的SiC单晶层，其中，液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)的组合中选出的至少一个组合，第二组合为B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0，构成组合的元素A的浓度为1×1016cm－3以上1×1022cm－3以下。
特别是，在SiC单晶层的表面，通过外延生长而形成n型的SiC层，在SiC层的表面，形成p型的第一SiC区域，在第一SiC区域的表面，形成n型的第二SiC区域，在第一SiC区域的表面，形成p型的第三SiC区域，在SiC层、第一SiC区域的表面，形成栅极绝缘膜，在栅极绝缘膜上，形成栅电极，形成与第二SiC区域以及第三SiC区域连接的第一电极，形成与SiC单晶层电连接的第二电极。
图1是表示通过本实施方式的半导体装置的制造方法制造出的IGBT(Insulated Gate Bipolar Transistor)的结构的模式截面图。
该IGBT100具备p型SiC单晶基板10。该p型SiC单晶基板10是4H－SiC基板(pSiC单晶基板)，作为p型杂质而包含有杂质浓度为1×1018以上1×1022cm－3以下程度的例如Al(铝)。
在p型的SiC单晶基板10上，具备通过液相生长法形成的p型的SiC单晶层(pSiC单晶层)12。该p型的SiC单晶层12中共掺杂有p型杂质和n型杂质。然后，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、或者In(铟)和N(氮)中选择的组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比(浓度D/浓度A)大于0.33小于1.0。在本实施方式中，构成上述组合的元素A的浓度为1×1018cm－3以上1×1022cm－3以下。
例如，在Al(铝)和N(氮)、Ga(镓)和N(氮)、或者In(铟)和N(氮)的第一组合的情况下，元素A也可以是从Al(铝)、Ga(镓)或者In(铟)中选择的1种元素。此外，也可以是，由Al(元素A1)和Ga(元素A2)等2种元素、或者Al(元素A1)、Ga(元素A2)、In(元素A3)这3种元素构成。在为多个元素的情况下，考虑成2种或者3种元素一起构成组合的元素A，只要满足上述元素D的浓度相对于元素A的浓度的比、元素A的浓度的条件即可。
此外，也有可能是第一组合和第二组合这两者共存。但是，至少构成第一组合、第二组合的任意一方的元素要满足上述元素D的浓度相对于元素A的浓度的比、元素A的浓度的条件。换言之，第一组合和第二组合必须单独地满足元素比、元素浓度。这是因为，在第一组合的杂质与第二组合的杂质的之间不形成后面详述的三聚体。
例如，在Al为1×1018cm－3、Ga为1×1018cm－3、N为1×1018cm－3的情况下，N/(Al+Ga)＝0.5，Al+Ga为2×1018cm－3，因此，元素比和浓度都在实施方式的范围内。
此外，例如，在B为4×1018cm－3、P为1×1018cm－3、N为1×1018cm－3的情况下，仅着眼于作为第二组合的B和P。于是，P/B＝0.25，不满足元素比，在实施方式的范围外。
此外，例如，在Al为5×1017cm－3、B为5×1017cm－3、N为2.5×1017cm－3、P为2.5×1017cm－3的情况下，若看第一组合的话，N/Al＝0.5，比的条件是满足的，但是Al的浓度低于1×1018cm－3。若看第二组合的话，P/B＝0.5，比的条件是满足的，但是B的浓度低于1×1018cm－3。因此，第一以及第二组合的哪个都未独立地满足元素比、元素浓度，因此，在实施方式的范围外。
另外，本实施方式并不排除作为p型杂质、n型杂质而含有上述例示以外的元素的情况。以下，以元素A为Al(铝)、元素D为N(氮)的情况为例进行说明。
pSiC单晶层12的Al的浓度为1×1018cm－3以上1×1022cm－3以下。pSiC单晶层12的厚度例如为1μm以上350μm以下。
在该pSiC单晶层12的表面，形成有n型杂质的杂质浓度例如为5×1015cm－3以上2×1016cm－3以下的n型的SiC层(n－SiC层)14。n－SiC层14的膜厚例如为5μm以上120μm以下。
在n－SiC层14的一部分表面，形成有p型杂质的杂质浓度例如为5×1015以上1×1017cm－3以下的p型的第一SiC区域(第一发射极区域)66。第一发射极区域66的深度例如为0.6μm程度。
在第一SiC区域(第一发射极区域)66的一部分表面，形成有n型杂质的杂质浓度例如为1×1018cm－3以上1×1022cm－3以下的n+型的第二SiC区域(第二发射极区域)58。第二发射极区域58的深度与第一SiC区域(第一发射极区域)66的深度相比较浅，例如为0.3μm程度。
此外，在第一SiC区域(第一发射极区域)66的一部分表面、且n+型的第二SiC区域(第二发射极区域)58的侧方，形成有p型杂质的杂质浓度例如为1×1018cm－3以上1×1022cm－3以下的p+型的第三SiC区域(发射极接触区域)60。发射极接触区域60的深度与第一SiC区域(第一发射极区域)66的深度相比较浅，例如为0.3μm程度。
在n－SiC层14以及第一SiC区域(第一发射极区域)66的表面，具备以跨着该区域及层的方式连续地形成的栅极绝缘膜28。栅极绝缘膜28中例如能够应用氧化硅膜(SiO2膜)、氮氧化硅膜、或者high－k绝缘膜。
然后，在栅极绝缘膜28上，形成有栅电极30。在栅电极30中例如能够应用多晶硅等。在栅电极30上，形成有例如由SiO2膜形成的层间绝缘膜32。
栅电极下的被第二SiC区域(第二发射极区域)58和n－SiC层14夹着的第一SiC区域66成为沟道区域。
然后，具备与第二SiC区域(第二发射极区域)58、第三SiC区域(发射极接触区域)60电连接的导电性的第一电极(发射极电极)54。第一电极(发射极电极)54例如由Ni(镍)的阻挡金属层54a和阻挡金属层54a上的Al的金属层54b构成。也可以是，Ni的阻挡金属层54a和Al的金属层54b反应而形成合金。
此外，在pSiC单晶基板10的背面，形成有导电性的第二电极(集电极)56。第二电极(集电极)56例如为Ni。
接下来，对本实施方式的半导体装置的制造方法进行说明。
图2是示例本实施方式的半导体装置的制造方法的流程图。图3、图5～8是表示本实施方式的半导体装置的制造方法的模式截面图。此外，图4是本实施方式的制造方法中使用的液相生长装置的模式截面图。
如图2所示，半导体装置的制造方法具备如下步骤：pSiC单晶基板准备(步骤S100)、基于液相生长法的pSiC单晶层形成(步骤S101)、n－SiC层形成(步骤S102)、p型杂质离子注入(步骤S104)、n型杂质离子注入(步骤S106)、p型杂质离子注入(步骤S108)、退火(步骤S110)、栅极绝缘膜形成(步骤S112)、栅电极形成(步骤S114)、层间膜形成(步骤S116)、第一电极形成(步骤S118)、第二电极形成(步骤S120)以及退火(步骤S122)。
首先，在步骤S100中，准备4H－SiC的低电阻的p型的SiC单晶基板(pSiC单晶基板)10，该SiC单晶基板10作为p型杂质而包含杂质浓度为5×1018cm－3程度的Al(铝)，厚度例如为200μm。
接下来，在步骤S101中，在pSiC单晶基板10的表面，通过基于液相生长法的外延生长，形成p型的SiC单晶层12(图3)。pSiC单晶基板10的表面例如相对于{0001}面具备0.5度以上8度以下的偏离角(off angle)。
图4是p型SiC单晶层12的形成中使用的液相生长装置的模式截面图。液相生长装置具备贮存液相1的坩锅2、能够在端部支撑籽晶3的支撑部4、以及对液相1以及籽晶3进行加热的加热器5。坩锅2例如由石墨形成。
在步骤S101中，在支撑部4，作为籽晶3而将pSiC单晶基板10固定于支撑部4的端部。坩锅2内的液相1通过加热器5被加热至例如1800℃以上2100℃以下。液相1中含有Si(硅)、C(碳)、p型杂质、以及n型杂质。然后，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、或者In(铟)和N(氮)中选择的组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。在本实施方式中，元素A为Al，元素D为N。
使pSiC单晶基板10的表面浸渍在液相1中，在pSiC单晶基板10的表面，从液相1通过外延生长而形成p型的SiC单晶层(pSiC单晶层)12。
所形成的pSiC单晶层12中共掺杂有p型杂质和n型杂质。然后，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比(浓度D/浓度A)大于0.33小于1.0。在本实施方式中，元素A为Al，元素D为N。
pSiC单晶层12的Al的浓度例如为1×1018cm－3以上1×1022cm－3以下。pSiC单晶层12的p型杂质和n型杂质的浓度能够通过控制液相1中的p型杂质和n型杂质的浓度来实现所需的值。
pSiC单晶层12的厚度例如为1μm以上350μm以下。
接下来，在步骤S102中，在pSiC单晶层12的表面，通过外延生长法，生长出作为n型杂质而包含杂质浓度1×1016cm－3程度的例如N、且厚度为100μm程度的高电阻的n－SiC层14。
之后，通过基于光刻和蚀刻进行的图案形成，形成例如SiO2的第一掩模材42。在步骤S104中，将该第一掩模材42用作离子注入掩模，将作为p型杂质的Al向n－SiC层14进行离子注入，形成第一SiC区域(第一发射极区域)66(图5)。
之后，通过基于光刻和蚀刻进行的图案形成，形成例如SiO2的第二掩模材44。在步骤S106中，将该第二掩模材44用作离子注入掩模，将作为n型杂质的N向n－SiC层14进行离子注入，形成n型的第二SiC区域(第二发射极区域)58(图6)。
之后，通过基于光刻和蚀刻进行的图案形成，形成例如SiO2的第三掩模材46。在步骤S108中，将该第三掩模材46用作离子注入掩模，将作为p型杂质的Al向n－SiC层14进行离子注入，形成p型的第三SiC区域(发射极接触区域)60(图7)。
在步骤S110中，进行用于使离子注入了的p型杂质和n型杂质活化的退火。该退火例如将氩气用作气氛体，使用了加热温度1600℃、加热时间30分钟这样的条件。此时，导入到了SiC内部的杂质的活化得以实现，但是扩散只有稍许。
在步骤S112中，例如，通过CVD(Chemical Vapor Deposition)法或者热氧化法形成SiO2膜的栅极绝缘膜28。然后，在步骤S114中，在栅极绝缘膜28上，例如形成有多晶硅的栅电极30。然后，在步骤S116中，在栅电极30上，形成有例如由SiO2膜形成的层间绝缘膜32(图8)。
之后，在步骤S118中，形成有与第二SiC区域(发射极区域)58、第三SiC区域(发射极接触区域)60电连接的导电性的第一电极(发射极电极)54。第一电极(发射极电极)54例如通过Ni(镍)和Al的溅射来形成。
在步骤S120中，在pSiC单晶基板10的背面侧，形成有导电性的第二电极(集电极)56。第二电极(集电极)56例如通过Ni的溅射来形成。
在步骤S122中，为了减小第一电极54和第二电极56的接触电阻，进行退火。退火例如在氩气气氛中以1000℃来进行。
通过以上的制造方法，形成了图1所示的IGBT100。
图9是说明本实施方式的半导体装置的制造方法的作用的图。在本实施方式中，pSiC单晶基板10相对于例如{0001}面具备例如0.5度以上8度以下的偏离角。
在pSiC单晶基板10，存在有从内部到达表面的穿透螺旋位错(TSD)。在TSD存在于表面的pSiC单晶基板10中，假设通过气相生长法而外延生长pSiC单晶层12或n－SiC层14，则如图9中点线所示，TSD会延续到n－SiC层14，可能会到达n－SiC层14表面。例如在表面存在有TSD的n－SiC层14的表面，通过例如热氧化来形成栅极绝缘膜28。于是，TSD会导致栅极绝缘膜的可靠性劣化。
在本实施方式中，在pSiC单晶基板10的表面，使用液相生长法来形成pSiC单晶层12。通过使用液相生长法，使得在pSiC单晶层12中TSD被变换成基底面位错(BPD)。BPD沿着{0001}面延伸，向pSiC单晶层12的侧面穿出。换言之，BPD按照偏离角延伸，向侧面穿出。因此，能够抑制TSD到达n－SiC层14的表面。因此，在n－SiC层14的表面形成的栅极绝缘膜28的可靠性提高。
此外，若在n－SiC层14中存在有BPD，则在IGBT100的顺向通电时，导通电阻增大，可能会导致器件特性劣化。根据本实施方式，BPD向pSiC单晶层12的侧面穿出，由此，能够抑制BPD延续到n－SiC层14中。因此，由BPD引起的器件特性的劣化也得以抑制。
pSiC单晶基板10的表面优选相对于{0001}面具备0.5度以上8度以下的偏离角，更优选该偏离角为2度以上6度以下。若偏离角低于上述范围，则可能无法进行稳定的外延生长。此外，若偏离角高于上述范围，则晶体表面的凹凸变大而在表面形成的栅极绝缘膜的可靠性可能会减小。此外，若偏离角高于上述范围，则在将TSD变换成了BPD之后使BPD在晶体侧面穿出去的效率可能会减小。
此外，在本实施方式中，在pSiC单晶层12中，作为p型杂质的Al(铝)和作为n型杂质的N(氮)以规定的比例被共掺杂。由此，pSiC单晶层12的电阻被减小。由此，IGBT100的导通电阻被减小。
另外，在本实施方式中，n型杂质例如优选为N(氮)或P(磷)，但是，也能够应用As(砷)等。此外，p型杂质例如优选为Al(铝)，但是也能够应用B(硼)、Ga(镓)、In(铟)等。
以下，对本实施方式的共掺杂的作用以及效果进行详细描述。
发明人进行研究，结果发现，通过相对于SiC共掺杂p型杂质(p型掺杂剂)的Al和n型杂质(n型掺杂剂)的N，能够产生Al、N的配对。在该配对状态下，载流子被补偿，载流子成为零的状态。
图10以及图11是说明共掺杂的作用的图。图10为n型SiC的情况，图11为p型SiC的情况。根据发明人进行的第一原理计算明确了：在SiC中，以Al、N相邻的方式Al进入Si(硅)位点，N进入C(碳)位点，由此，作为体系而稳定化。
即，如图10以及图11所示，与Al、N未结合而离散的状态相比，通过Al、N结合而形成Al－N配对结构，体系的能量稳定2.9eV。在Al量与N量一致的情况下，两者全部成为了配对结构的状态是最稳定的。
在此，第一原理计算是使用了超软赝势的计算。超软赝势是由范德比尔特等开发出的赝势的一种。例如，晶格常数具备能够以1％以下的误差实现实验值的高精度。导入杂质(掺杂剂)，进行结构弛豫，计算稳定状态的整体能量。将体系的整体能量在变化的前后进行比较，由此，判定任意结构是否是稳定状态。在稳定状态下，能够示出带隙中杂质的能级位于什么能量位置。
如图10所示，明确了：在N比Al更多地存在的情况下，即为n型SiC的情况下，处于多余的N进入到Al－N配对结构的附近的C位点，成为N－Al－N的三聚体，从而体系进一步稳定化。根据第一原理计算，通过成为三聚体，与配对结构和N分别单独存在的情况相比，体系稳定0.3eV。
同样，如图11所示，明确了：在Al比N更多地存在的情况下，即为p型SiC的情况下，处于多余的Al进入到Al－N配对结构的附近的Si位点，成为Al－N－Al的三聚体，从而体系进一步稳定化。根据第一原理计算，通过成为三聚体，与Al－N配对结构和Al分别单独存在的情况相比，体系稳定0.4eV。
接下来，针对Al、N以外的掺杂剂的组合进行考察。以针对B(硼)和N(氮)的情况进行了计算的情况为例，说明计算结果。
B进入Si位点，N进入C位点。根据第一原理计算可知，无法形成B－N－B或N－B－N这样的三聚体结构。也就是说，虽然形成了B－N的配对结构，但是，若B或N来到该配对结构的附近则体系的能量会变高。因此，多余的B、N存在于远离配对结构的位置处的话，体系的能量更稳定。
根据第一原理计算，若多余的B形成三聚体，则与B－N配对和B独立地存在的情况相比，体系的能量高出0.5eV。此外，若多余的N形成三聚体，则与B－N配对和N独立地存在的情况相比，体系的能量高出0.3eV。因此，哪种情况下都是，若形成三聚体则体系的能量变得不稳定。
图12是说明共掺杂的作用的图。图12中示出了各元素的共价半径。越是朝向图的右手上方则共价半径越小，越是朝向左手下方则共价半径越大。
在B和N的情况下，若形成三聚体则会变得不稳定这一点能够通过共价半径的大小来理解。B的共价半径比Si的共价半径小，并且N的共价半径比C的共价半径小。因此，若B进入Si位点、N进入C位点，则会积累应变而无法形成三聚体。
判明了：作为成为掺杂剂的p型杂质和n型杂质的组合，除了“共价半径比Si大的元素(Al、Ga、In)”和“共价半径比C小的元素(N)”的组合或者相反“共价半径比C大的元素(B)”和“共价半径比Si小的元素(P)”的组合的情况以外，无法形成三聚体。
B、P的共价半径处于Si的共价半径与C的共价半径的中间，因此，B及P能够进入Si位点、C位点中的任意位点。但是，其他杂质(Al、Ga、In、n、As)基本上偏在于一方的位点。可以认为：Al、Ga、In、As进入Si位点，N进入C位点。
而且，没有必要考虑两种杂质均进入Si位点或者均进入C位点的情况。这是因为：若p型杂质和n型杂质不处于最接近，则难以缓和应变。因此，在将p型杂质设定为元素A、将n型杂质设定为元素D的情况下，元素A和元素D的组合(元素A与元素D)除了(Al和N)、(Ga和N)、(In和N)、(B和P)这4种组合以外，难以形成三聚体。
如果在原子间没有相互作用，则无法形成该配对结构或三聚体结构。关于通过第一原理计算而得的4H－SiC结构中的杂质能级(掺杂剂能级)，若在c轴向上晶胞(unit cell)为10个程度，则观察不到相互作用，杂质能级成为平坦的状态。即，分散被充分地抑制，成为10meV等级程度。
也就是说，可以认为：杂质间的距离为10nm以上时，几乎没有相互作用。因此，为了具有杂质彼此的相互作用，优选杂质浓度为1×1018cm－3以上。
该值是在已经形成有SiC材料的情况下通过离子注入等形成局部的杂质的分布时所优选的杂质浓度的下限。在液相生长法或气相生长法的情况下杂质浓度的下限更低。
另外，为了在半导体SiC中体现出由共掺杂带来的效果，需要将n型杂质浓度与p型杂质浓度的比率设为特定范围的比率。在后面描述的制造方法中，以使通过离子注入而导入的n型、p型的各自的杂质的比率成为上述特定范围的比率的方式从一开始进行导入是重要的。相互作用所达到的范围小，为低于10nm，但是只要在该范围内，就能够通过相互的引力形成三聚体。并且，由于引力发挥作用，因此可以认为：杂质的活化退火的温度能够从未进行共掺杂的情况下的1700℃―1900℃低温化至1500℃－1800℃。
但是，该三聚体形成中优选的杂质浓度在基于CVD(Chemical VaporDeposition，化学汽相淀积)法等进行的从气相生长晶体等中能够减小。这是因为：由于能够使原料在表面上流动，所以杂质彼此的相互作用即使在低浓度下也容易产生。
在从气相生长晶体时形成三聚体的情况下，优选p型及n型的杂质浓度为1×1015cm－3以上。而且，从使三聚体形成变得容易的观点出发，优选杂质浓度为1×1016cm－3以上。
在形成了三聚体的情况下，杂质浓度的上限也有可能会超过未形成三聚体时的固溶极限。这是因为：若形成三聚体，则晶体中的应变得到缓和，杂质容易固溶。
未形成三聚体时的杂质的固溶极限在N的情况下为1019cm－3等级，Al的情况下为1021cm－3等级。其他杂质约为1021cm－3等级程度。
在杂质为一种的情况下，偏在于杂质的大小较小的侧或者较大的侧。这是因为：应变被蓄积，杂质难以进入晶格点，无法实现活化。特别是在离子注入中较多地形成缺陷，因此固溶极限格外变低。
但是，如果形成三聚体，则Al、N都能够被导入1022cm－3等级程度。在(Al和N)、(Ga和N)、(In和N)、(B和P)这4种组合中，通过形成三聚体，能够缓和应变，因此，能够实现固溶极限的扩大。作为其结果，能够将杂质的固溶极限扩展到1022cm－3等级。
在杂质为B、Al、Ga、In、P的情况下，在1×1020cm－3以上、特别是6×1020cm－3以上的情况下，成为应变多、大量形成缺陷的状态。其结果是，方块电阻(sheet resistance)或者比电阻成为非常大的值。
但是，根据p型杂质和n型杂质的共掺杂，即使在这样的杂质浓度高的区域，也能够抑制缺陷。
在杂质为N的情况下，固溶极限进而减小一个数量级，为2×1019cm－ 3程度。根据第一原理计算，可以认为是因为产生惰性的晶格间N的缺陷。
N浓度的上限为1019cm－3等级，但是通过形成三聚体，大幅度地扩大到1022cm－3等级。以往，在形成以高浓度进行了掺杂的n型区域的情况下，不能使用氮，例如通过离子注入1020cm－3程度的P来形成。但是，如果使用本实施方式，例如能够以导入2×1020cm－3的N、1×1020cm－3的Al的方式，使用氮来形成以高浓度进行了掺杂的n型区域。也就是说，以往使用氮这一点本身都是困难的，而本实施方式使其成为可能。
以上，通过导入p型杂质和n型杂质这两者并且适当地选择共价半径的组合，能够实现上述的三聚体。并且，能够使结构稳定化，减小应变。
作为其结果，(1)各杂质容易进入晶格点。(2)能够实现工序的低温化。能够期待至少100℃程度的低温化。(3)能够活化的杂质量(上限的扩大)增加。(4)能够形成三聚体或者配对结构这样的稳定结构。通过该结构来获取熵(entropy)，减小晶体缺陷量。(5)由于三聚体稳定，因此，使得绕着将p型杂质和n型杂质连接的键(bond)进行旋转变难，结构固定化。因此，通电击穿耐性大幅度提升。例如，如果在pn结的p型杂质区域、n型杂质区域的至少一部分导入三聚体结构，则通电击穿得以抑制，高电阻化得以避免。作为其结果，能够抑制流动一定量的电流时所需要的施加电压(Vf)增加这样的劣化现象(Vf劣化)。
以上，示出了通过将p型杂质的Al和n型杂质的N共掺杂而能够使Al与N的配对的情况。而且，通过第一原理计算明确了：此时能够使受主能级及施主能级都变浅。
图13、图14为共掺杂的作用的说明图。图13为n型SiC的情况，图14为p型SiC的情况。白圈表示能级未被电子填埋的空能级，黑圈表示能级被电子填埋的状态。
施主能级变浅的理由为：如图13所示，通过位于作为受主的Al的传导带的内侧的空能级与N的施主能级相互作用，施主能级被提高。同样，受主能级变浅的理由为：如图14所示，通过位于作为施主的N的价电子带的内侧的填埋有电子的能级与Al的受主能级相互作用，受主能级被拉低。
一般而言，n型杂质的N或P(磷)形成42meV～95meV的深的施主能级。p型杂质的B、Al、Ga、In形成160meV～300meV的非常深的受主能级。与此相对，若形成三聚体，则n型杂质能够形成35meV以下的施主能级，p型杂质能够形成100meV以下的受主能级。
在完全地形成了三聚体的最佳状态下，n型的N或P约为20meV程度，p型的B、Al、Ga、In为40meV程度。由于这样形成浅的能级，因此，多数活化的杂质成为载流子(自由电子、自由空穴)。因此，与不进行共掺杂的情况相比，体积电阻以相差数量级的方式低电阻化。
在n型SiC的情况下，通过使有助于载流子产生的施主能级为40meV以下，与不进行共掺杂的情况相比，电阻减小。此外，通过成为35meV以下而使得电阻减小一个数量级，通过设为20meV以下而使得电阻减小约两个数量级。另外，还具有应变缓和效果和掺杂上限扩大效果等。
在p型SiC的情况下，通过使有助于载流子产生的受主能级为150meV以下，与不进行共掺杂的情况相比，电阻减小。此外，通过成为100meV以下而使得电阻减小约一个数量级，通过设为40meV以下而使得电阻减小约两个数量级。另外，还具有应变缓和效果和掺杂上限扩大效果等。
在Al浓度与N浓度一致的情况下(N：Al＝1：1)，即使有浅的能级，也没有载流子，因此，成为绝缘体。存在与Al浓度与N浓度的差值相应的量的载流子。要成为低电阻的半导体，需要有浓度差。
在N浓度比Al浓度高的情况(N浓度＞Al浓度)，通过相互作用而形成了Al－N配对后的多余N也通过对Al－N配对的附近的C进行置换而实现稳定化。因此，形成浅的施主能级。此外，应变也得到缓和，因此，与未形成三聚体的情况相比，能够增加N的浓度。
图15是表示n型SiC的情况下的Al和N的浓度与方块电阻的关系的图。N浓度设为2×1020cm－3。在单独地导入了N的情况下，即使为1×1019cm－3以上，方块电阻也无法减小。其值为约300Ω/□。
在N浓度：Al浓度为1：1至2：1的范围内，能够不产生应变地形成三聚体，进入浅的施主能级的载流子电子数增加。因此，方块电阻急剧地减小。
然后，达到了2：1时，能够使用最大量的载流子，因此，成为方块电阻最低的状态。方块电阻如图14所示，能够减小到1.5Ω/□程度。对于与n型SiC的接触电阻，通过设为N浓度：Al浓度＝2：1，并使N浓度与Al浓度的差值从1020cm－3增加至1022cm－3，也能够使与n型SiC的接触电阻从10－5Ωcm3程度减小到10－7Ωcm3程度。
进而，若N浓度的比例高于2：1，则通过相对于N浓度：Al浓度＝2：1过剩的N，形成原来的深的施主能级。并且，该施主能级接受载流子电子，由三聚体形成的浅的施主能级变为空。相对于N浓度：Al浓度＝2：1偏离的N与单独地导入的情况接近，因此，难以使应变得到缓和。因此，如图15所示，方块电阻急剧地增加。
在图15中，以在不共掺杂Al的情况下将n型杂质的N(氮)加入了固溶极限附近为止时的方块电阻(此时为约300Ω/□)为比较对象，示出了在相对于N浓度：Al浓度＝2：1偏离的情况下方块电阻的值如何变化。
以形成了三聚体结构的Al浓度/N浓度＝0.5为中心来考虑。在将Al浓度/N浓度设为0.47以上且0.60(8×1019cm－3以上的载流子为100％自由载流子)以下的情况下，即，相对于n型杂质加入了47％～60％的p型杂质的情况下，与不共掺杂Al时的方块电阻比较，方块电阻低两个数量级，非常有效。小于0.5时，浅的能级减少，并且，产生应变，因此，自由载流子数减少，0.47程度时相当于8×1019cm－3的载流子。
在宽度从此处向两侧扩展、将Al浓度/N浓度设为0.45以上、0.75(5×1019cm－3以上的载流子为100％自由载流子)以下的情况下，即，相对于N加入了45％～75％的Al的情况下，方块电阻成为低两个数量级至其3倍程度的大小。小于0.5时，浅的能级减少，并且产生应变，因此，自由载流子数减少，0.45程度时相当于5×1019cm－3的载流子。而且，在将宽度进一步向两侧扩展、将Al浓度/N浓度设为大于0.40、小于0.95(1×1019cm－ 3以上的载流子为100％自由载流子)的情况下，即相对于N加入了40％～95％的Al的情况下，成为低一个数量级的方块电阻。小于0.5时，浅的能级减少，并且产生应变，因此，自由载流子数减少，0.40程度时相当于1×1019cm－3的载流子。
相对于N加入了50％以上的Al的一侧的特性好是因为应变得到充分地缓和。2个N与1个Al集聚化而形成三聚体的状态为50％的状态。在小于50％的情况下，除了形成了三聚体的状态之外，还存在有多余的N。换句话说，存在未能成为三聚体的N，因此，应变与其相应地蓄积。未能成为三聚体的N与以单独地加入的情况同样，立刻会达到应变的极限。这样，在Al的量低于50％的情况下，应变急剧地产生，晶格缺陷增加。因此，与能够缓和应变的50％以上的情况相比，小于50％时方块电阻急剧地恶化。
另外，Al浓度/N浓度＝0.995时，载流子数与不共掺杂的情况大致同等。2×1020cm－3的0.5％即1×1018cm－3以上的载流子为100％自由载流子，因此，能够实现以往的氮掺杂的方块电阻。因此，方块电阻与不共掺杂的情况大致一致。此外，在Al浓度/N浓度＝0.33、即N浓度：Al浓度＝3：1的情况下，载流子电子的全部并非被由三聚体形成的浅的施主能级接受，而是被由多余的N形成的深的施主能级接受。因此，方块电阻与不共掺杂的情况大致一致。因此，能够通过共掺杂而使电阻减小的是将Al浓度/N浓度设为大于0.33小于0.995的情况，即，相对于N加入了33％～99.5％的Al的情况。若还考虑误差，则大于33％小于100％即可。
在Al浓度高于N浓度的情况(Al浓度＞N浓度)，通过相互作用而形成了Al－N配对后多余的Al也通过对Al－N配对的附近的Si进行置换而实现稳定化。因此，形成浅的受主能级。此外，应变也得到缓和，因此，与不形成三聚体的情况相比，能够增加Al的浓度。该情况与N浓度＞Al浓度的情况同样地考虑即可。
图16是表示p型SiC的情况的N和Al的浓度与方块电阻的关系的图。Al浓度设为2×1020cm－3。
Al浓度：N浓度为1：1至2：1的范围内时，能够不产生应变地形成三聚体，进入到浅的受主能级的载流子空穴数增加。因此，方块电阻减小。
然后，达到了2：1时，能够使用最大量的载流子，因此，成为方块电阻低的状态。作为方块电阻，如图15所示，能够减小到40Ω/□程度。对于与p型SiC的接触电阻，也通过设为Al浓度：N浓度＝2：1、并使Al浓度与N浓度的差值从1020cm－3增加至1022cm－3，能够使与p型SiC的接触电阻从10－5Ωcm3程度减小到10－7Ωcm3程度。
进而，若Al浓度的比例高于2：1，则通过相对于Al浓度：N浓度＝2：1过剩的Al，形成原来的深的受主能级。并且，该受主能级接受载流子空穴，由三聚体形成的浅的受主能级被电子填埋。相对于Al浓度：N浓度＝2：1偏离的Al与单独地导入的情况接近，因此，难以使应变得到缓和。因此，如图16所示，方块电阻急剧地增加。
在图16中，在不共掺杂N的情况下导入p型杂质的Al(铝)直至固溶极限附近时的方块电阻(此时为约10KΩ/□)为比较对象，示出了相对于Al浓度：N浓度＝2：1偏离的情况下的方块电阻的值如何变化。
以形成了三聚体结构的N浓度/Al浓度＝0.5为中心来考虑。在将N浓度/Al浓度设为0.47以上且0.60(8×1019cm－3以上的载流子为100％自由载流子)以下的情况下，即，相对于p型杂质加入了47％～60％的n型杂质的情况下，与不共掺杂N时的方块电阻比较，成为低两个数量级的方块电阻，非常有效。小于0.5时，浅的能级减少，并且，产生应变，因此，自由载流子数减少，0.47程度时相当于8×1019cm－3的载流子。
在宽度从此处向两侧扩展、将N浓度/Al浓度设为0.45以上、0.75(5×1019cm－3以上的载流子为100％自由载流子)以下的情况下，即，相对于Al加入了45％～75％的N的情况下，方块电阻成为低两个数量级至其3倍程度的大小。小于0.5时，浅的能级减少，并且产生应变，因此，自由载流子数减少，0.45程度时相当于5×1019cm－3的载流子。而且，在宽度进一步扩展、将N浓度/Al浓度设为大于0.40、小于0.95(1×1019cm－3以上的载流子为100％自由载流子)的情况下，即，相对于Al加入了40％～95％的N的情况下，成为低一个数量级的方块电阻。小于0.5时，浅的能级减少，并且，产生应变，因此，自由载流子数减少，0.40程度时相当于1×1019cm－3的载流子。
相对于Al加入了50％以上的N的一侧的特性好是因为应变得到缓和。与此相对，在N小于50％的情况下，2个Al与1个N集聚化而形成三聚体的状态为50％的状态，再此进一步存在Al。也就是说，存在未成为三聚体的Al，因此，应变与其相应地蓄积。这样，在Al的量低于50％的情况下，应变急剧地产生，晶格缺陷增加。因此，与能够缓和应变的50％以上的情况相比，小于50％时方块电阻急剧地恶化。
另外，在N浓度/Al浓度＝0.995时，载流子数与不共掺杂的情况大致同等。2×1020cm－3的0.5％的1×1018cm－3以上的载流子为100％自由载流子，因此，能够实现以往的Al掺杂的方块电阻。因此，方块电阻与不共掺杂的情况大致一致。此外，在N浓度/Al浓度＝0.33、即Al浓度：N浓度＝3：1的情况下，载流子电子的全部不是被由三聚体形成的浅的受主能级接受，而是被由多余的Al形成的深的受主能级接受。因此，方块电阻与不共掺杂的情况大致一致。因此，能够获得共掺杂的电阻减小效果的是将N浓度/Al浓度设为大于0.33小于0.995的情况，即，相对于Al加入了33％～99.5％的N的情况。若还考虑误差，则大于33％小于100％即可。
在不共掺杂的情况下，使用了1×1018cm－3以下的低浓度的杂质的低电阻SiC半导体材料难以存在。但是，通过共掺杂而形成三聚体，从而形成浅的能级，载流子数增加。因此，即使是少量的杂质也能够实现低电阻化。
如以上那样，通过将p型杂质与n型杂质以适当的比例进行共掺杂，能够获得至少2个显著效果。
第一，能够形成应变得到缓和、应变少的SiC。与不共掺杂的情况相比，应变变少，缺陷少，能够导入大量的杂质。即，能够提高杂质的固溶极限。因此，方块电阻减小，比电阻减小，接触电阻减小。不管是离子注入法还是外延生长法，缺陷均变少，因此能够实现杂质的高剂量化。
第二，能够形成浅的能级。与不共掺杂的情况相比，仅通过使用少的杂质，就能够制作低电阻的材料。或者，在相同杂质量的情况下，能够得到相差数量级的低方块电阻。在考虑了能够由外延生长形成的低剂量的区域时而不使用共掺杂的情况下，成为高电阻。但是，如果使用共掺杂，则能够形成低电阻的SiC。由此，能够制作出更低导通电阻的SiC半导体装置。
在本实施方式的IGBT100中，在p型的SiC单晶层12中共掺杂有p型杂质例如Al和n型杂质例如N。由此，p型的SiC单晶层12的方块电阻以及比电阻得以减小。因此，导通电阻得以减小，实现了高性能的IGBT100。
此外，通过形成有三聚体，使得晶体结构稳定而晶体缺陷减少，实现了漏电流得以减小的IGBT100。而且，实现了晶体结构稳定且通电击穿耐性优良的IGBT100。即，IGBT100相对于通电劣化具有高可靠性。
作为通电劣化，有产生3C结构的晶体缺陷而高电阻化的模式。如果具有本实施方式的共掺杂结构，则晶体稳定，因此，不会出现该模式。因此，能够形成不会出现高电阻化模式的IGBT100。
pSiC单晶层12中含有的p型杂质的浓度优选为1×1018cm－3以上1×1022cm－3以下。这是因为，若低于该范围，则p型杂质与n型杂质之间的相互作用不易产生，可能无法形成三聚体。此外，还因为，若超过该范围，则很难使p型杂质固溶。
从充分减小pSiC单晶层12的方块电阻或者比电阻的观点出发，pSiC单晶层12所含有的p型杂质的浓度更优选为1×1020cm－3以上。
在将pSiC单晶层12的p型杂质设为元素A、将n型杂质设为元素D的情况下，从充分减小第三SiC区域20的方块电阻或者比电阻的观点出发，元素D的浓度相对于元素A的浓度的比为大于0.33小于1.0。此外，元素D的浓度相对于元素A的浓度的比优选为大于0.40小于0.95。此外，更优选为0.45以上0.75以下。进而，更加优选为0.47以上0.60以下。
因此，生长pSiC单晶层12时的液相内的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0。此外，元素D的浓度相对于元素A的浓度的比优选为大于0.40小于0.95。此外，更优选为0.45以上0.75以下。更加优选为0.47以上0.60以下。
pSiC单晶层12的元素D的浓度相对于元素A的浓度的比例如能够通过利用SIMS(Secondary Ion Microprobe Spectrometry)求出元素A、元素D各自的浓度来计算。
在将pSiC单晶层12的p型杂质设为元素A、将n型杂质设为元素D的情况下，从减小方块电阻或者比电阻的观点出发，有助于元素A的载流子产生的受主能级优选为150meV以下。此外，更优选为100meV以下，更加优选为40meV以下。
元素A的受主能级例如能够通过测定pSiC单晶层12的方块电阻或者比电阻的活化能量来求出。
从充分减小pSiC单晶层12的方块电阻或者比电阻的观点出发，优选p型杂质和n型杂质的大部分形成三聚体。因此，优选元素D的90％以上位于最接近元素A的晶格位置。如果元素D的90％以上位于最接近元素A的晶格位置，则可以视为p型杂质和n型杂质的大部分(可形成三聚体当中的90％以上)形成了三聚体。
元素D当中位于最接近元素A的晶格位置的元素的比例例如能够通过利用XPS(X－ray Photoelectron Spectroscopy)分析元素A和元素D的结合状态来求出。
然后，在通过液相生长法生长pSiC单晶层12时，在液相内，按照上述规定的比例，p型杂质与n型杂质共存。因此，促进了晶体生长中的从TSD向BPD的变换。因此，例如与通过气相生长法形成pSiC单晶层12的情况相比，能够以更薄的膜厚来抑制TSD向上层延续。此外，在相同的膜厚的情况下，能够减小到达表面的TSD的密度。
以上，根据本实施方式的半导体装置的制造方法，通过液相生长法形成pSiC单晶层12，由此，器件的半导体层表面或半导体层内的位错被减少，能够实现具备高可靠性的IGBT。此外，通过制造成在pSiC单晶层12中p型杂质和n型杂质以规定的比例共掺杂，能够减小导通电阻，实现高性能的IGBT。
而且，通过从以规定的比例共掺杂有p型杂质和n型杂质的液相中形成pSiC单晶层12，从而能够促进TSD向BPD的变换。由此，能够实现通过液相生长形成的pSiC单晶层12的膜厚的薄膜化，生产性得以提高。或者，通过促进TSD向BPD的变换，能够减小到达表面的位错的密度。
(第二实施方式)
本实施方式的半导体装置的制造方法中，准备基板，从下述的液相，在基板的表面生长p型的SiC单晶层，该液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0，从构成组合的元素A的浓度为1×1016cm－3以上1×1022cm－3以下。
特别是，上述基板具备n型的SiC层，在n型的SiC层的表面，形成SiC单晶层，在SiC单晶层的表面，形成n型的第二SiC区域，在SiC单晶层的表面，形成p型的第三SiC区域，在SiC单晶层的表面，以与第二SiC区域之间隔着SiC单晶层的方式形成n型的第四SiC区域，在第四SiC区域、SiC单晶层的表面，形成栅极绝缘膜，在栅极绝缘膜上，形成栅电极，形成与第二SiC区域以及第三SiC区域连接的第一电极，形成与SiC层电连接的第二电极。
在由液相生长法、共掺杂带来的作用以及效果中，关于与第一实施方式共通的内容，省略描述。此外，关于半导体装置及其制造方法也是，省略与第一实施方式重复的内容的描述。
图17是表示作为本实施方式的半导体装置的MOSFET(Metal OxideSemiconductor Field Effect Transistor)的结构的模式截面图。MOSFET200为以载流子为电子的n型的纵型MOSFET。
该MOSFET200具备基板51。基板51具备n型的SiC基板(nSiC单晶基板)50、以及nSiC单晶基板50的表面的n型的SiC层(n－SiC层)14。
nSiC单晶基板50为4H－SiC的SiC基板(n基板)，作为n型杂质而包含有例如杂质浓度为1×1018cm－3以上1×1019cm－3以下的例如N(氮)。
n型的SiC层(n－SiC层)14的例如n型杂质的杂质浓度为5×1015cm－3以上2×1016cm－3以下。n－SiC层14的膜厚例如为5μm以上20μm以下。
在n－SiC层14的表面，具备通过液相生长法形成的p型的SiC单晶层(pSiC单晶层：p阱区域)。该p型的SiC单晶层76中共掺杂有p型杂质和n型杂质。然后。在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比(浓度D/浓度A)大于0.33小于1.0。在本实施方式中，元素A的杂质浓度为1×1016cm－3以上5×1017cm－3以下。
例如，在Al(铝)和Ga(镓)或者In(铟)和N(氮)的第一组合的情况下，元素A可以是从Al(铝)、Ga(镓)或者In(铟)中选择的1种元素。此外，也可以是由Al(元素A1)和Ga(元素A2)等2种元素、或者Al(元素A1)、Ga(元素A2)、In(元素A3)这3种元素构成。在多个元素的情况下，视为2种或者3种元素一起构成组合的元素A，上述元素D的浓度相对于元素A的浓度的比满足元素A的浓度的条件即可。
此外，也可以是第一组合和第二组合的两者共存。但是，关于上述元素D的浓度相对于元素A的浓度的比、元素A的浓度的条件，至少构成第一组合、第二组合的任意一方的元素要必须满足。换言之，第一组合和第二组合必须单独地满足元素比、元素浓度。这是因为，在第一组合的杂质与第二组合的杂质之间不形成后面详述的三聚体。
例如，在Al为1×1017cm－3、Ga为1×1017cm－3、N为1×1017cm－3的情况下，N/(Al+Ga)＝0.5，Al+Ga为2×1017cm－3，因此，元素比、浓度都在实施方式的范围内。
此外，例如，在B为4×1017cm－3、P为1×1017cm－3、N为1×1017cm－3的情况下，仅着眼于作为第二组合的B和P。于是，P/B＝0.25，不满足元素比，元素比在实施方式的范围外。
此外，例如在Al为5×1015cm－3、B为5×1015cm－3、N为2.5×1015cm－3、P为2.5×1015cm－3的情况下，在第一组合中来看的话，N/Al＝0.5，比的条件满足，但是Al的浓度低于1×1016cm－3。在第二组合中来看的话，P/B＝0.5，比的条件满足，但是B的浓度低于1×1016cm－3。因此，第一以及第二组合都不满足所希望的元素浓度。
另外，本实施方式并不排除作为p型杂质、n型杂质而含有上述例示的以外的元素的情况。以下，以元素A为Al(铝)、元素D为N(氮)的情况为例进行说明。
pSiC单晶层76的Al的浓度例如为1×1016cm－3以上5×1017cm－3以下，从正确地设定MOSFET200的阈值的观点来看是优选的。pSiC单晶层76的厚度例如为0.3μm以上1.0μm以下。pSiC单晶层76作为MOSFET200的沟道区域发挥功能。
在pSiC单晶层76的一部分表面，形成有例如n型杂质的杂质浓度为5×1015以上1×1019cm－3以下的n－型的第四SiC区域(JFET区域)17。JFET区域17的深度为pSiC单晶层76的厚度以上。JFET区域17与n－SiC层14连接。JFET区域17作为载流子即电子的迁移路线发挥功能。
在pSiC单晶层76的一部分表面，形成有例如n型杂质的杂质浓度为1×1018以上1×1022cm－3以下的n+型的第二SiC区域(源极区域)18。源极区域18的深度小于pSiC单晶层76的厚度，例如为0.3μm程度。源极区域18以中间隔着pSiC单晶层76的方式与JFET区域17分离地设置。
此外，在pSiC单晶层76的一部分表面、且为源极区域18的侧方，形成有例如p型杂质的杂质浓度为1×1018cm－3以上1×1022cm－3以下的p+型的第三SiC区域(p阱接触区域)20。p阱接触区域20的深度小于pSiC单晶层76的厚度，例如为0.3μm程度。
在JFET区域17以及pSiC单晶层76的表面，具有以跨着该区域和层的方式连续地形成的栅极绝缘膜28。栅极绝缘膜28中能够应用例如氧化硅膜(SiO2膜)、氮氧化硅膜或者high－k绝缘膜。
然后，在栅极绝缘膜28上，形成有栅电极30。栅电极30中能够应用例如多晶硅等。在栅电极30上，例如形成有由SiO2膜形成的层间绝缘膜32。
栅电极下的被源极区域18和JFET区域17夹着的pSiC单晶层76作为MOSFET200的沟道区域发挥功能。
然后，具备与源极区域18、p阱接触区域20电连接的导电性的第一电极(源极·p阱共用电极)24。第一电极(源极·p阱共用电极)24例如由Ni(镍)的阻挡金属层24a和阻挡金属层24a上的Al的金属层24b构成。也可以是，Ni的阻挡金属层24a与Al的金属层24b反应而形成合金。
此外，在在SiC基板51的背面侧，形成有导电性的第二电极(漏极电极)36。第二电极(漏极电极)36例如为Ni。
另外，在本实施方式中，n型杂质优选为例如N(氮)或P(磷)，但是也能够应用As(砷)等。此外，p型杂质例如优选为Al(铝)，但是也能够应用B(硼)、Ga(镓)、In(铟)等。
接下来，对本实施方式的半导体装置的制造方法进行说明。
图18是表示本实施方式的半导体装置的制造方法的流程图。图19、20是表示本实施方式的半导体装置的制造方法的模式截面图。
如图18所示，半导体装置的制造方法具备如下步骤：基板准备(步骤S202)、pSiC单晶层形成(步骤S204)、n型杂质离子注入(步骤S206)、p型杂质离子注入(步骤S208)、n型杂质离子注入(步骤S209)、退火(步骤S210)、栅极绝缘膜形成(步骤S212)、栅电极形成(步骤S214)、层间膜形成(步骤S216)、第一电极形成(步骤S218)、第二电极形成(步骤S220)以及退火(步骤S222)。
首先，在步骤S202中，准备4H－SiC的低电阻的n型的SiC基板(nSiC单晶基板)50，该SiC基板50中作为n型杂质而含有杂质浓度为5×1018cm－3程度的P(磷)或者N(氮)，例如厚度为300μm。
然后，在nSiC单晶基板50的表面，通过外延生长法，外延生长出高电阻的n型的SiC外延层(n－SiC层)14，该SiC外延层14中作为n型杂质而含有杂质浓度1×1016cm－3程度的例如N，且厚度为10μm程度。这样，准备在nSiC单晶基板50的表面具备n－SiC层14的基板51。
在步骤S204中，在N－SiC层14的表面，通过基于液相生长法的外延生长，形成p型的SiC单晶层(pSiC单晶层)76(图19)。pSiC单晶层76包含有p型杂质和n型杂质。关于基于液相生长法而进行了共掺杂的pSiC单晶层76的形成方法，除了杂质的比例不同以外，与第一实施方式相同。
n－SiC层14的表面相对于例如{0001}面具备0.5度以上8度以下的偏离角。偏离角优选为2度以上6度以下。
pSiC单晶层76的Al的浓度例如为1×1016cm－3以上5×1017cm－3以下。pSiC单晶层76的p型杂质和n型杂质的浓度能够通过控制液相1中的p型杂质和n型杂质的浓度来实现所希望的值。
之后，在步骤S206中，利用与第一实施方式的第二发射极区域形成同样的方法，形成n+型的第二SiC区域(源极区域)18。此外，在步骤S208中，利用与第一实施方式的发射极接触区域形成同样的方法，形成p+型的第三SiC区域(p阱接触区域)20。
之后，通过基于光刻和蚀刻进行的图案形成，形成例如SiO2的掩模材48。在步骤S209中，将该掩模材48用作离子注入掩模，将作为n型杂质的N向p型的SiC单晶层(pSiC单晶层)76进行离子注入，形成n型的第四SiC区域(JFET区域)17(图20)。
即，通过离子注入而导入比p阱区域16的p型杂质浓度高浓度的n型杂质，变为逆导电型。调整离子注入的加速能量以及剂量，以使第四SiC区域(JFET区域)17的深度成为第二SiC外延层的厚度以上。
在步骤S210中，在形成了JFET区域17之后，进行用于活化的退火。该退火中，例如，将氩气用作气氛体，使用了加热温度1600℃、加热时间30分钟这样的条件。此时，导入到了SiC内部的杂质的活化得以实现，而扩散只有稍许。
在步骤S212中，例如，通过CVD(Chemical Vapor Deposition)法或者热氧化法形成了SiO2膜的栅极绝缘膜28。然后，在步骤S214中，在栅极绝缘膜28上，例如形成有多晶硅的栅电极30。然后，在步骤S216中，在栅电极30上，例如，形成有SiO2膜的层间绝缘膜32。
之后，在步骤S218中，形成有与源极区域18、p阱接触区域20电连接的导电性的第一电极(源极·p阱共用电极)24。第一电极(源极·p阱共用电极)24例如通过Ni(镍)和Al的溅射来形成。
在步骤S220中，在基板51的背面侧，形成有导电性的第二电极(漏极电极)36。第二电极(漏极电极)36例如通过Ni的溅射来形成。
在步骤S222中，为了减小第一电极24和第二电极36的接触电阻，而进行退火。退火例如在氩气气氛中以1000℃来进行。
通过以上的制造方法，形成了图17所示的MOSFET200。
在本实施方式中，在基板51的表面，使用液相生长法形成p型的SiC单晶层(pSiC单晶层：p阱区域)76。通过使用液相生长法，使得在pSiC单晶层76中TSD被变换为基底面位错(BPD)。BPD沿着{0001}面延伸，向pSiC单晶层76的侧面穿出。因此，能够抑制TSD到达pSiC单晶层76的表面。由此，在pSiC单晶层76的表面形成的栅极绝缘膜28的可靠性得以提高。
此外，在通过本实施方式的制造方法制造出的MOSFET200中，在p型的SiC单晶层(pSiC单晶层：p阱区域)76中共掺杂有Al、N共掺杂。并且，N的浓度相对于Al的浓度的比大于0.33小于1.0。
此外，在本实施方式中，能够利用外延生长时的杂质的掺杂来进行成为沟道区域的pSiC单晶层76的杂质浓度的调整。因此，不需要为了进行MOSFET200的阈值调整向沟道区域进行离子注入。因此，不会产生因离子注入引起的缺陷。因此，不会产生因离子注入缺陷引起的电子的散射。由此，提高了沟道区域中的电子的迁移率，实现了高性能的MOSFET。
此外，通过以适当的比例来掺杂p型杂质和n型杂质，促进了三聚体的形成。因此，沟道区域的应变、缺陷减少。由此，沟道区域中的电子的迁移率提高，实现了高性能的MOSFET200。
此外，通过共掺杂使p型杂质的固溶极限上升。因此，与不进行共掺杂的情况相比，能够减小用于实现所希望的阈值的沟道区域的p型杂质浓度。因此，因杂质引起的电子的散射得以抑制。由此，沟道区域中的电子的迁移率提高，实现了高性能的MOSFET200。
另外，关于p型杂质的浓度，从促进三聚体形成的观点、以及正确地设定MOSFET200的阈值的观点出发，优选为1×1016cm－3以上5×1017cm－3以下。
在本实施方式中，所形成的pSiC单晶层76中的元素D的浓度相对于元素A的浓度的比优选大于0.40小于0.95。这是由于这样能够确保高的p型杂质的固溶极限。此外，元素A的受主能级优选为150meV以下。这是为了使沟道区域成为更低电阻，MOSFET200的导通电流增大。进而，优选元素D的90％以上位于最接近元素A的晶格位置。这是为了使得p型杂质和n型杂质的大部分(能够三聚体的部分中的90％以上)形成三聚体，固溶极限大且成为低电阻。
此外，在p阱接触区域20中，在背底(back ground)预先存在有pSiC单晶层76的p型杂质(Al)。因此，能够减少为了形成p阱接触区域20而进行离子注入时的p型杂质剂量。因此，能够实现离子注入时间的缩短、减少因离子注入引起的晶格损伤。
此外，能够抑制由于为了使p型杂质活化而进行退火时或之后的冷却时产生的热应力而引起的晶体缺陷、特别是能够抑制基底面上的位错导致MOSFET200的体二极管的顺向特性劣化。由此，实现了可靠性高的MOSFET。
然后，在JFET区域17中，背底中预先存在有pSiC单晶层76的n型杂质(N)。因此，能够减少为了形成JFET区域17而进行离子注入时的n型杂质剂量。因此，能够实现离子注入时间的缩短、因离子注入引起的晶格损伤。
此外，在JFET区域17中，将p型杂质(第二p型杂质)设为元素A、将n型杂质(第二n型杂质)设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的上述元素A的浓度相对于上述元素D的浓度的比优选大于0.40小于0.95。这是为了促进JFET区域17中的三聚体的形成，以低电阻且少缺陷实现n层。此时，构成上述组合的上述元素D的浓度优选为1×1018cm－3以上。
然后，在利用液相生长法生长pSiC单晶层76时，在液相内以上述规定的比例共存有p型杂质和n型杂质。因此，促进了晶体生长中的从TSD向BPD的变换。因此，例如，与通过气相生长法来形成pSiC单晶层76的情况相比，能够以更薄的膜厚来抑制TSD延续到上层。此外，在相同的膜厚的情况下，能够减小到达表面的TSD的密度。
以上，根据本实施方式的半导体装置的制造方法，通过利用液相生长法形成pSiC单晶层76，能够减少器件的半导体层表面或半导体层内的位错，能够实现具备高可靠性的MOSFET。此外，通过制造成在pSiC单晶层76中以规定的比例共掺杂有p型杂质和n型杂质，使得电子的迁移率提高，导通电阻减小，实现了高性能的MOSFET。
进而，通过从以规定的比例共掺杂有p型杂质和n型杂质的液相中形成pSiC单晶层76，能够促进TSD向BPD的变换。由此，能够实现以液相生长而形成的pSiC单晶层76的膜厚的薄膜化，生产性得以提高。或者，通过促进TSD向BPD的变换，能够减小到达表面的位错的密度。
(第三实施方式)
本实施方式的半导体装置的制造方法中，准备基板，从下述的液相，在基板的表面生长p型的SiC单晶层，其中，该液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素D的浓度相对于元素A的浓度的比大于0.33小于1.0，构成组合的元素A的浓度为1×1016cm－3以上1×1022cm－3以下。
特别是，上述基板具备n型的SiC层、n型的SiC层上的p型的SiC层，在p型的SiC层的表面，形成SiC单晶层，形成与SiC单晶层连接的第一电极，形成与n型的SiC层连接的第二电极。
在由液相生长法、共掺杂带来的作用以及效果中，关于与第一或第二实施方式共通的内容，省略描述。
图21是通过本实施方式制造出的半导体装置的模式剖面。半导体装置是台面型的PiN二极管。
该PiN二极管300具备基板81。基板81具备n+型SiC基板(碳化硅基板)82。SiC基板82是4H－SiC基板(n基板)，作为n型杂质而含有杂质浓度为5×1018～1×1019cm－3程度的例如N(氮)。表面是例如相对于{0001}面具备4度倾斜的面。
在该SiC基板82的表面，形成有N的浓度例如为1×1018cm－3以上5×1018cm－3以下的n型SiC层(缓冲层)84。n型SiC层84的膜厚例如为0.5μm以上3μm以下。
在n型SiC层84上，形成有N的杂质浓度例如为1×1015cm－3以上2×1016cm－3以下的n－型SiC层86。n－型SiC层86的膜厚例如为5μm以上50μm以下。
在n－型SiC层86的表面，具备Al的杂质浓度例如为1×1017cm－3以上1×1018cm－3以下的p型SiC层88。p型SiC层88中共掺杂有N(氮)和Al(铝)。然后，N的浓度相对于Al的浓度的比大于0.33小于1.0。p型SiC层88的膜厚例如为0.5μm以上3μm以下。
在p型SiC层88的表面，具备通过液相生长法形成的p型的SiC单晶层(pSiC单晶层)90。该pSiC单晶层90中共掺杂有p型杂质和n型杂质。然后，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为Al(铝)、Ga(镓)或In(铟)与N(氮)的组合、以及B(硼)与P(磷)的组合的至少一方的组合，构成上述组合的元素D的浓度相对于元素A的浓度的比(浓度D/浓度A)大于0.33小于1.0。以下，以元素A为Al、元素D为N的情况为例进行说明。
pSiC单晶层90的Al的浓度例如为1×1019cm－3以上1×1022cm－3以下。pSiC单晶层90的厚度例如为0.1μm以上1μm以下。
然后，具备与pSiC单晶层90电连接的导电性的阳电极94。阳电极94例如由Ni(镍)的阻挡金属层94a、阻挡金属层94a上的Al的金属层94b构成。
此外，在n+型SiC基板82的背面侧，形成有导电性的阴电极96。阴电极96例如为Ni。
接下来，对PiN二极管300的制造方法的一个例子进行说明。
图22是示例本实施方式的半导体装置的制造方法的流程图。图23、24是表示本实施方式的半导体装置的制造方法的模式截面图。
如图22所示，半导体装置的制造方法具备如下步骤：基板准备(步骤S302)、p+SiC单晶层形成(步骤S304)、台面构造形成(步骤S306)、第一电极形成(步骤S308)、第二电极形成(步骤S310)以及退火(步骤S312)。
首先，在步骤302中，准备基板81。基板81例如通过以下的制造方法而形成。
在n型的杂质浓度为5×1018cm－3的n+型SiC基板82上，通过从气相的外延生长，形成例如膜厚1μm的n型SiC层84。接下来，在n型SiC层84上，例如，通过从气相的外延生长，形成膜厚40μm的n－型SiC层86。
接下来，在n－型SiC层86上，通过从气相的外延生长，形成例如膜厚1.5μm的p型SiC层88。
接下来，在步骤304中，在p型SiC层88的表面，通过基于液相生长法的外延生长，形成p+型的SiC单晶层(p+SiC单晶层)90(图23)。p+SiC单晶层90包含p型杂质和n型杂质。关于基于液相生长法而共掺杂的p+SiC单晶层90的形成方法，除了基板不同以外，与第一实施方式同样。
基板81的表面例如相对于{0001}面具备0.5度以上8度以下的偏离角。偏离角优选为2度以上6度以下。
所形成的p+SiC单晶层90的Al的浓度例如为1×1019cm－3以上1×1022cm－3以下。p+SiC单晶层90的p型杂质和n型杂质的浓度能够通过控制液相1中的p型杂质和n型杂质的浓度来实现所希望的值。
之后，在步骤306中，通过公知的工序形成台面构造(图24)。进而，在步骤308中，通过公知的工序形成阳电极94。然后，在步骤310中，通过公知的工序形成阴电极96。
在步骤310中，为了减小阳电极94和阴电极96的接触电阻，进行退火。退火例如在氩气气氛中以1000℃进行。
通过以上的制造方法，形成了图21所示的PiN二极管300。
在本实施方式中，在基板81的表面，使用液相生长法形成p+SiC单晶层90。通过使用液相生长法，在p+SiC单晶层90中，TSD被变换为基底面位错(BPD)。BPD沿着{0001}面延伸而向p+SiC单晶层90的侧面穿出。因此，p+SiC单晶层90中的TSD减少。若存在TSD，则pn接合的反向漏电流可能会增大。根据本实施方式，通过减小TSD密度，能够抑制反向漏电流。
此外，在利用本实施方式的制造方法制造出的PiN二极管300中，在p+SiC单晶层90中以规定的比例共掺杂有作为p型杂质的Al(铝)和作为n型杂质的N(氮)。由此，p+SiC单晶层90的电阻以及阳电极94的接触电阻得以减小。由此，能够较大地设置PiN二极管300的顺向电流。
然后，在利用液相生长法生长pSiC单晶层90时，在液相内，以上述规定的比例共存有p型杂质和n型杂质。因此，促进了晶体生长中的TSD向BPD的变换。因此，例如，与利用气相生长法形成pSiC单晶层90的情况相比，能够以更薄的膜厚抑制TSD延续到上层。此外，在相同的膜厚的情况下，能够减小到达表面的TSD的密度。
以上，根据本实施方式的半导体装置的制造方法，通过利用液相生长法形成pSiC单晶层90，能够减少器件的半导体层表面或半导体层内的位错，能够实现具备高可靠性以及高性能的PiN二极管300。此外，通过制造成在p+SiC单晶层90中以规定的比例共掺杂有p型杂质和n型杂质，减小方块电阻以及接触电阻，能够实现顺向电流大的PiN二极管300。进而，通过在以规定的比例共掺杂有p型杂质和n型杂质的液相中形成p+SiC单晶层90，能够促进TSD向BPD的变换。由此，能够实现利用液相生长形成的p+SiC单晶层90的膜厚的薄膜化，提高生产性。或者，通过促进TSD向BPD的变换，能够减小到达表面的位错的密度。
(第四实施方式)
本实施方式的半导体装置的制造方法中，准备基板，从如下的液相，在基板的表面生成n型的SiC单晶层，该液相为，包含Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。
特别是，在SiC单晶层的表面，通过外延生长形成n型的SiC层，在n型的SiC层的表面，形成p型的第一SiC区域，在第一SiC区域的表面，形成n型的第二SiC区域，在第一SiC区域的表面，形成p型的第三SiC区域，在SiC层、第一SiC区域的表面，形成栅极绝缘膜，在栅极绝缘膜上，形成栅电极，形成与第二SiC区域以及第三SiC区域连接的第一电极，形成与SiC单晶层电连接的第二电极。
在由液相生长法、共掺杂带来的作用以及效果中，关于与第一实施方式共通的内容，省略描述。此外，关于半导体装置以及制造方法也是，与第一实施方式重复的内容省略描述。
图25是表示作为本实施方式的半导体装置的MOSFET的结构的模式截面图。MOSFET400是以载流子为电子的n型的纵型MOSFET。
该MOSFET400具备n型的SiC基板(nSiC单晶基板)50。nSiC单晶基板50是4H－SiC的SiC基板(n基板)，作为n型杂质而含有例如杂质浓度为1×1018以上1×1019cm－3以下的例如N(氮)。
然后，在nSiC单晶基板50的表面，具备利用液相生长法形成的n型的SiC单晶层(nSiC单晶层)52。该n型的SiC单晶层52中共掺杂有p型杂质和n型杂质。然后，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、或者In(铟)和N(氮)中选择的组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。以下，以元素A为Al、元素D为N的情况为例进行说明。
nSiC单晶层52的N(氮)的浓度例如为1×1018cm－3以上1×1022cm－ 3以下。nSiC单晶层52的厚度例如为1μm以上350μm以下。
在该nSiC单晶层52的表面，形成有n型杂质的杂质浓度例如为5×1014cm－3以上2×1016cm－3以下的n型的SiC层(n－SiC层)14。n－SiC层14的膜厚例如为5μm以上20μm以下。
在n－SiC层14的一部分表面，形成有p型杂质的杂质浓度例如为5×1015cm－3以上1×1017cm－3以下程度的p型的第一SiC区域(p阱区域)16。p阱区域16的深度例如为0.6μm程度。p阱区域16作为MOSFET400的沟道区域发挥功能。
在n－SiC层14的一部分表面，形成有例如n型杂质的杂质浓度为1×1018cm－3以上1×1022cm－3以下的n+型的第一SiC区域(源极区域)18。源极区域18的深度比p阱区域16的深度浅，例如为0.3μm程度。
此外，在p阱区域16的一部分表面、且源极区域18的侧方，形成有例如p型杂质的杂质浓度为1×1018cm－3以上1×1022cm－3以下的p+型的第三SiC区域(p阱接触区域)20。p阱接触区域20的深度比p阱区域16的深度浅，例如为0.3μm程度。
在n－SiC层14以及p阱区域16的表面，具有以跨着该区域及层的方式连续地形成的栅极绝缘膜28。在栅极绝缘膜28中也能够应用例如SiO2膜或high－k绝缘膜。
然后，在栅极绝缘膜28上，形成有栅电极30。在栅电极30中能够应用例如多晶硅等。在栅电极30上，形成有例如由SiO2膜形成的层间绝缘膜32。
栅电极下的被第二SiC区域(源极区域)18和n－SiC层14夹着的第一SiC区域16作为MOSFET400的沟道区域发挥功能。
然后，具备与源极区域18、p阱接触区域20电连接的导电性的第一电极(源极·p阱共用电极)24。第一电极(源极·p阱共用电极)24例如由Ni(镍)的阻挡金属层24a、阻挡金属层24a上的Al的金属层24b构成。也可以是，Ni的阻挡金属层24a和Al的金属层24b反应而形成合金。
此外，在SiC基板50的背面侧，形成有导电性的第二电极(漏极电极)36。第二电极(漏极电极)36例如为Ni。
另外，在本实施方式中，n型杂质例如优选为N(氮)或P(磷)，但是也能够应用As(砷)等。此外，p型杂质例如优选为Al(铝)，但是也可以应用B(硼)、Ga(镓)、In(铟)等。
接下来，对本实施方式的半导体装置的制造方法进行说明。
图26是示例本实施方式的半导体装置的制造方法的流程图。图27、28、29是表示本实施方式的半导体装置的制造方法的模式截面图。
如图26所示，半导体装置的制造方法具备如下步骤：nSiC单晶基板准备(步骤S400)、基于液相生长法的nSiC单晶层形成(步骤S401)、n－SiC层形成(步骤S402)、p型杂质离子注入(步骤S404)、n型杂质离子注入(步骤S406)、p型杂质离子注入(步骤S408)、退火(步骤S410)，栅极绝缘膜形成(步骤S412)、栅电极形成(步骤S414)、层间膜形成(步骤S416)、第一电极形成(步骤S418)、第二电极形成(步骤S420)以及退火(步骤S422)。
首先，在步骤S400中，准备4H－SiC的低电阻的n型的SiC单晶基板(nSiC单晶基板)50，该SiC单晶基板50中作为n型杂质而含有杂质浓度5×1018cm－3程度的N(氮)，例如厚度为200μm。
接下来，在步骤S401中，在nSiC单晶基板50的表面，通过基于液相生长法的外延生长，形成n型的SiC单晶层(nSiC单晶)52(图27)。nSiC单晶基板50的表面例如相对于{0001}面具备0.5度以上8度以下的偏离角。偏离角优选为2度以上6度以下。
n型的SiC单晶层52包含有p型杂质和n型杂质。关于基于液相生长法进行了共掺杂的n型的SiC单晶层52的形成方法，除了杂质的比例不同以外，与第一实施方式同样。
接下来，在步骤S402中，在nSiC单晶层52的表面，通过外延生长法，生长出高电阻的n－SiC层14(图28)，该n－SiC层14中作为n型杂质而包含有杂质浓度1×1016cm－3程度的例如N，厚度为10μm程度。
之后，在步骤S404中，通过与第一实施方式的第一发射极区域形成同样的方法，形成p型的第一SiC区域(p阱区域)16。然后，在步骤S406中，通过与第一实施方式的第二发射极区域形成同样的方法，形成n+型的第二SiC区域(源极区域)18。此外，在步骤S408中，通过与第一实施方式的发射极接触区域形成同样的方法，形成p+型的第三SiC区域(p阱接触区域)20。
在步骤S410中，进行用于活化的退火。该退火例如以氩气用作气氛体，使用了加热温度1600℃、加热时间为30分钟这样的条件。此时，导入到了SiC内部的杂质的活化得以实现，但是扩散只有稍许。
在步骤S412中，例如，SiO2膜的栅极绝缘膜28通过CVD(ChemicalVapor Deposition)法或者热氧化法来形成。然后，在步骤S414中，在栅极绝缘膜28上，例如形成有多晶硅的栅电极30。然后，在步骤S416中，在栅电极30上，例如形成SiO2膜的层间绝缘膜32。
之后，在步骤S418中，形成有与源极区域18、p阱接触区域20电连接的导电性的第一电极(源极·p阱共用电极)24。第一电极(源极·p阱共用电极)24例如通过Ni(镍)和Al的溅射来形成。
在步骤S420中，在基板51的背面侧，形成有导电性的第二电极(漏极电极)36。第二电极(漏极电极)36例如通过Ni的溅射来形成。
在步骤S422中，为了减小第一电极24和第二电极36的接触电阻，进行退火。退火例如在氩气气氛中以1000℃进行。
通过以上的制造方法，形成了图25所示的MOSFET400。
在本实施方式中，在nSiC单晶基板50的表面，使用液相生长法，形成nSiC单晶层52。通过使用液相生长法，使得nSiC单晶层52中TSD被变换为基底面位错(BPD)。BPD沿着{0001}面延伸，向nSiC单晶层52的侧面穿出。因此，抑制TSD到达n－SiC层14的表面。由此，在n－SiC层14的表面形成的栅极绝缘膜28的可靠性得以提高。
此外，n－SiC层14中的BPD密度也减小。因此，能够抑制体二极管的顺向特性劣化。由此，实现了可靠性高的MOSFET。
本实施方式的MOSFET400中，nSiC单晶层52中共掺杂有p型杂质例如Al和n型杂质例如N。由此，减小了nSiC单晶层52的方块电阻以及比电阻。因此，导通电阻减小，实现了高性能的MOSFET400。
此外，通过形成有三聚体，晶体结构稳定而晶体缺陷减少，实现了漏电流得以减小的MOSFET400。进而，实现晶体结构稳定而通电击穿耐性优良的MOSFET400。即，MOSFET400相对于通电劣化具有高信赖性。
作为通电劣化，有产生3C结构的晶体缺陷而高电阻化的模式。如果是本实施方式的共掺杂结构，则晶体稳定，因此，不会出现该模式。因此，能够形成不会出现高电阻化模式的MOSFET400。
nSiC单晶层52中含有的n型杂质的浓度优选为1×1018cm－3以上1×1022cm－3以下。这是因为，若低于该范围，则不易产生p型杂质与n型杂质之间的相互作用，有可能不能形成三聚体。此外，若超过该范围，则很难使n型杂质固溶。
从充分减小nSiC单晶层52的方块电阻或者比电阻的观点出发，优选nSiC单晶层52中含有的n型杂质的浓度为1×1020cm－3以上。
在将nSiC单晶层52的p型杂质设为元素A、将n型杂质设为元素D的情况下，从充分减小nSiC单晶层52的方块电阻或者比电阻、减小导通电阻的观点出发，使得元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。此外，元素A的浓度相对于元素D的浓度的比优选为0.45以上0.75以下。更优选为0.47以上0.60以下。
因此，生长nSiC单晶层52时的液相内的元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。此外，元素A的浓度相对于元素D的浓度的比优选为0.45以上0.75以下。更优选为0.47以上0.60以下。
nSiC单晶层52的元素A的浓度相对于元素D的浓度的比例如能够通过利用SIMS(Secondary Ion Microprobe Spectrometry)求出元素A、元素D各自的浓度来计算。
在将nSiC单晶层52的p型杂质设为元素A、将n型杂质设为元素D的情况下，从减小方块电阻或者比电阻的观点出发，有助于元素D的载流子产生的施主能级优选为40meV以下。此外，更优选为35meV以下，更加优选为20meV以下。
元素D的施主能级例如能够通过测定nSiC单晶层52的方块电阻或者比电阻的活化能量来求出。
从充分减小nSiC单晶层52的方块电阻或者比电阻、实现低的导通电阻的观点出发，优选p型杂质和n型杂质的大部分形成三聚体。因此，优选元素A的90％以上位于最接近元素D的晶格位置。如果元素A的90％以上位于最接近元素D的晶格位置，则能够视为p型杂质和n型杂质的大部分(可形成三聚体的部分当中的90％以上)形成了三聚体。
元素A当中位于最接近元素D的晶格位置处的元素的比例例如能够通过利用XPS(X－ray Photoelectron Spectroscopy)分析元素A和元素D的结合状态来求出。
然后，在利用液相生长法生长nSiC单晶层52时，在液相内，以上述规定的比例共存有p型杂质和n型杂质。因此，促进了晶体生长中的TSD向BPD的变换。因此，例如，与通过气相生长法形成nSiC单晶层52的情况相比，能够以更薄的膜厚来抑制TSD延续到上层。此外，在相同的膜厚的情况下，能够抑制到达表面的TSD的密度。
以上，根据本实施方式的半导体装置的制造方法，通过利用液相生长法形成nSiC单晶层52，能够减少器件的半导体层表面或半导体层内的位错，能够实现具备高可靠性的MOSFET。此外，通过制造成在nSiC单晶层52中以规定的比例共掺杂有p型杂质和n型杂质，导通电阻减小，实现了高性能的MOSFET。进而，通过从以规定的比例共掺杂了p型杂质和n型杂质的液相中形成nSiC单晶层52，能够促进TSD向BPD的变换。由此，能够实现通过液相生长形成的nSiC单晶层52的膜厚的薄膜化，生产性提高。或者，通过促进TSD向BPD的变换，能够减小到达表面的位错的密度。
(第五实施方式)
本实施方式的半导体装置的制造方法中，准备基板，从如下的液相，在基板的表面生长n型的SiC单晶层，该液相为，含有Si(硅)、C(碳)、p型杂质、以及n型杂质，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合是第一组合和第二组合中的至少一方的组合，该第一组合是从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合是B(硼)和P(磷)的组合，构成第一或第二组合的元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。
特别是，基板具备n型的SiC层，在n型的SiC层的表面，形成SiC单晶层，在SiC单晶层的表面，形成p型的第一SiC区域，在第一SiC区域的表面，形成n型的第二SiC区域，在第一SiC区域的表面，形成p型的第三SiC区域，在SiC层、第一SiC区域的表面，形成栅极绝缘膜，在栅极绝缘膜上，形成栅电极，形成与第二SiC区域以及第三SiC区域连接的第一电极，形成与SiC层电连接的第二电极。
在由液相生长法、共掺杂带来的作用以及效果中，关于与第一实施方式共通的内容，省略描述。此外，在半导体装置以及半导体装置的制造方法中，关于与第一至第四实施方式共通的内容，省略描述。
图29是表示作为本实施方式的半导体装置的MOSFET的结构的模式截面图。MOSFET500是以载流子为电子的n型的纵型MOSFET。
该MOSFET500具备n型的SiC基板(nSiC单晶基板)50。nSiC单晶基板50是4H－SiC的SiC基板(n基板)，作为n型杂质而含有例如杂质浓度为1×1018cm－3以上1×1019cm－3以下的例如N(氮)。
然后，在nSiC单晶基板50的表面，具备利用液相生长法形成的n型的SiC层(n－SiC单晶层)14。该n－SiC单晶层14中共掺杂有p型杂质和n型杂质。然后，在将p型杂质设为元素A、将n型杂质设为元素D的情况下，元素A和元素D的组合为Al(铝)、Ga(镓)或者In(铟)与N(氮)的组合、以及B(硼)与P(磷)组合中的至少一方的组合，构成组合的元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。以下，以元素A为Al、元素D为N的情况为例进行说明。
n－SiC单晶层14的N(氮)的浓度例如为5×1015cm－3以上2×1016cm－3以下。n－SiC单晶层14的膜厚例如为5μm以上20μm以下。
在n－SiC单晶层14的一部分表面，形成有p型杂质的杂质浓度例如为5×1015cm－3以上1×1017cm－3以下的p型的第一SiC区域(p阱区域)16。p阱区域16的深度例如为0.6μm程度。p阱区域16作为MOSFET500的沟道区域发挥功能。
在n－SiC单晶层14的一部分表面，形成有例如n型杂质的杂质浓度为1×1018cm－3以上1×1022cm－3以下的n+型的第一SiC区域(源极区域)18。源极区域18的深度比p阱区域16的深度浅，例如为0.3μm程度。
此外，在p阱区域16的一部分表面、且源极区域18的侧方，形成有例如p型杂质的杂质浓度为1×1018cm－3以上1×1022cm－3以下的p+型的第三SiC区域(p阱接触区域)20。p阱接触区域20的深度比p阱区域16的深度浅，例如为0.3μm程度。
在n－SiC单晶层14以及p阱区域16的表面，具备以跨着该区域及层的方式连续地形成的栅极绝缘膜28。栅极绝缘膜28中能够应用例如SiO2膜或high－k绝缘膜。
然后，在栅极绝缘膜28上，形成有栅电极30。在栅电极30中，例如能够应用多晶硅等。在栅电极30上，形成有例如由SiO2膜形成的层间绝缘膜32。
栅电极下的被第二SiC区域(源极区域)18和n－SiC单晶层14夹着的第一SiC区域16作为MOSFET500的沟道区域发挥功能。
然后，具备与源极区域18、p阱接触区域20电连接的导电性的第一电极(源极·p阱共用电极)24。第一电极(源极·p阱共用电极)24由例如、Ni(镍)的阻挡金属层24a、阻挡金属层24a上的Al的金属层24b构成。也可以是，Ni的阻挡金属层24a与Al的金属层24b反应而形成合金。
此外，在SiC基板50的背面侧，形成有导电性的第二电极(漏极电极)36。第二电极(漏极电极)36例如为Ni。
另外，在本实施方式中，n型杂质例如优选为N(氮)或P(磷)，但是也能够应用As(砷)等。此外，p型杂质例如优选为Al(铝)，但是也能够应用B(硼)、Ga(镓)、In(铟)等。
接下来，对本实施方式的半导体装置的制造方法进行说明。
图30是示例本实施方式的半导体装置的制造方法的流程图。图31是表示本实施方式的半导体装置的制造方法的模式截面图。
如图30所示，半导体装置的制造方法中，具备如下步骤：nSiC单晶基板准备(步骤S500)、基于液相生长法的n－SiC单晶层形成(步骤S502)、p型杂质离子注入(步骤S504)、n型杂质离子注入(步骤S506)、p型杂质离子注入(步骤S508)、退火(步骤S510)、栅极绝缘膜形成(步骤S512)、栅电极形成(步骤S514)、层间膜形成(步骤S516)、第一电极形成(步骤S518)、第二电极形成(步骤S520)以及退火(步骤S522)
首先，在步骤S500中，准备4H－SiC的低电阻的n型的SiC单晶基板(nSiC单晶基板)50，该SiC单晶基板50中作为n型杂质而包含有杂质浓度5×1018cm－3程度的N(氮)，例如厚度为200μm。
接下来，在步骤S502中，在nSiC单晶基板50的表面，通过基于液相生长法的外延生长，形成n型的SiC层(n-SiC单晶层)14(图31)。nSiC单晶基板50的表面例如相对于{0001}面具备0.5度以上8度以下的偏离角。偏离角优选为2度以上6度以下。
n－SiC单晶层14含有p型杂质和n型杂质。关于基于液相生长法进行了共掺杂的n－SiC单晶层14的形成方法，除了杂质的比例、浓度不同以外，与第一实施方式同样。
n－SiC单晶层14中，作为n型杂质，含有杂质浓度为1×1016cm－3程度的例如N，厚度为10μm程度。
之后，在步骤S504中，通过与第一实施方式的第一发射极区域形成同样的方法，形成p型的第一SiC区域(p阱区域)16。然后，在步骤S506中，通过与第一实施方式的第二发射极区域形成同样的方法，形成n+型的第二SiC区域(源极区域)18。此外，在步骤S508中，通过与第一实施方式的发射极接触区域形成同样的方法，形成p+型的第三SiC区域(p阱接触区域)20。
在步骤S510中，进行用于活化的退火。该退火例如将氩气用作气氛体，使用了加热温度1600℃、加热时间30分钟这样的条件。此时，导入到了SiC内部的杂质的活化得以实现，但是扩散只有稍许。
在步骤S512中，例如通过CVD(Chemical Vapor Deposition)法或者热氧化法形成SiO2膜的栅极绝缘膜28。然后，在步骤S514中，在栅极绝缘膜28上，例如形成有多晶硅的栅电极30。然后，在步骤S516中，在栅电极30上，例如形成有SiO2膜的层间绝缘膜32。
之后，在步骤S518中，形成有与源极区域18、p阱接触区域20电连接的导电性的第一电极(源极·p阱共用电极)24。第一电极(源极·p阱共用电极)24例如通过Ni(镍)和Al的溅射来形成。
在步骤S520中，在基板51的背面侧，形成有导电性的第二电极(漏极电极)36。第二电极(漏极电极)36例如通过Ni的溅射来形成。
在步骤S522中，为了减小第一电极24和第二电极36的接触电阻，进行退火。退火例如在氩气气氛中以1000℃进行。
通过以上的制造方法，形成了图29所示的MOSFET500。
在本实施方式中，在nSiC单晶基板50的表面，使用液相生长法，形成n－SiC单晶层14。通过使用液相生长法，使得n－SiC单晶层14中TSD被变换为基底面位错(BPD)。BPD沿着{0001}面延伸，向n－SiC单晶层14的侧面穿出。因此，抑制TSD到达n－SiC单晶层14的表面。由此，提高了在n－SiC单晶层14的表面形成的栅极绝缘膜28的可靠性。
此外，n－SiC单晶层14中的BPD密度也被减小。因此，能够抑制MOSFET500的体二极管的顺向特性劣化。由此，实现了可靠性高的MOSFET。
在本实施方式的MOSFET500中，在n－SiC单晶层14中，共掺杂有p型杂质例如Al和n型杂质例如N。由此，n－SiC单晶层14的方块电阻以及比电阻减小。因此，导通电阻减小，实现了高性能的MOSFET500。
此外，通过形成有三聚体，使得晶体结构稳定而晶体缺陷减少，实现了漏电流减小了的MOSFET500。进而，晶体结构稳定，实现了通电击穿耐性优良的MOSFET500。即，MOSFET500相对于通电劣化具有高信赖。
作为通电劣化，有产生3C结构的晶体缺陷而高电阻化的模式。如果是本实施方式的共掺杂结构，则晶体稳定，因此，不会出现该模式。因此，能够形成不会出现高电阻化模式的MOSFET500。
在将n－SiC单晶层14的p型杂质设为元素A、将n型杂质设为元素D的情况下，从充分减小n－SiC单晶层14的方块电阻或者比电阻、减小导通电阻的观点出发，使得元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。此外，元素A的浓度相对于元素D的浓度的比优选为0.45以上0.75以下。更优选为0.47以上0.60以下。
因此，生长n－SiC单晶层14时的液相内的元素A的浓度相对于元素D的浓度的比大于0.40小于0.95。此外，元素A的浓度相对于元素D的浓度的比优选为0.45以上0.75以下。更优选为0.47以上0.60以下。
n－SiC单晶层14的元素A的浓度相对于元素D的浓度的比例如能够通过利用SIMS(Secondary Ion Microprobe Spectrometry)求出元素A、元素D各自的浓度来进行计算。
在将n－SiC单晶层14的p型杂质设为元素A、将n型杂质设为元素D的情况下，从减小方块电阻或者比电阻的观点出发，有助于元素D的载流子产生的施主能级优选为40meV以下。此外，更优选为35meV以下，更加优选为20meV以下。
元素D的施主能级例如能够通过测定n－SiC单晶层14的方块电阻或者比电阻的活化能量来求出。
从充分减小n－SiC单晶层14的方块电阻或者比电阻、实现低的导通电阻的观点出发，优选p型杂质和n型杂质的大部分形成三聚体。因此，优选元素A的90％以上位于最接近元素D的晶格位置。如果元素A的90％以上位于最接近元素D的晶格位置，则能够视为p型杂质和n型杂质的大部分(可形成三聚体的部分当中的90％以上)形成了三聚体。
元素A当中位于最接近元素D的晶格位置处的元素的比例例如能够通过利用XPS(X－ray Photoelectron Spectroscopy)分析元素A和元素D的结合状态来求出。
然后，在利用液相生长法生长n-SiC单晶层14时，在液相内以上述规定的比例共存有p型杂质和n型杂质。因此，促进了晶体生长中的TSD向BPD的变换。因此，例如，与通过气相生长法形成n－SiC单晶层14的情况相比，能够以更薄的膜厚来抑制TSD延续到上层。此外，在相同的膜厚的情况下，能够减小到达表面的TSD的密度。
以上，根据本实施方式的半导体装置的制造方法，通过利用液相生长法形成n－SiC单晶层14，使得器件的半导体层表面或半导体层内的位错减少，能够实现具备高可靠性的MOSFET。此外，通过制造成在n－SiC单晶层14中以规定的比例共掺杂有p型杂质和n型杂质，导通电阻减小，实现了高性能的MOSFET。进而，通过从以规定的比例共掺杂有p型杂质和n型杂质的液相中形成n－SiC单晶层14，能够促进TSD向BPD的变换。由此，通过促进TSD向BPD的变换，能够减小到达表面的位错的密度。
以上，在实施方式中，作为碳化硅的晶体结构，以4H－SiC的情况为例进行了说明，但是本发明也能够应用于6H－SiC、3C－SiC等其他晶体结构的碳化硅。
此外，作为通过液相生长法形成SiC单晶层时的基板，以SiC为例进行了说明，但是只要能够进行外延生长即可，能够应用SiC以外的单晶。
以上说明了本发明的几个实施方式，这些实施方式仅用于例示而不用于限定本发明的范围。实际上，在此记述的半导体装置的制造方法可以以各种其他形式来实施。而且，在不脱离本发明的精神的情况下，可以对在此记述的装置及方法的形式进行各种省略、替代和变更。所附权利要求书及其等价物涵盖了落入本发明的范畴和精神内的这些形式或修改。

Claims (9)

1.一种半导体装置的制造方法，其中，
从液相中在基板的表面生长p型的SiC单晶层，
该液相为，含有Si(硅)、C(碳)、p型杂质及n型杂质，在将所述p型杂质设为元素A、将所述n型杂质设为元素D的情况下，所述元素A和所述元素D的组合为第一组合和第二组合中的至少一方的组合，该第一组合为从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合为B(硼)和P(磷)的组合，并且，构成所述第一或第二组合的所述元素D的浓度相对于所述元素A的浓度的比大于0.33小于1.0。
2.如权利要求1记载的半导体装置的制造方法，其中，
所述元素D的浓度相对于所述元素A的浓度的比大于0.40小于0.95。
3.如权利要求1记载的半导体装置的制造方法，其中，
在所述p型的SiC单晶层的表面，通过外延生长而形成n型的SiC层，
在所述n型的SiC层的表面，形成p型的第一SiC区域，
在所述p型的第一SiC区域的表面，形成n型的第二SiC区域，
在所述p型的第一SiC区域的表面，形成p型的第三SiC区域，
在所述n型的SiC层、所述p型的第一SiC区域的表面，形成栅极绝缘膜，
在所述栅极绝缘膜上，形成栅电极，
形成与所述n型的第二SiC区域及所述p型的第三SiC区域连接的第一电极，
形成与所述p型的SiC单晶层连接的第二电极。
4.如权利要求1记载的半导体装置的制造方法，其中，
所述基板具备n型的SiC层，
在所述n型的SiC层的表面，形成所述p型的SiC单晶层，
在所述p型的SiC单晶层的表面，形成n型的第二SiC区域，
在所述p型的SiC单晶层的表面，形成p型的第三SiC区域，
在所述p型的SiC单晶层的表面，以与所述n型的第二SiC区域之间隔着所述p型的SiC单晶层的方式形成n型的第四SiC区域，
在所述n型的第四SiC区域、所述p型的SiC单晶层的表面，形成栅极绝缘膜，
在所述栅极绝缘膜上，形成栅电极，
形成与所述n型的第二SiC区域及所述p型的第三SiC区域连接的第一电极，
形成与所述n型的SiC层连接的第二电极。
5.如权利要求1记载的半导体装置的制造方法，其中，
所述基板具备n型的SiC层、所述n型的SiC层上的p型的SiC层，
在所述p型的SiC层的表面，形成所述p型的SiC单晶层，
形成与所述p型的SiC单晶层连接的第一电极，
形成与所述n型的SiC层电连接的第二电极。
6.一种半导体装置的制造方法，其中，
从液相中在基板的表面生长n型的SiC单晶层，
该液相为，含有Si(硅)、C(碳)、p型杂质及n型杂质，在将所述p型杂质设为元素A、将所述n型杂质设为元素D的情况下，所述元素A和所述元素D的组合为第一组合和第二组合中的至少一方的组合，该第一组合为从Al(铝)和N(氮)、Ga(镓)和N(氮)、以及In(铟)和N(氮)中选择的至少一个组合，该第二组合为B(硼)和P(磷)的组合，并且，构成所述第一或第二组合的所述元素A的浓度相对于所述元素D的浓度的比大于0.40小于0.95。
7.如权利要求6记载的半导体装置的制造方法，其中，
所述元素A的浓度相对于所述元素D的浓度的比为0.45以上0.75以下。
8.如权利要求6记载的半导体装置的制造方法，其中，
在所述n型的SiC单晶层的表面，通过外延生长而形成n型的SiC层，
在所述n型的SiC层的表面，形成p型的第一SiC区域，
在所述p型的第一SiC区域的表面，形成n型的第二SiC区域，
在所述p型的第一SiC区域的表面，形成p型的第三SiC区域，
在所述n型的SiC层、所述p型的第一SiC区域的表面，形成栅极绝缘膜，
在所述栅极绝缘膜上，形成栅电极，
形成与所述n型的第二SiC区域及所述p型的第三SiC区域连接的第一电极，
形成与所述n型的SiC单晶层电连接的第二电极。
9.如权利要求6记载的半导体装置的制造方法，其中，
所述基板具备n型的SiC层，
在所述n型的SiC层的表面，形成所述n型的SiC单晶层，
在所述SiC单晶层的表面，形成p型的第一SiC区域，
在所述第一SiC区域的表面，形成n型的第二SiC区域，
在所述第一SiC区域的表面，形成p型的第三SiC区域，
在所述n型的SiC层、所述第一SiC区域的表面，形成栅极绝缘膜，
在所述栅极绝缘膜上，形成栅电极，
形成与所述第二SiC区域及所述第三SiC区域连接的第一电极，
形成与所述n型的SiC层连接的第二电极。
CN201410386613.3A 2013-09-20 2014-08-07 半导体装置的制造方法 Pending CN104465392A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-194769 2013-09-20
JP2013194769A JP2015061001A (ja) 2013-09-20 2013-09-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104465392A true CN104465392A (zh) 2015-03-25

Family

ID=51211148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410386613.3A Pending CN104465392A (zh) 2013-09-20 2014-08-07 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20150087125A1 (zh)
EP (1) EP2851935A1 (zh)
JP (1) JP2015061001A (zh)
CN (1) CN104465392A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430993A (zh) * 2015-10-30 2017-12-01 富士电机株式会社 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置
CN108807154A (zh) * 2017-04-28 2018-11-13 富士电机株式会社 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
CN109065623A (zh) * 2018-06-22 2018-12-21 中国电子科技集团公司第五十五研究所 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN114561705A (zh) * 2020-11-27 2022-05-31 意法半导体股份有限公司 具有残余应力控制的SiC晶片的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
US10192961B2 (en) * 2015-02-20 2019-01-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
DE112016002106T5 (de) * 2015-12-18 2018-03-08 Fuji Electric Co., Ltd. Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
KR102527218B1 (ko) 2016-01-08 2023-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
JP6952670B2 (ja) * 2018-10-22 2021-10-20 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法
JP6956064B2 (ja) * 2018-12-10 2021-10-27 株式会社東芝 半導体装置、基板、及び、半導体装置の製造方法。
CN109671772A (zh) * 2018-12-17 2019-04-23 成都森未科技有限公司 一种功率半导体器件及其集电区的制造方法
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070101930A1 (en) * 2004-03-18 2007-05-10 Cree, Inc. Feature forming methods to reduce stacking fault nucleation sites
US20120208368A1 (en) * 2010-06-16 2012-08-16 Sumitomo Electric Industries, Ltd. Method and apparatus for manufacturing silicon carbide semiconductor device
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679153A (en) * 1994-11-30 1997-10-21 Cree Research, Inc. Method for reducing micropipe formation in the epitaxial growth of silicon carbide and resulting silicon carbide structures
US9496345B2 (en) * 2012-07-31 2016-11-15 National Institute Of Advanced Industrial Science And Technology Semiconductor structure, semiconductor device, and method for producing semiconductor structure
CN105051868B (zh) * 2012-10-30 2016-06-08 松下知识产权经营株式会社 半导体装置
JP6219044B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP6219045B2 (ja) * 2013-03-22 2017-10-25 株式会社東芝 半導体装置およびその製造方法
JP6419414B2 (ja) * 2013-03-22 2018-11-07 株式会社東芝 ＳｉＣエピタキシャルウェハおよび半導体装置
JP6230323B2 (ja) * 2013-08-01 2017-11-15 株式会社東芝 半導体装置
JP6189131B2 (ja) * 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070101930A1 (en) * 2004-03-18 2007-05-10 Cree, Inc. Feature forming methods to reduce stacking fault nucleation sites
US20120208368A1 (en) * 2010-06-16 2012-08-16 Sumitomo Electric Industries, Ltd. Method and apparatus for manufacturing silicon carbide semiconductor device
CN103228827A (zh) * 2010-11-17 2013-07-31 新日铁住金株式会社 外延碳化硅单晶基板的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
V.A. DMITRIEV: "Silicon carbide and SiC-AlN solid-solution p-n structures grown by liquid-phase epitaxy", 《PHYSICA B》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107430993A (zh) * 2015-10-30 2017-12-01 富士电机株式会社 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置
CN107430993B (zh) * 2015-10-30 2021-02-05 富士电机株式会社 外延晶片的制造方法、外延晶片、半导体装置的制造方法以及半导体装置
CN108807154A (zh) * 2017-04-28 2018-11-13 富士电机株式会社 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
CN108807154B (zh) * 2017-04-28 2023-03-24 富士电机株式会社 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法
CN109065623A (zh) * 2018-06-22 2018-12-21 中国电子科技集团公司第五十五研究所 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
WO2019242036A1 (zh) * 2018-06-22 2019-12-26 中国电子科技集团公司第五十五研究所 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN109065623B (zh) * 2018-06-22 2021-03-02 中国电子科技集团公司第五十五研究所 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN114561705A (zh) * 2020-11-27 2022-05-31 意法半导体股份有限公司 具有残余应力控制的SiC晶片的制造方法

Also Published As

Publication number Publication date
JP2015061001A (ja) 2015-03-30
US20150087125A1 (en) 2015-03-26
EP2851935A1 (en) 2015-03-25

Similar Documents

Publication Publication Date Title
CN104465392A (zh) 半导体装置的制造方法
US9722017B2 (en) Silicon carbide semiconductor device
CN104347718A (zh) 半导体装置
US10930732B2 (en) Semiconductor device including a silicon carbide layer
US8564017B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US9093362B2 (en) Semiconductor device and method of manufacturing the same
JP5995347B2 (ja) ＳｉＣ半導体装置及びその製造方法
US9559172B2 (en) Semiconductor device and method of manufacturing the same
US9171908B2 (en) SiC semiconductor device and method of manufacturing the same
US10707306B2 (en) Semiconductor device and method of manufacturing the same
JP6183080B2 (ja) 炭化珪素半導体装置およびその製造方法
CN108886063B (zh) 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法
JP2013187302A (ja) ＳｉＣ半導体装置及びその製造方法
US20150287817A1 (en) Silicon carbide semiconductor device and method for manufacturing same
CN105448672A (zh) 碳化硅外延衬底及其制造方法以及碳化硅半导体器件
EP2908347A1 (en) Semiconductor device and method of manufacturing the same
JP2016514373A (ja) 埋め込みウェル領域およびエピタキシャル層を有する電界効果型トランジスタデバイス
CN104347712A (zh) 半导体装置及其制造方法
JP5082392B2 (ja) ショットキバリアダイオード
US20230092391A1 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150325