JPWO2010137146A1 - ダイオードの製造方法、及び、ダイオード - Google Patents

ダイオードの製造方法、及び、ダイオード Download PDF

Info

Publication number
JPWO2010137146A1
JPWO2010137146A1 JP2011515802A JP2011515802A JPWO2010137146A1 JP WO2010137146 A1 JPWO2010137146 A1 JP WO2010137146A1 JP 2011515802 A JP2011515802 A JP 2011515802A JP 2011515802 A JP2011515802 A JP 2011515802A JP WO2010137146 A1 JPWO2010137146 A1 JP WO2010137146A1
Authority
JP
Japan
Prior art keywords
concentration
type semiconductor
semiconductor layer
layer
medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011515802A
Other languages
English (en)
Other versions
JP5282818B2 (ja
Inventor
忠司 三角
忠司 三角
公守 浜田
公守 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2010137146A1 publication Critical patent/JPWO2010137146A1/ja
Application granted granted Critical
Publication of JP5282818B2 publication Critical patent/JP5282818B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本明細書は、リカバリサージ電圧が生じ難いダイオードを効率よく製造することができる製造方法を提供する。高濃度ｎ型半導体層と、高濃度ｎ型半導体層上に形成されている中濃度ｎ型半導体層と、中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、低濃度ｎ型半導体層上に形成されているｐ型半導体層を有するダイオードの製造方法。この製造方法は、ｎ型半導体基板上に、ｎ型半導体基板よりｎ型不純物濃度が低い低濃度ｎ型半導体層をエピタキシャル成長させる工程と、ｎ型半導体基板の下面にｎ型不純物を注入することによって、高濃度ｎ型半導体層を形成する工程を有する。

Description

本発明はダイオードの製造方法、及び、ダイオードに関する。
ダイオードが順電圧印加状態から逆電圧印加状態に切り換えられるときには、ｐｎ接合からｎ型半導体層中に空乏層が伸展する。すると、空乏層によってｎ型半導体層中に存在するキャリアが急速に排出されるため、短時間のうちにダイオードに高い逆電流が流れるとともに、高いサージ電圧が発生する。このサージ電圧は、一般に、リカバリサージ電圧と呼ばれる。
日本国特許公開公報２０００−２２８４０４号には、高濃度ｎ型半導体層と、高濃度ｎ型半導体層上に形成されている中濃度ｎ型半導体層と、中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、低濃度ｎ型半導体層上に形成されているｐ型半導体層を有するダイオードが開示されている。このダイオードが順電圧印加状態から逆電圧印加状態に切り換えられるときには、中濃度ｎ型半導体層のｎ型不純物濃度が比較的高いので、空乏層の広がりが中濃度ｎ型半導体層で停止する。すなわち、中濃度ｎ型半導体層は部分的に空乏化するが、全体が空乏化することはない。このため、空乏化していない中濃度ｎ型半導体層中にキャリアが残存し、キャリアが急速に排出されることが抑制される。したがって、リカバリサージ電圧が低減される。
日本国特許公開公報２０００−２２８４０４号には、上述したダイオードの製造方法が２つ開示されている。
第１の製造方法では、高濃度ｎ型半導体層に相当する半導体基板上に、中濃度ｎ型半導体層と低濃度ｎ型半導体層をエピタキシャル成長させる。しかしながら、中濃度ｎ型半導体層と低濃度ｎ型半導体層の両方をエピタキシャル成長させる場合には、エピタキシャル成長により非常に厚い層を成長させることになる。エピタキシャル成長により厚い層を形成するには長時間を要する。また、エピタキシャル成長により厚い層を形成すると、スリップ等の結晶欠陥が生じ易く、製造歩留まりが低下する。このように、第１の製造方法では、効率よくダイオードを製造することはできない。
第２の製造方法では、低濃度ｎ型半導体層に相当する半導体基板にｎ型不純物を注入して、中濃度ｎ型半導体層と高濃度ｎ型半導体層を形成する。しかしながら、イオン注入では、厚い中濃度ｎ型半導体層を形成することが難しい。中濃度ｎ型半導体層の厚さが薄いと、リカバリサージ電圧が低くならない。ｎ型不純物の注入量を多くし、不純物の熱拡散時間を長くすれば、中濃度ｎ型半導体領域を厚く形成することはできる。しかしながら、このように中濃度ｎ型半導体層を厚く形成すると、ダイオードの製造に時間がかかるという問題が生じる。
本明細書は、リカバリサージ電圧が生じ難いダイオードを効率よく製造することができる製造方法を提供する。
本明細書が提供する第１の製造方法では、高濃度ｎ型半導体層と、高濃度ｎ型半導体層上に形成されている中濃度ｎ型半導体層と、中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、低濃度ｎ型半導体層上に形成されているｐ型半導体層を有するダイオードを製造する。この製造方法は、ｎ型半導体基板上に、ｎ型半導体基板よりｎ型不純物濃度が低い低濃度ｎ型半導体層をエピタキシャル成長させる工程と、ｎ型半導体基板の下面にｎ型不純物を注入することによって、高濃度ｎ型半導体層を形成する工程を有する。
なお、第１の製造方法では、低濃度ｎ型半導体層をエピタキシャル成長させる工程と高濃度ｎ型半導体層を形成する工程の何れを先に実施してもよい。また、ｐ型半導体層は、エピタキシャル成長や不純物注入等の何れの方法で形成してもよい。ｐ型半導体層を形成する工程は、低濃度ｎ型半導体層を形成する工程より後に実施する必要があるが、高濃度ｎ型半導体層を形成する工程より前に実施してもよいし、それより後に実施してもよい。
第１の製造方法では、ｎ型半導体基板に低濃度ｎ型半導体層をエピタキシャル成長させる。エピタキシャル成長させる層が一層であるので、エピタキシャル成長にそれほど長い時間は要しない。また、高濃度ｎ型半導体層は、ｎ型半導体基板にｎ型不純物を注入することにより形成する。高濃度ｎ型半導体層は、厚く形成する必要が無いので、ｎ型不純物の注入により適切に形成することができる。ｎ型半導体基板のうち、高濃度ｎ型半導体層以外の領域は、低濃度ｎ型半導体層よりｎ型不純物濃度が高く、かつ、高濃度ｎ型半導体層よりｎ型不純物濃度が低い中濃度ｎ型半導体層となる。中濃度ｎ型半導体層の厚さは、使用するｎ型半導体基板の厚さによって決まる。したがって、中濃度ｎ型半導体層を厚くすることは容易である。以上に説明したように、第１の製造方法によれば、中濃度ｎ型半導体層を厚く形成することが可能であり、リカバリサージ電圧が生じ難いダイオードを製造することができる。また、第１の製造方法では、エピタキシャル成長やｎ型不純物注入を長時間行う必要がないので、効率よくダイオードを製造することができる。
但し、上述した第１の製造方法は、製造されるダイオード毎に特性にばらつきが生じ易い。すなわち、第１の製造方法で製造されるダイオードは、中濃度ｎ型半導体層がｎ型半導体基板により形成されている。一般に、ｎ型半導体基板のｎ型不純物濃度は、製造ばらつきが大きい。例えば、Ｃｚ法により製造されるインゴットでは、インゴットの引き上げ方向に沿ってｎ型不純物濃度が変化する。したがって、インゴットから切り出されるｎ型半導体基板は、ｎ型不純物濃度の製造ばらつきが大きい。また、Ｆｚ法で製造されるｎ型半導体基板は、ｎ型半導体基板内の位置によってｎ型不純物濃度が異なる。このように、ｎ型半導体基板のｎ型不純物濃度にばらつきがあるので、中濃度ｎ型半導体層のｎ型不純物濃度のばらつきも大きくなる。中濃度ｎ型半導体層のｎ型不純物濃度のばらつきが大きいと、中濃度ｎ型半導体層中の空乏層の広がる範囲にばらつきが生じる。このため、製造されるダイオード毎に、キャリアの排出速度にばらつきが生じ、逆電圧印加時に生じるリカバリサージ電圧の大きさもばらつく。すなわち、ダイオード毎にリカバリサージ電圧の特性にばらつきが生じる。したがって、本明細書は、リカバリサージ電圧の特性のばらつきを抑制できる第２の製造方法を提供する。
第２の製造方法では、高濃度ｎ型半導体層と、高濃度ｎ型半導体層上に形成されている第１中濃度ｎ型半導体層と、第１中濃度ｎ型半導体層上に形成されている第２中濃度型半導体層と、第２中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、低濃度ｎ型半導体層上に形成されているｐ型半導体層を有するダイオードを製造する。この製造方法は、ｎ型半導体基板上に、第２中濃度ｎ型半導体層をエピタキシャル成長させる工程と、第２中濃度ｎ型半導体層上に、ｎ型半導体基板及び第２中濃度ｎ型半導体層よりｎ型不純物濃度が低い低濃度ｎ型半導体層をエピタキシャル成長させる工程と、ｎ型半導体基板の下面にｎ型不純物を注入することによって、第２中濃度ｎ型半導体層よりｎ型不純物濃度が高い高濃度ｎ型半導体層を形成する工程を有する。
なお、第２の製造方法では、高濃度ｎ型半導体層を形成する工程を、第２中濃度ｎ型半導体層をエピタキシャル成長させる工程より前に実施してもよいし、第２中濃度ｎ型半導体層をエピタキシャル成長させる工程と低濃度ｎ型半導体層をエピタキシャル成長させる工程の間に実施してもよいし、低濃度ｎ型半導体層をエピタキシャル成長させる工程の後に実施してもよい。また、ｐ型半導体層は、エピタキシャル成長や不純物注入等の何れの方法で形成してもよい。ｐ型半導体層を形成する工程は、低濃度ｎ型半導体層を形成する工程より後に実施する必要があるが、高濃度ｎ型半導体層を形成する工程より前に実施してもよいし、それより後に実施してもよい。
第２の製造方法では、ｎ型半導体基板のうち、高濃度ｎ型半導体層以外の領域が、第１中濃度ｎ型半導体層となる。第１中濃度ｎ型半導体層の厚さは、使用するｎ型半導体基板の厚さによって決まる。したがって、第１中濃度ｎ型半導体層を厚くすることは容易である。また、第２の製造方法によれば、第１中濃度ｎ型半導体層と第２中濃度ｎ型半導体層を有するダイオードを製造することができる。ｎ型半導体基板によって形成される第１中濃度ｎ型半導体層のｎ型不純物濃度はばらつきが大きいが、エピタキシャル成長により形成される第２中濃度ｎ型半導体層のｎ型不純物濃度は正確に制御することができる。第２中濃度ｎ型半導体層のｎ型不純物濃度を空乏層を停止できる濃度に制御すると、ダイオードが順電圧印加状態から逆電圧印加状態に切り換えられたときに、空乏層が第２中濃度ｎ型半導体層で停止する。第２中濃度ｎ型半導体層のｎ型不純物濃度のばらつきが小さいので、空乏層が広がる範囲のばらつきは小さい。したがって、製造されるダイオードの間で、リカバリサージ電圧の特性にばらつきが生じ難い。また、第１中濃度ｎ型半導体層中には空乏層が到達しないので、キャリアが第１中濃度ｎ型半導体層中に残存し、キャリアの急速な排出が生じない。したがって、高いリカバリサージ電圧は発生しない。このように、第２の製造方法によれば、逆電圧印加時のリカバリサージ電圧が小さく、かつ、リカバリサージ電圧の特性のばらつきが小さいダイオードを製造することができる。
また、第２の製造方法では、第２中濃度ｎ型半導体層と低濃度ｎ型半導体層をエピタキシャル成長によって形成する必要がある。しかしながら、中濃度ｎ型半導体層全体と低濃度ｎ型半導体層をエピタキシャル成長によって形成する従来の製造方法に比べれば、第２の製造方法は効率よくダイオードを製造することができる。
なお、第２の製造方法では、ｎ型半導体基板よりもｎ型不純物濃度が高い第２中濃度ｎ型半導体層を形成することが好ましい。
また、本明細書は、逆電圧印加時のリカバリサージ電圧が小さく、かつ、発生するリカバリサージ電圧の製造ばらつきが小さいダイオードを提供する。このダイオードは、高濃度ｎ型半導体層と、高濃度ｎ型半導体層上に形成されている第１中濃度ｎ型半導体層と、第１中濃度ｎ型半導体層上に形成されている第２中濃度型半導体層と、第２中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、低濃度ｎ型半導体層上に形成されているｐ型半導体層を有している。高濃度ｎ型半導体層のｎ型不純物濃度ＮＨと、第１中濃度ｎ型半導体層のｎ型不純物濃度ＮＭ１と、第２中濃度ｎ型半導体層のｎ型不純物濃度ＮＭ２と、低濃度ｎ型半導体層のｎ型不純物濃度ＮＬが、ＮＬ＜ＮＭ１＜ＮＭ２＜ＮＨの関係を満たしている。
このダイオードに逆電圧が印加されると、ｎ型不純物濃度が高い第２中濃度ｎ型半導体層で空乏層が停止し、第１中濃度ｎ型半導体層に空乏層が到達しない。したがって、逆電圧印加時に生じるリカバリサージ電圧が小さい。
ダイオード１０の概略断面図と、各シリコン層の不純物濃度Ｎｄの分布を示す図。 シリコンウエハ３０の断面図。 低濃度ドリフト層１６形成後のウエハ３２の断面図。 アノード層１８形成後のウエハ３２の断面図。 下面研磨後のウエハ３２の断面図。 カソード層１２形成後のウエハ３２の断面図。 ダイオード４０の概略断面図と、各シリコン層の不純物濃度Ｎｄの分布を示す図。 第２中濃度ドリフト層４４ｂ形成後のウエハ５２の断面図。 低濃度ドリフト層４６形成後のウエハ５２の断面図。
（第１実施例）
図１（ａ）は、ダイオード１０の概略断面図を示している。図１（ａ）に示すように、ダイオード１０は、カソード層１２、中濃度ドリフト層１４、低濃度ドリフト層１６、及び、アノード層１８を有している。カソード層１２、中濃度ドリフト層１４、及び、低濃度ドリフト層１６は、ｎ型のシリコン層である。アノード層１８は、ｐ型のシリコン層である。中濃度ドリフト層１４は、カソード層１２上に形成されている。低濃度ドリフト層１６は、中濃度ドリフト層１４上に形成されている。アノード層１８は、低濃度ドリフト層１６上に形成されている。また、ダイオード１０は、アノード層１８の上面に形成されているアノード電極２２と、カソード層１２の下面に形成されているカソード電極２０を有している。
図１（ｂ）は、シリコン層１２〜１８の不純物濃度Ｎｄの分布を示している。図１（ｂ）では、カソード層１２、中濃度ドリフト層１４、及び、低濃度ドリフト層１６についてはｎ型不純物の濃度を示しており、アノード層１８についてはｐ型不純物の濃度を有している。図１（ｂ）に示すように、カソード層１２のｎ型不純物濃度は高く、カソード層１２はカソード電極２０にオーミック接続されている。中濃度ドリフト層１４のｎ型不純物濃度は、カソード層１２よりも低い。低濃度ドリフト層１６のｎ型不純物濃度は、中濃度ドリフト層１４よりも低い。アノード層１８のｐ型不純物濃度は高く、アノード層１８はアノード電極２２にオーミック接続されている。本実施例では、カソード層１２のｎ型不純物濃度は約１×１０１９ａｔｏｍｓ／ｃｍ３であり、中濃度ドリフト層１４のｎ型不純物濃度は約１×１０１４ａｔｏｍｓ／ｃｍ３であり、低濃度ドリフト層１６のｎ型不純物濃度は約７×１０１３ａｔｏｍｓ／ｃｍ３であり、アノード層１８のｐ型不純物濃度は約１×１０１９ａｔｏｍｓ／ｃｍ３である。
ダイオード１０の逆回復時の動作について説明する。ダイオード１０が順電圧印加状態から逆電圧印加状態に切り換えられると、低濃度ドリフト層１６とアノード層１８の境界のｐｎ接合から、低濃度ドリフト層１６中に空乏層が広がる。低濃度ドリフト層１６中に空乏層が広がることによって、順電圧印加時に低濃度ドリフト層１６中に存在していたキャリアが排出される。すなわち、ホールがアノード電極２２に排出され、電子がカソード電極２０に排出される。これによって、ダイオード１０に逆電流が流れる。このとき、中濃度ドリフト層１４のｎ型不純物濃度が比較的高いので、中濃度ドリフト層１４には空乏層が広がり難い。したがって、空乏層は、低濃度ドリフト層１６中に広がった後、中濃度ドリフト層１４中で停止する。すなわち、図１の点線９０に示す位置で空乏層の広がりが停止する。このため、点線９０より下側の中濃度ドリフト層１４中には空乏層が広がらず、点線９０より下側の中濃度ドリフト層１４中にキャリアが残存する。したがって、急激なキャリアの排出が抑制される。逆電流は、キャリアの排出が進むにつれて減衰する。逆電流が減衰する際に、ダイオード１０の寄生インダクタによって誘導起電力が生じる。この誘導起電力が、リカバリサージ電圧となる。リカバリサージ電圧は、逆電流の減衰速度が速いほど大きくなる。ダイオード１０では、キャリアの急激な排出が抑制されているので、逆電流の減衰速度は小さい。したがって、ダイオード１０では、高いリカバリサージ電圧が発生し難い。
次に、ダイオード１０の製造方法について説明する。ダイオード１０は、図２に示すシリコンウエハ３０から製造される。シリコンウエハ３０は、ｎ型のシリコンにより形成されている。シリコンウエハ３０のｎ型不純物濃度は、中濃度ドリフト層１４のｎ型不純物濃度と略等しい。シリコンウエハ３０の厚さは、約６００μｍである。
まず、図３に示すように、シリコンウエハ３０上に低濃度ドリフト層１６をエピタキシャル成長させる。ここでは、約１００μｍの低濃度ドリフト層１６を形成する。また、シリコンウエハ３０よりもｎ型不純物濃度が低い低濃度ドリフト層１６を形成する。以下では、シリコンウエハ３０とその表面に形成された層（低濃度ドリフト層１６と以下の工程で形成される種々の層）をまとめて、ウエハ３２という。
次に、低濃度ドリフト層１６の上面にｐ型不純物を注入し、その後、ウエハ３２を熱処理する。これによって、図４に示すように、低濃度ドリフト層１６の上面近傍の領域がｐ型化し、アノード層１８が形成される。その後、ウエハ３２の上面に図示しない耐圧構造等を形成する。さらに、ウエハ３２の上面にアノード電極２２を形成する。
アノード電極２２を形成したら、シリコンウエハ３０の下面を研磨して、図５に示すようにシリコンウエハ３０を薄くする。ここでは、シリコンウエハ３０の厚さが約３０μｍとなるまで研磨を行う。
次に、シリコンウエハ３０の下面に砒素、リン等のｎ型不純物を注入し、その後、ウエハ３２を熱処理する。これによって、図６に示すように、シリコンウエハ３０の下面近傍の領域のｎ型不純物濃度が上昇し、カソード層１２が形成される。シリコンウエハ３０のうちのカソード層１２とならなかった領域は、カソード層１２よりもｎ型不純物濃度が低く、低濃度ドリフト層１６よりもｎ型不純物濃度が高い中濃度ドリフト層１４となる。
次に、ウエハ３２の下面にカソード電極２０を形成する。その後、ウエハ３２をダイシングにより分割することで、図１（ａ）に示すダイオード１０が完成する。
以上に説明したように、第１実施例のダイオード１０の製造方法では、低濃度ドリフト層１６のみをエピタキシャル成長させる。したがって、エピタキシャル成長に長時間を要しない。また、エピタキシャル成長により形成する層が厚くないので、欠陥が生じ難い。したがって、効率よくダイオード１０を製造することができる。また、第１実施例の製造方法では、シリコンウエハ３０によって中濃度ドリフト層１４を形成する。したがって、リカバリサージ電圧を抑制するのに十分な厚さの中濃度ドリフト層１４を形成することができる。
また、第１実施例のダイオード１０の製造方法では、カソード層１２をイオン注入により形成するので、カソード層１２のｎ型不純物濃度を高くすることができる。したがって、カソード層１２とカソード電極２０の間のコンタクト抵抗を低減することができる。
また、日本国特許公開公報２０００−２２８４０４号の第１の製造方法（エピタキシャル成長を用いる製造方法）では、カソード層と同程度に高いｎ型不純物濃度を有する半導体ウエハを用いる。ｎ型不純物濃度が高い半導体ウエハを製造するには、ｎ型不純物として砒素を用いる必要がある。高濃度に砒素を含有する半導体ウエハを用いる場合、ダイオードの製造工程において半導体ウエハの下面を研磨すると、有害な砒素を含む廃棄物が発生してしまう。また、高濃度に砒素を含有する半導体ウエハ上に層をエピタキシャル成長させると、成長させた層の中に砒素が導入される現象（一般に、オートドープと呼ばれる）が発生し、成長させた層の特性を正確に制御することができない。第１実施例の製造方法では、シリコンウエハ３０のｎ型不純物濃度がそれほど高くないので、シリコンウエハ３０のｎ型不純物として砒素を用いる必要がない。砒素を用いなければ、上記の問題は生じない。また、砒素を用いた場合であっても、砒素の濃度が低いので、上記の問題はほとんど生じない。
（第２実施例）
上述した第１実施例の製造方法により製造されたダイオード１０では、中濃度ドリフト層１４がシリコンウエハ３０により形成されている。シリコンウエハ３０のｎ型不純物濃度は製造ばらつきが大きい。このため、製造されるダイオード１０の間で、中濃度ドリフト層１４のｎ型不純物濃度に製造ばらつきが生じる。したがって、空乏層が停止する位置（すなわち、図１（ａ）の点線９０の位置）の製造ばらつきが大きくなる。このため、ダイオード毎に、リカバリサージ電圧の大きさに製造ばらつきが生じる。
第２実施例では、リカバリサージ電圧の製造ばらつきを抑制することができる製造方法を提供する。第２実施例の製造方法では、図７（ａ）に示すダイオード４０を製造する。図７（ａ）に示すように、ダイオード４０では、中濃度ドリフト層が、第１中濃度ドリフト層４４ａと第２中濃度ドリフト層４４ｂにより構成されている。その他の構成は、第１実施例のダイオード１０と等しい。
図７（ｂ）は、シリコン層４２〜４８の不純物濃度分布Ｎｄを示している。図７（ｂ）では、カソード層４２、第１中濃度ドリフト層４４ａ、第２中濃度ドリフト層４４ｂ、及び、低濃度ドリフト層４６についてはｎ型不純物の濃度を示しており、アノード層４８についてはｐ型不純物の濃度を有している。図７（ｂ）に示すように、カソード層４２、低濃度ドリフト層４６、及び、アノード層４８の不純物濃度は、第１実施例のダイオード１０と略等しい。第１中濃度ドリフト層４４ａと第２中濃度ドリフト層４４ｂのｎ型不純物濃度は、カソード層４２より低く、低濃度ドリフト層４６より高い。また、第２中濃度ドリフト層４４ｂのｎ型不純物濃度は、第１中濃度ドリフト層４４ａより高い。本実施例では、カソード層４２のｎ型不純物濃度は約１×１０１９ａｔｏｍｓ／ｃｍ３であり、第１中濃度ドリフト層４４ａのｎ型不純物濃度は約１×１０１４ａｔｏｍｓ／ｃｍ３であり、第２中濃度ドリフト層４４ｂのｎ型不純物濃度は約５×１０１４ａｔｏｍｓ／ｃｍ２であり、低濃度ドリフト層４６のｎ型不純物濃度は約６×１０１３ａｔｏｍｓ／ｃｍ２であり、アノード層４８のｐ型不純物濃度は約１×１０１９ａｔｏｍｓ／ｃｍ２である。
上述した低濃度ドリフト層４６と第２中濃度ドリフト層４４ｂの厚さは、ダイオード４０に逆電圧が印加されたときに、第２中濃度ドリフト層４４ｂ中で空乏層が停止するように設定されている。具体的には、
Ｗｄ１＋Ｗｄ２≧{（２・ε０・εＳｉ・Ｖａ）／（ｑ・Ｎｄ０）}１／２
の関係式を満たすように設定されている。ここで、記号Ｗｄ１は低濃度ドリフト層４６の厚さであり、記号Ｗｄ２は第２中濃度ドリフト層４４ｂの厚さであり、記号ε０は真空中の誘電率であり、記号εＳｉは低濃度ドリフト層４６と第２中濃度ドリフト層４４ｂの比誘電率（本実施例では、シリコンの比誘電率）であり、記号Ｖａはダイオード４０の定格電圧（使用時に印加される逆電圧）であり、記号ｑは電荷素量であり、記号Ｎｄ０は低濃度ドリフト層４６と第２中濃度ドリフト層４４ｂのｎ型不純物濃度の平均値である。平均不純物濃度Ｎｄ０は以下の計算式により表される。
Ｎｄ０＝（Ｎｄ１・Ｗｄ１＋Ｎｄ２・Ｗｄ２）／（Ｗｄ１＋Ｗｄ２）
ここで、記号Ｎｄ１は低濃度ドリフト層４６のｎ型不純物濃度であり、記号Ｎｄ２は第２中濃度ドリフト層４４ｂのｎ型不純物濃度である。
後に詳述するが、第１中濃度ドリフト層４４ａはシリコンウエハにより構成されているので、第１中濃度ドリフト層４４ａのｎ型不純物濃度は製造ばらつきが大きい。一方、第２中濃度ドリフト層４４ｂはエピタキシャル層であるため、第２中濃度ドリフト層４４ｂのｎ型不純物濃度は製造ばらつきが非常に小さい。
ダイオード４０の逆回復時の動作について説明する。ダイオード４０が順電圧印加状態から逆電圧印加状態に切り換えられると、低濃度ドリフト層４６とアノード層４８の境界のｐｎ接合から、低濃度ドリフト層４６中に空乏層が広がる。空乏層の広がりは、第２中濃度ドリフト層４４ｂ中で停止する。すなわち、図７（ａ）の点線９２に示す位置で空乏層の広がりが停止する。このため、第１中濃度ドリフト層４４ａ中には空乏層が広がらず、第１中濃度ドリフト層４４ａ中にキャリアが残存する。このため、ダイオード４０では、高いリカバリサージ電圧が発生し難い。
上述したように、第２中濃度ドリフト層４４ｂはエピタキシャル層であるため、第２中濃度ドリフト層４４ｂのｎ型不純物濃度の製造ばらつきは小さい。したがって、点線９２に示す空乏層の停止位置に製造ばらつきがほとんど生じない。したがって、ダイオード４０では、リカバリサージ電圧の大きさの製造ばらつきが抑制される。
次に、ダイオード４０の製造方法について説明する。ダイオード４０は、第１実施例のダイオード１０と同様に、図２に示すシリコンウエハ３０から製造される。
まず、図８に示すように、シリコンウエハ３０上に第２中濃度ドリフト層４４ｂをエピタキシャル成長させる。ここでは、厚さが約１０μｍの第２中濃度ドリフト層４４ｂを形成する。また、シリコンウエハ３０よりもｎ型不純物濃度が高い第２中濃度ドリフト層４４ｂを形成する。以下では、シリコンウエハ３０とその表面に形成された層（第２中濃度ドリフト層４４ｂと以下の工程で形成される種々の層）をまとめて、ウエハ５２という。
次に、図９に示すように、第２中濃度ドリフト層４４ｂ上に、低濃度ドリフト層４６をエピタキシャル成長させる。ここでは、厚さが約９０μｍの低濃度ドリフト層４６を形成する。また、シリコンウエハ３０よりもｎ型不純物濃度が低い低濃度ドリフト層４６を形成する。
その後は、第１実施例と同様にして、アノード層４８の形成、アノード電極２２の形成、シリコンウエハ３０の下面の研磨、カソード層４２の形成、及び、カソード電極２０の形成を行う。シリコンウエハ３０のうち、カソード層４２とならなかった領域が、第１中濃度ドリフト層４４ａとなる。その後に、ウエハ５２をダイシングにより分割することで、図７（ａ）に示すダイオード４０が完成する。
以上に説明したように、第２実施例のダイオード４０の製造方法では、エピタキシャル成長によって第２中濃度ドリフト層４４ｂを形成する。エピタキシャル成長によれば、第２中濃度ドリフト層４４ｂのｎ型不純物濃度を正確に制御することができる。したがって、ダイオード４０に逆電圧が印加されたときの空乏層の停止位置（すなわち、図７(ａ)の点線９２の位置）にばらつきが生じ難い。第２実施例の製造方法によれば、リカバリサージ電圧のばらつきが小さいダイオード４０を製造することができる。シリコンウエハ３０のｎ型不純物濃度の製造ばらつきによって生じるリカバリサージ電圧のばらつく範囲を検証するシミュレーションを実施したところ、第１実施例のダイオード１０ではリカバリサージ電圧のばらつく範囲が１５２Ｖとなるのに対し、第２実施例のダイオード４０ではリカバリサージ電圧のばらつく範囲が４３Ｖとなるという結果が得られた。また、空乏層の停止位置のばらつきが抑制されることによって、ダイオード４０の逆耐圧特性のばらつきも低減される。シリコンウエハ３０のｎ型不純物濃度の製造ばらつきによって生じる耐圧のばらつく範囲を検証するシミュレーションを実施したところ、第１実施例のダイオード１０では耐圧のばらつく範囲が２０７Ｖとなるのに対し、第２実施例のダイオード４０では耐圧のばらつく範囲が１２６Ｖとなるという結果が得られた。このように、第２実施例の製造方法によれば、シリコンウエハ３０のｎ型不純物濃度がばらついても、安定した特性のダイオード４０を製造することができる。
また、第２実施例の製造方法では、第１中濃度ドリフト層４４ａはシリコンウエハ３０によって形成され、低濃度ドリフト層４６と第２中濃度ドリフト層４４ｂがエピタキシャル成長により形成される。エピタキシャル成長により形成する層が厚くないので、第２実施例の製造方法は、ダイオード４０を効率よく製造することができる。また、第２実施例の製造方法でも、第１実施例の製造方法と同様に、砒素による問題は生じない。
なお、上述した第２実施例のダイオード４０では、第２中濃度ドリフト層４４ｂのｎ型不純物濃度が第１中濃度ドリフト層４４ａよりも高い。空乏層を停止させるためには、第２中濃度ドリフト層４４ｂのｎ型不純物濃度は高い方が好ましい。しかしながら、第２中濃度ドリフト層４４ｂで空乏層を停止させることができれば、第２中濃度ドリフト層４４ｂのｎ型不純物濃度は第１中濃度ドリフト層４４ａより低くてもよい。このような構成でも、第２中濃度ドリフト層４４ｂがエピタキシャル層であれば、リカバリサージ電圧のばらつきを低減する効果は得られる。すなわち、ドリフト層内に、逆電圧印加時に空乏層の広がりを停止するエピタキシャル層が形成されていればよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (4)

  1. 高濃度ｎ型半導体層と、高濃度ｎ型半導体層上に形成されている中濃度ｎ型半導体層と、中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、低濃度ｎ型半導体層上に形成されているｐ型半導体層を有するダイオードの製造方法であって、
    ｎ型半導体基板上に、ｎ型半導体基板よりｎ型不純物濃度が低い低濃度ｎ型半導体層をエピタキシャル成長させる工程と、
    ｎ型半導体基板の下面にｎ型不純物を注入することによって、高濃度ｎ型半導体層を形成する工程、
    を有することを特徴とするダイオードの製造方法。
  2. 高濃度ｎ型半導体層と、高濃度ｎ型半導体層上に形成されている第１中濃度ｎ型半導体層と、第１中濃度ｎ型半導体層上に形成されている第２中濃度型半導体層と、第２中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、低濃度ｎ型半導体層上に形成されているｐ型半導体層を有するダイオードの製造方法であって、
    ｎ型半導体基板上に、第２中濃度ｎ型半導体層をエピタキシャル成長させる工程と、
    第２中濃度ｎ型半導体層上に、ｎ型半導体基板及び第２中濃度ｎ型半導体層よりｎ型不純物濃度が低い低濃度ｎ型半導体層をエピタキシャル成長させる工程と、
    ｎ型半導体基板の下面にｎ型不純物を注入することによって、第２中濃度ｎ型半導体層よりｎ型不純物濃度が高い高濃度ｎ型半導体層を形成する工程、
    を有することを特徴とするダイオードの製造方法。
  3. ｎ型半導体基板よりもｎ型不純物濃度が高い第２中濃度ｎ型半導体層を形成することを特徴とする請求項２に記載のダイオードの製造方法。
  4. ダイオードであって、
    高濃度ｎ型半導体層と、
    高濃度ｎ型半導体層上に形成されている第１中濃度ｎ型半導体層と、
    第１中濃度ｎ型半導体層上に形成されている第２中濃度型半導体層と、
    第２中濃度ｎ型半導体層上に形成されている低濃度ｎ型半導体層と、
    低濃度ｎ型半導体層上に形成されているｐ型半導体層、
    を有しており、
    高濃度ｎ型半導体層のｎ型不純物濃度ＮＨと、第１中濃度ｎ型半導体層のｎ型不純物濃度ＮＭ１と、第２中濃度ｎ型半導体層のｎ型不純物濃度ＮＭ２と、低濃度ｎ型半導体層のｎ型不純物濃度ＮＬが、
    ＮＬ＜ＮＭ１＜ＮＭ２＜ＮＨ
    の関係を満たしていることを特徴とするダイオード。
JP2011515802A 2009-05-28 2009-05-28 ダイオードの製造方法、及び、ダイオード Expired - Fee Related JP5282818B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059759 WO2010137146A1 (ja) 2009-05-28 2009-05-28 ダイオードの製造方法、及び、ダイオード

Publications (2)

Publication Number Publication Date
JPWO2010137146A1 true JPWO2010137146A1 (ja) 2012-11-12
JP5282818B2 JP5282818B2 (ja) 2013-09-04

Family

ID=43222287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011515802A Expired - Fee Related JP5282818B2 (ja) 2009-05-28 2009-05-28 ダイオードの製造方法、及び、ダイオード

Country Status (6)

Country Link
US (1) US20120007222A1 (ja)
EP (1) EP2437287A4 (ja)
JP (1) JP5282818B2 (ja)
KR (1) KR101288263B1 (ja)
CN (1) CN102414805B (ja)
WO (1) WO2010137146A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872327B2 (ja) * 2011-03-10 2016-03-01 株式会社東芝 半導体整流素子
WO2012136848A1 (en) * 2011-04-06 2012-10-11 Abb Technology Ag Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
CN107123689A (zh) * 2017-03-22 2017-09-01 中航（重庆）微电子有限公司 一种高压pin二极管结构及其制备方法
CN107507870A (zh) * 2017-07-06 2017-12-22 全球能源互联网研究院有限公司 二极管
WO2020229402A1 (en) * 2019-05-10 2020-11-19 Abb Power Grids Switzerland Ag A dual base thin wafer power semiconductor device and method for manufacturing the same
DE102020118404A1 (de) 2020-07-13 2022-01-13 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
CN115472668A (zh) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 半导体器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216473A (ja) * 1982-06-11 1983-12-16 Hitachi Ltd ダイオ−ド
JP3353277B2 (ja) * 1992-09-25 2002-12-03 ソニー株式会社 エピタキシャルウェハの製造方法
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2000228404A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd ダイオード
DE10207522B4 (de) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP3951738B2 (ja) * 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP4000927B2 (ja) * 2002-07-03 2007-10-31 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
JP2006049473A (ja) * 2004-08-03 2006-02-16 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP2006245475A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
JP5272299B2 (ja) * 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN102414805B (zh) 2014-04-23
CN102414805A (zh) 2012-04-11
JP5282818B2 (ja) 2013-09-04
EP2437287A4 (en) 2014-03-19
US20120007222A1 (en) 2012-01-12
EP2437287A1 (en) 2012-04-04
KR20110137338A (ko) 2011-12-22
WO2010137146A1 (ja) 2010-12-02
KR101288263B1 (ko) 2013-07-26

Similar Documents

Publication Publication Date Title
JP5282818B2 (ja) ダイオードの製造方法、及び、ダイオード
JP6721401B2 (ja) エピタキシャル成長による半導体デバイスの製作
JP5439763B2 (ja) 半導体装置および半導体装置の製造方法
US7646061B2 (en) Power semiconductor component with charge compensation structure and method for producing the same
JP5328930B2 (ja) 電流シフト領域を有する半導体デバイスおよび関連方法
JP5411422B2 (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
KR101876579B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
EP3117463A1 (en) Igbt structure for wide band-gap semiconductor materials
US20150311325A1 (en) Igbt structure on sic for high performance
US10714377B2 (en) Semiconductor device and semiconductor wafer including a porous layer and method of manufacturing
US20150115283A1 (en) Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
JP5127235B2 (ja) 半導体装置の製造方法
TWI405879B (zh) 適用以形成半導體接面二極體裝置之半導體晶圓及其形成方法
TW202025249A (zh) 半導體結構及其製造方法
US20220254887A1 (en) Method for manufacturing a grid
JP5872327B2 (ja) 半導体整流素子
US9029250B2 (en) Method for producing semiconductor regions including impurities
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
KR101238232B1 (ko) Ｍｈｊ-ｆｒｄ의 구조 및 그 제조 방법
EP2849232A2 (en) Semiconductor device and method for manufacturing the same
JP3970729B2 (ja) 半導体装置およびその製造方法
CN118173582A (zh) 一种iii-v族半导体超结器件及其制造方法
CN118173581A (zh) 一种iii-v族半导体超结器件及其制造方法
WO2021185696A1 (en) Semiconductor device with gradual injection of charge carriers for softer reverse recovery
CN114628493A (zh) 超结器件结构及其制备方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R151 Written notification of patent or utility model registration

Ref document number: 5282818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees