KR101288263B1 - 다이오드의 제조 방법 및 다이오드 - Google Patents

다이오드의 제조 방법 및 다이오드 Download PDF

Info

Publication number
KR101288263B1
KR101288263B1 KR1020117023248A KR20117023248A KR101288263B1 KR 101288263 B1 KR101288263 B1 KR 101288263B1 KR 1020117023248 A KR1020117023248 A KR 1020117023248A KR 20117023248 A KR20117023248 A KR 20117023248A KR 101288263 B1 KR101288263 B1 KR 101288263B1
Authority
KR
South Korea
Prior art keywords
concentration
type semiconductor
semiconductor layer
layer
medium
Prior art date
Application number
KR1020117023248A
Other languages
English (en)
Other versions
KR20110137338A (ko
Inventor
다다시 미스미
기미모리 하마다
Original Assignee
도요타 지도샤（주）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타 지도샤（주） filed Critical 도요타 지도샤（주）
Publication of KR20110137338A publication Critical patent/KR20110137338A/ko
Application granted granted Critical
Publication of KR101288263B1 publication Critical patent/KR101288263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 명세서는 리커버리 서지 전압이 잘 발생하지 않는 다이오드를 효율적으로 제조할 수 있는 제조 방법을 제공한다. 고농도 n 형 반도체층과, 고농도 n 형 반도체층 상에 형성되어 있는 중농도 n 형 반도체층과, 중농도 n 형 반도체층 상에 형성되어 있는 저농도 n 형 반도체층과, 저농도 n 형 반도체층 상에 형성되어 있는 p 형 반도체층을 갖는 다이오드의 제조 방법. 이 제조 방법은, n 형 반도체 기판 상에, n 형 반도체 기판보다 n 형 불순물 농도가 낮은 저농도 n 형 반도체층을 에피택셜 성장시키는 공정과, n 형 반도체 기판의 하면에 n 형 불순물을 주입함으로써 고농도 n 형 반도체층을 형성하는 공정을 갖는다.

Description

다이오드의 제조 방법 및 다이오드{METHOD FOR PRODUCING DIODE, AND DIODE}
본 발명은 다이오드의 제조 방법 및 다이오드에 관한 것이다.
다이오드가 순전압 인가 상태에서 역전압 인가 상태로 전환될 때에는, pn 접합 때문에 n 형 반도체층 중으로 공핍층이 신전 (伸展) 된다. 그러면, 공핍층에 의해 n 형 반도체층 중에 존재하는 캐리어가 급속히 배출되기 때문에, 단시간 동안에 다이오드에 높은 역전류가 흐름과 함께, 높은 서지 전압이 발생한다. 이 서지 전압은, 일반적으로 리커버리 서지 전압이라고 불린다.
일본 공개특허공보 2000-228404호에는 고농도 n 형 반도체층과, 고농도 n 형 반도체층 상에 형성되어 있는 중농도 n 형 반도체층과, 중농도 n 형 반도체층 상에 형성되어 있는 저농도 n 형 반도체층과, 저농도 n 형 반도체층 상에 형성되어 있는 p 형 반도체층을 갖는 다이오드가 개시되어 있다. 이 다이오드가 순전압 인가 상태에서 역전압 인가 상태로 전환될 때에는, 중농도 n 형 반도체층의 n 형 불순물 농도가 비교적 높기 때문에, 공핍층의 확산이 중농도 n 형 반도체층에서 정지된다. 즉, 중농도 n 형 반도체층은 부분적으로 공핍화되지만, 전체가 공핍화되는 경우는 없다. 이 때문에, 공핍화되지 않은 중농도 n 형 반도체층 중에 캐리어가 잔존하여, 캐리어가 급속히 배출되는 것이 억제된다. 따라서, 리커버리 서지 전압이 저감된다.
일본 공개특허공보 2000-228404호에는 상기 서술한 다이오드의 제조 방법이 2 가지 개시되어 있다.
제 1 제조 방법에서는 고농도 n 형 반도체층에 상당하는 반도체 기판 상에, 중농도 n 형 반도체층과 저농도 n 형 반도체층을 에피택셜 성장시킨다. 그러나, 중농도 n 형 반도체층과 저농도 n 형 반도체층의 양방을 에피택셜 성장시키는 경우에는, 에피택셜 성장에 의해 매우 두꺼운 층을 성장시키게 된다. 에피택셜 성장에 의해 두꺼운 층을 형성하려면 장시간을 필요로 한다. 또, 에피택셜 성장에 의해 두꺼운 층을 형성하면, 슬립 등의 결정 결함이 발생하기 쉬워, 제조 수율이 저하된다. 이와 같이, 제 1 제조 방법에서는 효율적으로 다이오드를 제조할 수 없다.
제 2 제조 방법에서는 저농도 n 형 반도체층에 상당하는 반도체 기판에 n 형 불순물을 주입하여, 중농도 n 형 반도체층과 고농도 n 형 반도체층을 형성한다. 그러나, 이온 주입에서는 두꺼운 중농도 n 형 반도체층을 형성하는 것이 어렵다. 중농도 n 형 반도체층의 두께가 얇으면, 리커버리 서지 전압이 낮아지지 않는다. n 형 불순물의 주입량을 많게 하여, 불순물의 열확산 시간을 길게 하면, 중농도 n 형 반도체 영역을 두껍게 형성할 수는 있다. 그러나, 이와 같이 중농도 n 형 반도체층을 두껍게 형성하면, 다이오드의 제조에 시간이 걸린다는 문제가 발생한다.
본 명세서는 리커버리 서지 전압이 잘 발생하지 않는 다이오드를 효율적으로 제조할 수 있는 제조 방법을 제공한다.
본 명세서가 제공하는 제 1 제조 방법에서는, 고농도 n 형 반도체층과, 고농도 n 형 반도체층 상에 형성되어 있는 중농도 n 형 반도체층과, 중농도 n 형 반도체층 상에 형성되어 있는 저농도 n 형 반도체층과, 저농도 n 형 반도체층 상에 형성되어 있는 p 형 반도체층을 갖는 다이오드를 제조한다. 이 제조 방법은 n 형 반도체 기판 상에 n 형 반도체 기판보다 n 형 불순물 농도가 낮은 저농도 n 형 반도체층을 에피택셜 성장시키는 공정과, n 형 반도체 기판의 하면에 n 형 불순물을 주입함으로써, 고농도 n 형 반도체층을 형성하는 공정을 갖는다.
또한, 제 1 제조 방법에서는 저농도 n 형 반도체층을 에피택셜 성장시키는 공정과 고농도 n 형 반도체층을 형성하는 공정 중 어느 것을 먼저 실시해도 된다. 또, p 형 반도체층은 에피택셜 성장이나 불순물 주입 등의 어느 방법으로 형성해도 된다. p 형 반도체층을 형성하는 공정은, 저농도 n 형 반도체층을 형성하는 공정보다 나중에 실시할 필요가 있지만, 고농도 n 형 반도체층을 형성하는 공정보다 먼저 실시해도 되고, 그보다 나중에 실시해도 된다.
제 1 제조 방법에서는, n 형 반도체 기판에 저농도 n 형 반도체층을 에피택셜 성장시킨다. 에피택셜 성장시키는 층이 한 층이므로, 에피택셜 성장에 그렇게 긴 시간은 필요로 하지 않는다. 또, 고농도 n 형 반도체층은, n 형 반도체 기판에 n 형 불순물을 주입함으로써 형성한다. 고농도 n 형 반도체층은 두껍게 형성할 필요가 없기 때문에, n 형 불순물의 주입에 의해 적절히 형성할 수 있다. n 형 반도체 기판 중, 고농도 n 형 반도체층 이외의 영역은, 저농도 n 형 반도체층보다 n 형 불순물 농도가 높고, 또한, 고농도 n 형 반도체층보다 n 형 불순물 농도가 낮은 중농도 n 형 반도체층이 된다. 중농도 n 형 반도체층의 두께는, 사용하는 n 형 반도체 기판의 두께에 의해 결정된다. 따라서, 중농도 n 형 반도체층을 두껍게 하는 것은 용이하다. 이상에 설명한 바와 같이, 제 1 제조 방법에 의하면, 중농도 n 형 반도체층을 두껍게 형성할 수 있어, 리커버리 서지 전압이 잘 발생하지 않는 다이오드를 제조할 수 있다. 또, 제 1 제조 방법에서는, 에피택셜 성장이나 n 형 불순물 주입을 장시간 실시할 필요가 없기 때문에, 효율적으로 다이오드를 제조할 수 있다.
단, 상기 서술한 제 1 제조 방법은, 제조되는 다이오드마다 특성에 편차가 발생하기 쉽다. 즉, 제 1 제조 방법으로 제조되는 다이오드는, 중농도 n 형 반도체층이 n 형 반도체 기판에 의해 형성되어 있다. 일반적으로, n 형 반도체 기판의 n 형 불순물 농도는 제조 편차가 크다. 예를 들어, Cz 법에 의해 제조되는 잉곳에서는, 잉곳을 끌어올리는 방향에 따라 n 형 불순물 농도가 변화된다. 따라서, 잉곳으로부터 잘리는 n 형 반도체 기판은, n 형 불순물 농도의 제조 편차가 크다. 또, Fz 법으로 제조되는 n 형 반도체 기판은, n 형 반도체 기판 내의 위치에 따라 n 형 불순물 농도가 상이하다. 이와 같이, n 형 반도체 기판의 n 형 불순물 농도에 편차가 있으므로, 중농도 n 형 반도체층의 n 형 불순물 농도의 편차도 커진다. 중농도 n 형 반도체층의 n 형 불순물 농도의 편차가 크면, 중농도 n 형 반도체층 중의 공핍층이 확산되는 범위에 편차가 발생한다. 이 때문에, 제조되는 다이오드마다 캐리어의 배출 속도에 편차가 발생하여, 역전압 인가시에 발생하는 리커버리 서지 전압의 크기도 불균일하다. 즉, 다이오드마다 리커버리 서지 전압의 특성에 편차가 발생한다. 따라서, 본 명세서는, 리커버리 서지 전압의 특성의 편차를 억제할 수 있는 제 2 제조 방법을 제공한다.
제 2 제조 방법에서는, 고농도 n 형 반도체층과, 고농도 n 형 반도체층 상에 형성되어 있는 제 1 중농도 n 형 반도체층과, 제 1 중농도 n 형 반도체층 상에 형성되어 있는 제 2 중농도 n 형 반도체층과, 제 2 중농도 n 형 반도체층 상에 형성되어 있는 저농도 n 형 반도체층과, 저농도 n 형 반도체층 상에 형성되어 있는 p 형 반도체층을 갖는 다이오드를 제조한다. 이 제조 방법은, n 형 반도체 기판 상에, 제 2 중농도 n 형 반도체층을 에피택셜 성장시키는 공정과, 제 2 중농도 n 형 반도체층 상에, n 형 반도체 기판 및 제 2 중농도 n 형 반도체층보다 n 형 불순물 농도가 낮은 저농도 n 형 반도체층을 에피택셜 성장시키는 공정과, n 형 반도체 기판의 하면에 n 형 불순물을 주입함으로써, 제 2 중농도 n 형 반도체층보다 n 형 불순물 농도가 높은 고농도 n 형 반도체층을 형성하는 공정을 갖는다.
또한, 제 2 제조 방법에서는, 고농도 n 형 반도체층을 형성하는 공정을, 제 2 중농도 n 형 반도체층을 에피택셜 성장시키는 공정보다 먼저 실시해도 되고, 제 2 중농도 n 형 반도체층을 에피택셜 성장시키는 공정과 저농도 n 형 반도체층을 에피택셜 성장시키는 공정 사이에 실시해도 되고, 저농도 n 형 반도체층을 에피택셜 성장시키는 공정 후에 실시해도 된다. 또, p 형 반도체층은 에피택셜 성장이나 불순물 주입 등 중 어느 방법으로 형성해도 된다. p 형 반도체층을 형성하는 공정은 저농도 n 형 반도체층을 형성하는 공정보다 나중에 실시할 필요가 있지만, 고농도 n 형 반도체층을 형성하는 공정보다 먼저 실시해도 되고, 그보다 나중에 실시해도 된다.
제 2 제조 방법에서는, n 형 반도체 기판 중, 고농도 n 형 반도체층 이외의 영역이 제 1 중농도 n 형 반도체층이 된다. 제 1 중농도 n 형 반도체층의 두께는, 사용하는 n 형 반도체 기판의 두께에 의해 결정된다. 따라서, 제 1 중농도 n 형 반도체층을 두껍게 하는 것은 용이하다. 또, 제 2 제조 방법에 의하면, 제 1 중농도 n 형 반도체층과 제 2 중농도 n 형 반도체층을 갖는 다이오드를 제조 할 수 있다. n 형 반도체 기판에 의해 형성되는 제 1 중농도 n 형 반도체층의 n 형 불순물 농도는 편차가 크지만, 에피택셜 성장에 의해 형성되는 제 2 중농도 n 형 반도체층의 n 형 불순물 농도는 정확하게 제어할 수 있다. 제 2 중농도 n 형 반도체층의 n 형 불순물 농도를 공핍층을 정지시킬 수 있는 농도로 제어하면, 다이오드가 순전압 인가 상태에서 역전압 인가 상태로 전환되었을 때에, 공핍층이 제 2 중농도 n 형 반도체층에서 정지된다. 제 2 중농도 n 형 반도체층의 n 형 불순물 농도의 편차가 작기 때문에, 공핍층이 확산되는 범위의 편차는 작다. 따라서, 제조되는 다이오드 사이에서, 리커버리 서지 전압의 특성에 편차가 잘 발생하지 않는다. 또, 제 1 중농도 n 형 반도체층 중으로는 공핍층이 도달하지 않기 때문에, 캐리어가 제 1 중농도 n 형 반도체층 중에 잔존하여, 캐리어의 급속한 배출이 발생하지 않는다. 따라서, 높은 리커버리 서지 전압은 발생하지 않는다. 이와 같이, 제 2 제조 방법에 의하면, 역전압 인가시의 리커버리 서지 전압이 작고, 또한, 리커버리 서지 전압의 특성의 편차가 작은 다이오드를 제조할 수 있다.
또, 제 2 제조 방법에서는, 제 2 중농도 n 형 반도체층과 저농도 n 형 반도체층을 에피택셜 성장에 의해 형성할 필요가 있다. 그러나, 중농도 n 형 반도체층 전체와 저농도 n 형 반도체층을 에피택셜 성장에 의해 형성하는 종래의 제조 방법에 비하면, 제 2 제조 방법은 효율적으로 다이오드를 제조할 수 있다.
또한, 제 2 제조 방법에서는, n 형 반도체 기판보다 n 형 불순물 농도가 높은 제 2 중농도 n 형 반도체층을 형성하는 것이 바람직하다.
또, 본 명세서는 역전압 인가시의 리커버리 서지 전압이 작고, 또한, 발생하는 리커버리 서지 전압의 제조 편차가 작은 다이오드를 제공한다. 이 다이오드는 고농도 n 형 반도체층과, 고농도 n 형 반도체층 상에 형성되어 있는 제 1 중농도 n 형 반도체층과, 제 1 중농도 n 형 반도체층 상에 형성되어 있는 제 2 중농도 n 형 반도체층과, 제 2 중농도 n 형 반도체층 상에 형성되어 있는 저농도 n 형 반도체층과, 저농도 n 형 반도체층 상에 형성되어 있는 p 형 반도체층을 갖고 있다. 고농도 n 형 반도체층의 n 형 불순물 농도 (NH) 와, 제 1 중농도 n 형 반도체층의 n 형 불순물 농도 (NM1) 와, 제 2 중농도 n 형 반도체층의 n 형 불순물 농도 (NM2) 와, 저농도 n 형 반도체층의 n 형 불순물 농도 (NL) 가, NL＜NM1＜NM2＜NH 의 관계를 만족하고 있다.
이 다이오드에 역전압이 인가되면, n 형 불순물 농도가 높은 제 2 중농도 n 형 반도체층에서 공핍층이 정지되어, 제 1 중농도 n 형 반도체층에 공핍층이 도달하지 않는다. 따라서, 역전압 인가시에 발생하는 리커버리 서지 전압이 작다.
도 1 은 다이오드 (10) 의 개략 단면도와, 각 실리콘층의 불순물 농도 (Nd) 의 분포를 나타내는 도면.
도 2 는 실리콘 웨이퍼 (30) 의 단면도.
도 3 은 저농도 드리프트층 (16) 형성 후의 웨이퍼 (32) 의 단면도.
도 4 는 애노드층 (18) 형성 후의 웨이퍼 (32) 의 단면도.
도 5 는 하면 연마 후의 웨이퍼 (32) 의 단면도.
도 6 은 캐소드층 (12) 형성 후의 웨이퍼 (32) 의 단면도.
도 7 은 다이오드 (40) 의 개략 단면도와, 각 실리콘층의 불순물 농도 (Nd) 의 분포를 나타내는 도면.
도 8 은 제 2 중농도 드리프트층 (44b) 형성 후의 웨이퍼 (52) 의 단면도.
도 9 는 저농도 드리프트층 (46) 형성 후의 웨이퍼 (52) 의 단면도.
(제 1 실시예)
도 1(a) 는 다이오드 (10) 의 개략 단면도를 나타내고 있다. 도 1(a) 에 나타내는 바와 같이, 다이오드 (10) 는 캐소드층 (12), 중농도 드리프트층 (14), 저농도 드리프트층 (16), 및 애노드층 (18) 을 갖고 있다. 캐소드층 (12), 중농도 드리프트층 (14), 및 저농도 드리프트층 (16) 은 n 형의 실리콘층이다. 애노드층 (18) 은 p 형의 실리콘층이다. 중농도 드리프트층 (14) 은, 캐소드층 (12) 상에 형성되어 있다. 저농도 드리프트층 (16) 은, 중농도 드리프트층 (14) 상에 형성되어 있다. 애노드층 (18) 은, 저농도 드리프트층 (16) 상에 형성되어 있다. 또, 다이오드 (10) 는, 애노드층 (18) 의 상면에 형성되어 있는 애노드 전극 (22) 과, 캐소드층 (12) 의 하면에 형성되어 있는 캐소드 전극 (20) 을 갖고 있다.
도 1(b) 는 실리콘층 (12 ∼ 18) 의 불순물 농도 (Nd) 의 분포를 나타내고 있다. 도 1(b) 에서는 캐소드층 (12), 중농도 드리프트층 (14), 및 저농도 드리프트층 (16) 에 대해서는 n 형 불순물의 농도를 나타내고 있고, 애노드층 (18) 에 대해서는 p 형 불순물의 농도를 갖고 있다. 도 1(b) 에 나타내는 바와 같이, 캐소드층 (12) 의 n 형 불순물 농도는 높고, 캐소드층 (12) 은 캐소드 전극 (20) 에 오믹 접속되어 있다. 중농도 드리프트층 (14) 의 n 형 불순물 농도는, 캐소드층 (12) 보다 낮다. 저농도 드리프트층 (16) 의 n 형 불순물 농도는, 중농도 드리프트층 (14) 보다 낮다. 애노드층 (18) 의 p 형 불순물 농도는 높고, 애노드층 (18) 은 애노드 전극 (22) 에 오믹 접속되어 있다. 본 실시예에서는, 캐소드층 (12) 의 n 형 불순물 농도는 약 1×1019 atoms/㎤ 이고, 중농도 드리프트층 (14) 의 n 형 불순물 농도는 약 1×1014 atoms/㎤ 이고, 저농도 드리프트층 (16) 의 n 형 불순물 농도는 약 7×1013 atoms/㎤ 이고, 애노드층 (18) 의 p 형 불순물 농도는 약 1×1019 atoms/㎤ 이다.
다이오드 (10) 의 역회복시의 동작에 대하여 설명한다. 다이오드 (10) 가 순전압 인가 상태에서 역전압 인가 상태로 전환되면, 저농도 드리프트층 (16) 과 애노드층 (18) 경계의 pn 접합 때문에, 저농도 드리프트층 (16) 중으로 공핍층이 확산된다. 저농도 드리프트층 (16) 중으로 공핍층이 확산됨으로써, 순전압 인가시에 저농도 드리프트층 (16) 중에 존재하고 있었던 캐리어가 배출된다. 즉, 홀이 애노드 전극 (22) 으로 배출되고, 전자가 캐소드 전극 (20) 으로 배출된다. 이로써, 다이오드 (10) 에 역전류가 흐른다. 이 때, 중농도 드리프트층 (14) 의 n 형 불순물 농도가 비교적 높기 때문에, 중농도 드리프트층 (14) 으로는 공핍층이 잘 확산되지 않는다. 따라서, 공핍층은 저농도 드리프트층 (16) 중으로 확산된 후, 중농도 드리프트층 (14) 중에서 정지된다. 즉, 도 1 의 점선 (90) 에 나타내는 위치에서 공핍층의 확산이 정지된다. 이 때문에, 점선 (90) 보다 하측의 중농도 드리프트층 (14) 중으로는 공핍층이 확산되지 않아, 점선 (90) 보다 하측의 중농도 드리프트층 (14) 중에 캐리어가 잔존한다. 따라서, 급격한 캐리어의 배출이 억제된다. 역전류는 캐리어의 배출이 진행됨에 따라 감쇠된다. 역전류가 감쇠될 때에, 다이오드 (10) 의 기생 인덕터에 의해 유도 기전력이 발생한다. 이 유도 기전력이 리커버리 서지 전압이 된다. 리커버리 서지 전압은, 역전류의 감쇠 속도가 빠를수록 커진다. 다이오드 (10) 에서는 캐리어의 급격한 배출이 억제되어 있으므로, 역전류의 감쇠 속도는 작다. 따라서, 다이오드 (10) 에서는 높은 리커버리 서지 전압이 잘 발생하지 않는다.
다음으로, 다이오드 (10) 의 제조 방법에 대하여 설명한다. 다이오드 (10) 는, 도 2 에 나타내는 실리콘 웨이퍼 (30) 로부터 제조된다. 실리콘 웨이퍼 (30) 는, n 형의 실리콘에 의해 형성되어 있다. 실리콘 웨이퍼 (30) 의 n 형 불순물 농도는, 중농도 드리프트층 (14) 의 n 형 불순물 농도와 거의 동등하다. 실리콘 웨이퍼 (30) 의 두께는 약 600 ㎛ 이다.
먼저, 도 3 에 나타내는 바와 같이, 실리콘 웨이퍼 (30) 상에 저농도 드리프트층 (16) 을 에피택셜 성장시킨다. 여기에서는, 약 100 ㎛ 의 저농도 드리프트층 (16) 을 형성한다. 또, 실리콘 웨이퍼 (30) 보다 n 형 불순물 농도가 낮은 저농도 드리프트층 (16) 을 형성한다. 이하에서는, 실리콘 웨이퍼 (30) 와 그 표면에 형성된 층 (저농도 드리프트층 (16) 과 이하의 공정으로 형성되는 여러 가지 층) 을 합쳐 웨이퍼 (32) 라고 한다.
다음으로, 저농도 드리프트층 (16) 의 상면에 p 형 불순물을 주입하고, 그 후, 웨이퍼 (32) 를 열처리한다. 이로써, 도 4 에 나타내는 바와 같이, 저농도 드리프트층 (16) 의 상면 근방의 영역이 p 형화되어, 애노드층 (18) 이 형성된다. 그 후, 웨이퍼 (32) 의 상면에 도시하지 않은 내압 구조 등을 형성한다. 또한 웨이퍼 (32) 의 상면에 애노드 전극 (22) 을 형성한다.
애노드 전극 (22) 을 형성했다면, 실리콘 웨이퍼 (30) 의 하면을 연마하여 도 5 에 나타내는 바와 같이 실리콘 웨이퍼 (30) 를 얇게 한다. 여기에서는 실리콘 웨이퍼 (30) 의 두께가 약 30 ㎛ 가 될 때까지 연마를 실시한다.
다음으로, 실리콘 웨이퍼 (30) 의 하면에 비소, 인 등의 n 형 불순물을 주입하고, 그 후, 웨이퍼 (32) 를 열처리한다. 이로써, 도 6 에 나타내는 바와 같이, 실리콘 웨이퍼 (30) 의 하면 근방 영역의 n 형 불순물 농도가 상승하여, 캐소드층 (12) 이 형성된다. 실리콘 웨이퍼 (30) 중 캐소드층 (12) 이 되지 않은 영역은, 캐소드층 (12) 보다 n 형 불순물 농도가 낮고, 저농도 드리프트층 (16) 보다 n 형 불순물 농도가 높은 중농도 드리프트층 (14) 이 된다.
다음으로, 웨이퍼 (32) 의 하면에 캐소드 전극 (20) 을 형성한다. 그 후, 웨이퍼 (32) 를 다이싱에 의해 분할함으로써, 도 1(a) 에 나타내는 다이오드 (10) 가 완성된다.
이상에 설명한 바와 같이, 제 1 실시예의 다이오드 (10) 의 제조 방법에서는 저농도 드리프트층 (16) 만을 에피택셜 성장시킨다. 따라서, 에피택셜 성장에 장시간을 필요로 하지 않는다. 또, 에피택셜 성장에 의해 형성하는 층이 두껍지 않기 때문에, 결함이 잘 발생하지 않는다. 따라서, 효율적으로 다이오드 (10) 를 제조할 수 있다. 또, 제 1 실시예의 제조 방법에서는, 실리콘 웨이퍼 (30) 에 의해 중농도 드리프트층 (14) 을 형성한다. 따라서, 리커버리 서지 전압을 억제하는 데에 충분한 두께의 중농도 드리프트층 (14) 을 형성할 수 있다.
또, 제 1 실시예의 다이오드 (10) 의 제조 방법에서는 캐소드층 (12) 을 이온 주입에 의해 형성하므로, 캐소드층 (12) 의 n 형 불순물 농도를 높게 할 수 있다. 따라서, 캐소드층 (12) 과 캐소드 전극 (20) 사이의 콘택트 저항을 저감시킬 수 있다.
또, 일본 공개특허공보 2000-228404호의 제 1 제조 방법 (에피택셜 성장을 이용하는 제조 방법) 에서는, 캐소드층과 동일한 정도로 높은 n 형 불순물 농도를 갖는 반도체 웨이퍼를 사용한다. n 형 불순물 농도가 높은 반도체 웨이퍼를 제조하려면, n 형 불순물로서 비소를 사용할 필요가 있다. 고농도로 비소를 함유하는 반도체 웨이퍼를 사용하는 경우, 다이오드의 제조 공정에 있어서 반도체 웨이퍼의 하면을 연마하면, 유해한 비소를 함유하는 폐기물이 발생하고 만다. 또, 고농도로 비소를 함유하는 반도체 웨이퍼 상에 층을 에피택셜 성장시키면, 성장시킨 층 중에 비소가 도입되는 현상 (일반적으로, 오토 도프라고 불린다) 이 발생하여, 성장시킨 층의 특성을 정확하게 제어할 수 없다. 제 1 실시예의 제조 방법에서는, 실리콘 웨이퍼 (30) 의 n 형 불순물 농도가 그다지 높지 않기 때문에, 실리콘 웨이퍼 (30) 의 n 형 불순물로서 비소를 사용할 필요가 없다. 비소를 사용하지 않으면 상기의 문제는 발생하지 않는다. 또, 비소를 사용한 경우라 하더라도 비소의 농도가 낮기 때문에, 상기의 문제는 거의 발생하지 않는다.
(제 2 실시예)
상기 서술한 제 1 실시예의 제조 방법에 의해 제조된 다이오드 (10) 에서는 중농도 드리프트층 (14) 이 실리콘 웨이퍼 (30) 에 의해 형성되어 있다. 실리콘 웨이퍼 (30) 의 n 형 불순물 농도는 제조 편차가 크다. 이 때문에, 제조되는 다이오드 (10) 사이에서, 중농도 드리프트층 (14) 의 n 형 불순물 농도에 제조 편차가 발생한다. 따라서, 공핍층이 정지되는 위치 (즉, 도 1(a) 의 점선 (90) 의 위치) 의 제조 편차가 커진다. 이 때문에, 다이오드마다 리커버리 서지 전압의 크기에 제조 편차가 발생한다.
제 2 실시예에서는, 리커버리 서지 전압의 제조 편차를 억제할 수 있는 제조 방법을 제공한다. 제 2 실시예의 제조 방법에서는, 도 7(a) 에 나타내는 다이오드 (40) 를 제조한다. 도 7(a) 에 나타내는 바와 같이, 다이오드 (40) 에서는 중농도 드리프트층이 제 1 중농도 드리프트층 (44a) 과 제 2 중농도 드리프트층 (44b) 에 의해 구성되어 있다. 그 밖의 구성은, 제 1 실시예의 다이오드 (10) 와 동등하다.
도 7(b) 는 실리콘층 (42 ∼ 48) 의 불순물 농도 분포 (Nd) 를 나타내고 있다. 도 7(b) 에서는 캐소드층 (42), 제 1 중농도 드리프트층 (44a), 제 2 중농도 드리프트층 (44b), 및 저농도 드리프트층 (46) 에 대해서는 n 형 불순물의 농도를 나타내고 있고, 애노드층 (48) 에 대해서는 p 형 불순물의 농도를 갖고 있다. 도 7(b) 에 나타내는 바와 같이, 캐소드층 (42), 저농도 드리프트층 (46), 및 애노드층 (48) 의 불순물 농도는, 제 1 실시예의 다이오드 (10) 와 거의 동등하다. 제 1 중농도 드리프트층 (44a) 과 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도는, 캐소드층 (42) 보다 낮고, 저농도 드리프트층 (46) 보다 높다. 또, 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도는, 제 1 중농도 드리프트층 (44a) 보다 높다. 본 실시예에서는, 캐소드층 (42) 의 n 형 불순물 농도는 약 1×1019 atoms/㎤ 이고, 제 1 중농도 드리프트층 (44a) 의 n 형 불순물 농도는 약 1×1014 atoms/㎤ 이고, 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도는 약 5×1014 atoms/㎤ 이고, 저농도 드리프트층 (46) 의 n 형 불순물 농도는 약 6×1013 atoms/㎤ 이고, 애노드층 (48) 의 p 형 불순물 농도는 약 1×1019 atoms/㎤ 이다.
상기 서술한 저농도 드리프트층 (46) 과 제 2 중농도 드리프트층 (44b) 의 두께는, 다이오드 (40) 에 역전압이 인가되었을 때에, 제 2 중농도 드리프트층 (44b) 중에서 공핍층이 정지되도록 설정되어 있다. 구체적으로는,
Wd1＋Wd2≥{(2·ε0·εSi·Va)/(q·Nd0)}1/2
의 관계식을 만족하도록 설정되어 있다. 여기에서, 기호 Wd1 은 저농도 드리프트층 (46) 의 두께이고, 기호 Wd2 는 제 2 중농도 드리프트층 (44b) 의 두께이고, 기호 ε0 은 진공 중의 유전율이고, 기호 εSi 는 저농도 드리프트층 (46) 과 제 2 중농도 드리프트층 (44b) 의 비유전율 (본 실시예에서는 실리콘의 비유전율) 이고, 기호 Va 는 다이오드 (40) 의 정격 전압 (사용시에 인가되는 역전압) 이고, 기호 q 는 전하소량이고, 기호 Nd0 는 저농도 드리프트층 (46) 과 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도의 평균값이다. 평균 불순물 농도 (Nd0) 는 이하의 계산식에 의해 나타내어진다.
Nd0=(Nd1·Wd1＋Nd2·Wd2)/(Wd1＋Wd2)
여기에서, 기호 Nd1 은 저농도 드리프트층 (46) 의 n 형 불순물 농도이고, 기호 Nd2 는 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도이다.
이후에 상세히 서술하겠지만, 제 1 중농도 드리프트층 (44a) 은 실리콘 웨이퍼에 의해 구성되어 있기 때문에, 제 1 중농도 드리프트층 (44a) 의 n 형 불순물 농도는 제조 편차가 크다. 한편, 제 2 중농도 드리프트층 (44b) 은 에피택셜층이기 때문에, 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도는 제조 편차가 매우 작다.
다이오드 (40) 의 역회복시의 동작에 대하여 설명한다. 다이오드 (40) 가 순전압 인가 상태에서 역전압 인가 상태로 전환되면, 저농도 드리프트층 (46) 과 애노드층 (48) 경계의 pn 접합 때문에, 저농도 드리프트층 (46) 중으로 공핍층이 확산된다. 공핍층의 확산은, 제 2 중농도 드리프트층 (44b) 중에서 정지된다. 즉, 도 7(a) 의 점선 (92) 에 나타내는 위치에서 공핍층의 확산이 정지된다. 이 때문에, 제 1 중농도 드리프트층 (44a) 중으로는 공핍층이 확산되지 않아, 제 1 중농도 드리프트층 (44a) 중에 캐리어가 잔존한다. 이 때문에, 다이오드 (40) 에서는 높은 리커버리 서지 전압이 잘 발생하지 않는다.
상기 서술한 바와 같이, 제 2 중농도 드리프트층 (44b) 은 에피택셜층이기 때문에, 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도의 제조 편차는 작다. 따라서, 점선 (92) 에 나타내는 공핍층의 정지 위치에 제조 편차가 거의 발생하지 않는다. 따라서, 다이오드 (40) 에서는, 리커버리 서지 전압의 크기의 제조 편차가 억제된다.
다음으로, 다이오드 (40) 의 제조 방법에 대하여 설명한다. 다이오드 (40) 는, 제 1 실시예의 다이오드 (10) 와 마찬가지로, 도 2 에 나타내는 실리콘 웨이퍼 (30) 로부터 제조된다.
먼저, 도 8 에 나타내는 바와 같이, 실리콘 웨이퍼 (30) 상에 제 2 중농도 드리프트층 (44b) 을 에피택셜 성장시킨다. 여기에서는, 두께가 약 10 ㎛ 인 제 2 중농도 드리프트층 (44b) 을 형성한다. 또, 실리콘 웨이퍼 (30) 보다 n 형 불순물 농도가 높은 제 2 중농도 드리프트층 (44b) 을 형성한다. 이하에서는, 실리콘 웨이퍼 (30) 와 그 표면에 형성된 층 (제 2 중농도 드리프트층 (44b) 과 이하의 공정으로 형성되는 여러 가지 층) 을 합쳐 웨이퍼 (52) 라고 한다.
다음으로, 도 9 에 나타내는 바와 같이, 제 2 중농도 드리프트층 (44b) 상에, 저농도 드리프트층 (46) 을 에피택셜 성장시킨다. 여기에서는, 두께가 약 90 ㎛ 인 저농도 드리프트층 (46) 을 형성한다. 또, 실리콘 웨이퍼 (30) 보다 n 형 불순물 농도가 낮은 저농도 드리프트층 (46) 을 형성한다.
그 후에는, 제 1 실시예과 동일하게 하여, 애노드층 (48) 의 형성, 애노드 전극 (22) 의 형성, 실리콘 웨이퍼 (30) 의 하면의 연마, 캐소드층 (42) 의 형성, 및 캐소드 전극 (20) 을 형성한다. 실리콘 웨이퍼 (30) 중, 캐소드층 (42) 이 되지 않은 영역이, 제 1 중농도 드리프트층 (44a) 이 된다. 그 후에, 웨이퍼 (52) 를 다이싱에 의해 분할함으로써, 도 7(a) 에 나타내는 다이오드 (40) 가 완성된다.
이상에 설명한 바와 같이, 제 2 실시예의 다이오드 (40) 의 제조 방법에서는, 에피택셜 성장에 의해 제 2 중농도 드리프트층 (44b) 을 형성한다. 에피택셜 성장에 의하면, 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도를 정확하게 제어할 수 있다. 따라서, 다이오드 (40) 에 역전압이 인가되었을 때의 공핍층의 정지 위치 (즉, 도 7(a) 의 점선 (92) 의 위치) 에 편차가 잘 발생하지 않는다. 제 2 실시예의 제조 방법에 의하면, 리커버리 서지 전압의 편차가 작은 다이오드 (40) 를 제조할 수 있다. 실리콘 웨이퍼 (30) 의 n 형 불순물 농도의 제조 편차에 의해 발생하는 리커버리 서지 전압이 불균일한 범위를 검증하는 시뮬레이션을 실시한 결과, 제 1 실시예의 다이오드 (10) 에서는 리커버리 서지 전압이 불균일한 범위가 152 V 가 되는 데에 반하여, 제 2 실시예의 다이오드 (40) 에서는 리커버리 서지 전압이 불균일한 범위가 43 V 가 된다는 결과가 얻어졌다. 또, 공핍층의 정지 위치의 편차가 억제됨으로써, 다이오드 (40) 의 역내압 특성의 편차도 저감된다. 실리콘 웨이퍼 (30) 의 n 형 불순물 농도의 제조 편차에 의해 발생하는 내압이 불균일한 범위를 검증하는 시뮬레이션을 실시한 결과, 제 1 실시예의 다이오드 (10) 에서는 내압이 불균일한 범위가 207 V 가 되는 데에 반하여, 제 2 실시예의 다이오드 (40) 에서는 내압이 불균일한 범위가 126 V 가 된다는 결과가 얻어졌다. 이와 같이, 제 2 실시예의 제조 방법에 의하면, 실리콘 웨이퍼 (30) 의 n 형 불순물 농도가 불균일하더라도, 안정적인 특성의 다이오드 (40) 를 제조할 수 있다.
또, 제 2 실시예의 제조 방법에서는 제 1 중농도 드리프트층 (44a) 은 실리콘 웨이퍼 (30) 에 의해 형성되고, 저농도 드리프트층 (46) 과 제 2 중농도 드리프트층 (44b) 이 에피택셜 성장에 의해 형성된다. 에피택셜 성장에 의해 형성하는 층이 두껍지 않기 때문에, 제 2 실시예의 제조 방법은, 다이오드 (40) 를 효율적으로 제조할 수 있다. 또, 제 2 실시예의 제조 방법에서도, 제 1 실시예의 제조 방법과 마찬가지로, 비소에 의한 문제는 발생하지 않는다.
또한, 상기 서술한 제 2 실시예의 다이오드 (40) 에서는 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도가 제 1 중농도 드리프트층 (44a) 보다 높다. 공핍층을 정지시키기 위해서는, 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도는 높은 것이 바람직하다. 그러나, 제 2 중농도 드리프트층 (44b) 에서 공핍층을 정지시킬 수 있으면, 제 2 중농도 드리프트층 (44b) 의 n 형 불순물 농도는 제 1 중농도 드리프트층 (44a) 보다 낮아도 된다. 이와 같은 구성에서도 제 2 중농도 드리프트층 (44b) 이 에피택셜층이면, 리커버리 서지 전압의 편차를 저감시키는 효과는 얻어진다. 즉, 드리프트층 내에, 역전압 인가시에 공핍층의 확산을 정지시키는 에피택셜층이 형성되어 있으면 된다.
본 명세서 또는 도면에서 설명한 기술 요소는, 단독으로 혹은 각종의 조합에 의해 기술적 유용성을 발휘하는 것으로서, 출원시의 청구항에 기재된 조합에 한정되는 것은 아니다. 또, 본 명세서 또는 도면에 예시한 기술은 복수의 목적을 동시에 달성하는 것으로서, 그 중 하나의 목적을 달성하는 것 자체로 기술적 유용성을 갖는 것이다.

Claims (4)

  1. 다이오드로서,
    고농도 n 형 반도체층과,
    고농도 n 형 반도체층 상에 형성되어 있는 제 1 중농도 n 형 반도체층과,
    제 1 중농도 n 형 반도체층 상에 형성되어 있는 제 2 중농도 n 형 반도체층과,
    제 2 중농도 n 형 반도체층 상에 형성되어 있는 저농도 n 형 반도체층과,
    저농도 n 형 반도체층 상에 형성되어 있는 p 형 반도체층을 갖고 있고,
    고농도 n 형 반도체층의 n 형 불순물 농도 (NH) 와, 제 1 중농도 n 형 반도체층의 n 형 불순물 농도 (NM1) 와, 제 2 중농도 n 형 반도체층의 n 형 불순물 농도 (NM2) 와, 저농도 n 형 반도체층의 n 형 불순물 농도 (NL) 가,
    NL＜NM1＜NM2＜NH
    의 관계를 만족하고 있고,
    제 1 중농도 n 형 반도체층은, n 형 반도체 기판에 형성되어 있고,
    제 2 중농도 n 형 반도체층은, 에피택셜 성장에 의해 형성된 층이고,
    저농도 n 형 반도체층은, 에피택셜 성장에 의해 형성된 층이고,
    제 2 중농도 n 형 반도체층의 두께 및 n 형 불순물 농도, 그리고 저농도 n 형 반도체층의 두께 및 n 형 불순물 농도가, 다이오드에 역전압이 인가되었을 때에 제 2 중농도 n 형 반도체층 내에서 공핍층의 확산이 정지되도록 조정되어 있는 것을 특징으로 하는 다이오드.
  2. 삭제
  3. 삭제
  4. 삭제
KR1020117023248A 2009-05-28 2009-05-28 다이오드의 제조 방법 및 다이오드 KR101288263B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/059759 WO2010137146A1 (ja) 2009-05-28 2009-05-28 ダイオードの製造方法、及び、ダイオード

Publications (2)

Publication Number Publication Date
KR20110137338A KR20110137338A (ko) 2011-12-22
KR101288263B1 true KR101288263B1 (ko) 2013-07-26

Family

ID=43222287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023248A KR101288263B1 (ko) 2009-05-28 2009-05-28 다이오드의 제조 방법 및 다이오드

Country Status (6)

Country Link
US (1) US20120007222A1 (ko)
EP (1) EP2437287A4 (ko)
JP (1) JP5282818B2 (ko)
KR (1) KR101288263B1 (ko)
CN (1) CN102414805B (ko)
WO (1) WO2010137146A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5872327B2 (ja) * 2011-03-10 2016-03-01 株式会社東芝 半導体整流素子
CN103597602B (zh) * 2011-04-06 2016-05-18 Abb技术有限公司 双极穿通半导体器件和制造这种半导体器件的方法
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
CN107123689A (zh) * 2017-03-22 2017-09-01 中航（重庆）微电子有限公司 一种高压pin二极管结构及其制备方法
CN107507870A (zh) * 2017-07-06 2017-12-22 全球能源互联网研究院有限公司 二极管
WO2020229402A1 (en) * 2019-05-10 2020-11-19 Abb Power Grids Switzerland Ag A dual base thin wafer power semiconductor device and method for manufacturing the same
DE102020118404A1 (de) 2020-07-13 2022-01-13 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
CN115472668A (zh) * 2022-05-05 2022-12-13 安世半导体科技(上海)有限公司 半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007977A (ko) * 1992-09-25 1994-04-28 오가 노리오 에피택셜 웨이퍼 및 그 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58216473A (ja) * 1982-06-11 1983-12-16 Hitachi Ltd ダイオ−ド
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2000228404A (ja) 1999-02-05 2000-08-15 Hitachi Ltd ダイオード
JP3951738B2 (ja) * 2001-02-23 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10207522B4 (de) * 2001-02-23 2018-08-02 Fuji Electric Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
JP4000927B2 (ja) * 2002-07-03 2007-10-31 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2005079232A (ja) * 2003-08-29 2005-03-24 Shindengen Electric Mfg Co Ltd 高速スイッチングダイオードおよびその製造法
JP2006049473A (ja) * 2004-08-03 2006-02-16 Toyota Central Res & Dev Lab Inc 縦型半導体装置
JP2006245475A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
JP5272299B2 (ja) * 2005-11-10 2013-08-28 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007977A (ko) * 1992-09-25 1994-04-28 오가 노리오 에피택셜 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
JPWO2010137146A1 (ja) 2012-11-12
CN102414805B (zh) 2014-04-23
EP2437287A1 (en) 2012-04-04
EP2437287A4 (en) 2014-03-19
KR20110137338A (ko) 2011-12-22
WO2010137146A1 (ja) 2010-12-02
US20120007222A1 (en) 2012-01-12
JP5282818B2 (ja) 2013-09-04
CN102414805A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
KR101288263B1 (ko) 다이오드의 제조 방법 및 다이오드
JP6721401B2 (ja) エピタキシャル成長による半導体デバイスの製作
US7646061B2 (en) Power semiconductor component with charge compensation structure and method for producing the same
JP5411422B2 (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
JP3634848B2 (ja) 電力用半導体素子
JPH08316500A (ja) ダイオード及びその製造方法
JP2012510718A (ja) 電流シフト領域を有する半導体デバイスおよび関連方法
KR20010007600A (ko) 두꺼운 접합 산화물을 구비한 접합형 웨이퍼 상에 확산배면 층을 제조하는 방법
US9209027B1 (en) Adjusting the charge carrier lifetime in a bipolar semiconductor device
US10411097B2 (en) Semiconductor component having a doped substrate layer and corresponding methods of manufacturing
KR101398125B1 (ko) 자기정렬 고속 회복 다이오드 및 그 제조 방법
CN112889153B (zh) 半导体结构及其制造方法
JPH0846221A (ja) 半導体装置及びその製造方法
CN108155244A (zh) 沟槽型联栅晶体管及其制作方法
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
KR101238232B1 (ko) Ｍｈｊ-ｆｒｄ의 구조 및 그 제조 방법
CN115336007B (zh) 用于更软的反向恢复且有载流子的逐渐注入的半导体器件
US11245010B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20230086715A1 (en) Stacked diode with side passivation and method of making the same
JP2006156687A (ja) エピタキシャルウェーハ
CN118039476A (zh) 二极管及其制作方法
JP4806908B2 (ja) 半導体装置の製造方法
CN116897434A (zh) 碳化硅半导体装置及碳化硅半导体基板
JP2005524233A (ja) シリコン・ゲルマニウム・ヘテロ接合型バイポーラ・トランジスタ
JP2001148484A (ja) アノードコモンツェナーダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 7