JP2018190772A - 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法 - Google Patents

炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法 Download PDF

Info

Publication number
JP2018190772A
JP2018190772A JP2017089845A JP2017089845A JP2018190772A JP 2018190772 A JP2018190772 A JP 2018190772A JP 2017089845 A JP2017089845 A JP 2017089845A JP 2017089845 A JP2017089845 A JP 2017089845A JP 2018190772 A JP2018190772 A JP 2018190772A
Authority
JP
Japan
Prior art keywords
type
layer
silicon carbide
less
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017089845A
Other languages
English (en)
Other versions
JP6904774B2 (ja
Inventor
俵　武志
Takeshi Tawara
武志 俵
秀一 土田
Shuichi Tsuchida
秀一 土田
晃一 村田
Koichi Murata
晃一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Fuji Electric Co Ltd
Original Assignee
Central Research Institute of Electric Power Industry
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry, Fuji Electric Co Ltd filed Critical Central Research Institute of Electric Power Industry
Priority to JP2017089845A priority Critical patent/JP6904774B2/ja
Priority to US15/963,698 priority patent/US10522667B2/en
Priority to DE102018110190.2A priority patent/DE102018110190A1/de
Priority to CN201810393053.2A priority patent/CN108807154B/zh
Publication of JP2018190772A publication Critical patent/JP2018190772A/ja
Application granted granted Critical
Publication of JP6904774B2 publication Critical patent/JP6904774B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】自立エピ膜を用いたＩＧＢＴの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制することができるＳｉＣ−ＩＧＢＴを提供する。【解決手段】ＳｉＣ−ＩＧＢＴは、ｐ型のコレクタ層（ｐ型バッファ層２）と、コレクタ層の上に設けられたｎ-型耐圧維持層４と、ｎ-型耐圧維持層４の上に設けられたｐ型ベース領域（ｐ型第２ベース領域６ａ，６ｂ）と、ｐ型ベース領域の上部に設けられたｎ+型エミッタ領域８ａ，８ｂと、耐圧維持層４の上部に設けられたゲート絶縁膜１０と、ゲート絶縁膜１９の上に設けられたゲート電極１１と、を備える。ｐ型バッファ層２は、厚みｔ１が５μｍ以上、２０μｍ以下であり、Ａｌが５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で、かつ、Ｂが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加されている。【選択図】図１

Description

本発明は、炭化珪素（ＳｉＣ）絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＳｉＣ−ＩＧＢＴ用のエピタキシャルウェハ、このエピタキシャルウェハの製造方法及びＳｉＣ−ＩＧＢＴの製造方法に関する。
ＳｉＣ基板上にＳｉＣをエピタキシャル成長させたエピタキシャルウェハには、多くの結晶欠陥・転位が存在しており、これらがＳｉＣ半導体装置の特性に悪影響を与えていると考えられている。特にエピタキシャル成長層中の基底面転位（ＢＰＤ）は、半導体装置をバイポーラ動作させた際に積層欠陥（ＳＦ）に拡張し、電流を流れにくくすることにより半導体装置のオン電圧を上昇させ「バイポーラ劣化」の発生につながる原因となる。
ＢＰＤは基板に数百〜数千個／ｃｍ2の密度で存在する。ＢＰＤの多くはエピタキシャル成長中に貫通刃状転位（ＴＥＤ）に変換されるが、残ったＢＰＤは表面まで貫通し、三角形状の積層欠陥に拡張して問題となる。この問題は、エピタキシャル成長条件の工夫等により変換の効率が上昇し、ほぼ全てのＢＰＤが変換されるようになることで改善が進んでいる。しかし近年、積層欠陥が基板の面方向に帯状に広がる帯状積層欠陥が形成されることが報告されており、バイポーラ動作をするＳｉＣ半導体装置の実用化に向けた新たな問題となっている（非特許文献１参照。）。
非特許文献１には、帯状積層欠陥が広がる原因として、半導体基板中での電子―ホールの再結合が挙げられている。また再結合を抑制するため、半導体装置の半導体基板の上にエピタキシャル成長したバッファ層を厚くすることにより、半導体基板への過剰なホール注入を防ぐ対策が開示されている。しかし厚いバッファ層の成膜は、エピ成長のスループット低下によるコスト増大、欠陥密度増化による歩留まり低下及びエピタキシャルウェハの抵抗増大につながるため望ましくない。よって最小限のバッファ層の厚みで、帯状積層欠陥を防ぐ対策が必要とされていた。
Ｊ.Ｊ.スマーケリス（Sumakeris）他、「バイポーラ型ＳｉＣ半導体装置の順方向電圧安定化へのアプローチ（Approaches to Stabilizing the Forward Voltage of Bipolar SiC Devices）」、（米国）、マテリアルサイエンスフォーラム（Materials Science Forum）、オンライン 第４５７−４６０巻、２００４年、ｐ.１１１３−１１１６
上記バイポーラ劣化を生じさせる現象は、本発明者らの解析によると、基板内のＢＰＤが起点となり、ＢＰＤ位置に過剰なホールが注入されることで積層欠陥が拡大する現象であることが分かった。さらに本発明者らの試験検討の結果、エピタキシャル成長層を成長させた後で基板を除去した自立エピ膜を用いた絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においても、順方向通電時に同様のバイポーラ劣化現象が生じることが明らかになった。自立エピ膜を用いたＩＧＢＴの場合、基板を除去した際に形成されるキズやダメージ部に存在するＢＰＤが起点となり、これらのＢＰＤにおけるコレクタ電極近傍の起点に過剰に電子が注入されることで積層欠陥が拡大する現象であることが分かった。
本発明は上記した問題に着目して為されたものであって、自立エピ膜を用いたＩＧＢＴの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制することができる炭化珪素エピタキシャルウェハ、このエピタキシャルウェハを用いた炭化珪素絶縁ゲート型バイポーラトランジスタ、炭化珪素エピタキシャルウェハの製造方法及び炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を提供することを目的とする。
上記課題を解決するために、本発明に係る炭化珪素絶縁ゲート型バイポーラトランジスタのある態様は、（ａ）炭化珪素からなり、厚みが５μｍ以上、２０μｍ以下で設けられ、アルミニウムが５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加されると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加されたｐ型のコレクタ層と、（ｂ）コレクタ層の上に設けられたｎ型の耐圧維持層と、（ｃ）耐圧維持層の上に設けられたｐ型のベース領域と、（ｄ）ベース領域の上部に設けられたｎ型のエミッタ領域と、（ｅ）耐圧維持層の上部に設けられたゲート絶縁膜と、（ｆ）ゲート絶縁膜の上に設けられたゲート電極と、を備え、コレクタ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする。
また本発明に係る炭化珪素エピタキシャルウェハのある態様は、（ａ）炭化珪素の基板と、（ｂ）基板の上に、５μｍ以上、２０μｍ以下の厚みを備え、アルミニウムが５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加されると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加されたコレクタ用領域を有して設けられたｐ型のバッファ層と、を備え、バッファ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする。
また本発明に係る炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法のある態様は、（ａ）基板の上に、炭化珪素からなるｐ型のコレクタ層を、厚みが５μｍ以上、２０μｍ以下で、アルミニウムを５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加すると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加して形成する工程と、（ｂ）基板を除去する工程と、（ｃ）コレクタ層の上にｎ型の耐圧維持層を形成する工程と、（ｄ）耐圧維持層の上にｐ型のベース領域を形成する工程と、（ｅ）ベース領域の上部にｎ型のエミッタ領域を形成する工程と、（ｆ）耐圧維持層の上部にゲート絶縁膜を形成する工程と、（ｇ）ゲート絶縁膜の上にゲート電極を形成する工程と、を含み、コレクタ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする。
また本発明に係る炭化珪素エピタキシャルウェハの製造方法のある態様は、（ａ）基板の上に、コレクタ層として炭化珪素からなるｐ型のバッファ層を、厚みが５μｍ以上、２０μｍ以下で、アルミニウムを５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加すると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加して形成する工程を含み、バッファ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする。
本発明に係る炭化珪素エピタキシャルウェハ及び炭化珪素絶縁ゲート型バイポーラトランジスタによれば、自立エピ膜を用いたＩＧＢＴの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制することができる。また本発明に係る炭化珪素エピタキシャルウェハの製造方法及び炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法によれば、自立エピ膜を用いたＩＧＢＴの順方向動作時において、過剰な電子がコレクタ電極近傍に注入されて拡大する積層欠陥の発生を効果的に抑制可能な半導体装置を実現できる。
第１の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの概略を模式的に示す断面図である。 アルミニウム（Ａｌ）及びボロン（Ｂ）を同時添加（コドープ）した際の少数キャリア寿命のＢ添加濃度依存性を示すグラフ図である。 少数キャリア寿命とＳＦ拡大抑制に必要なバッファ層膜厚との関係を示すグラフ図である。 第１の実施の形態に係る炭化珪素エピタキシャルウェハの概略を模式的に示す断面図である。 第１の実施の形態に係る炭化珪素エピタキシャルウェハの製造方法を示すフローチャートである。 第１の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を説明する工程断面図である（その１）。 第１の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を説明する工程断面図である（その２）。 第１の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法を説明する工程断面図である（その３）。 第２の実施の形態に係るエピタキシャルウェハの概略を模式的に示す断面図である。 第２の実施の形態に係るエピタキシャルウェハの製造方法を示すフローチャートである。
以下に本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。またｎやｐに付す＋や−は、＋及び−が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度（不純物密度）が高い又は低い半導体領域であることを意味する。
―第１の実施の形態―
＜炭化珪素絶縁ゲート型バイポーラトランジスタ＞
第１の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタ（以下、「第１のＳｉＣ−ＩＧＢＴ」とも称する。）について図１を参照して説明する。第１のＳｉＣ−ＩＧＢＴは、Ａｌ及びＢがドープされたｐ型バッファ層２と、ｐ型バッファ層２の上に設けられたｎ型フィールドストップ層３と、ｎ型フィールドストップ層３の上に設けられたｎ-型耐圧維持層４とを備える。
ｎ型フィールドストップ層３には、例えば窒素（Ｎ）がｎ-型耐圧維持層４の不純物濃度（以下、単に「濃度」とも称する。）よりも高濃度で添加されている。ｎ-型耐圧維持層４には、例えばＮが約１×１０15ｃｍ-3以下で添加されている。ｎ-型耐圧維持層４の厚さは所定の耐圧に応じて適宜決定される。例えば第１のＳｉＣ−ＩＧＢＴが１３ｋＶ〜２０ｋＶ耐圧であれば、厚さは１００μｍ〜２５０μｍ等に設定できる。
更に第１のＳｉＣ−ＩＧＢＴは、ｎ-型耐圧維持層４の上部に選択的に設けられた複数のｐ+型第１ベース領域５ａ，５ｂと、このｐ+型第１ベース領域５ａ，５ｂの上に設けられた複数のｐ型第２ベース領域６ａ，６ｂと、を備える。また第１のＳｉＣ−ＩＧＢＴは、ｐ型第２ベース領域６ａ，６ｂの上部に選択的に設けられた複数のｎ+型エミッタ領域８ａ，８ｂと、ｐ型第２ベース領域６ａ，６ｂの上部に選択的に設けられた複数のｐ+型第１コンタクト領域９ａ，９ｂを備える。
ｎ-型耐圧維持層４の上部の隣り合うｐ型第２ベース領域６ａ，６ｂの間には、図１に示すように、導通タブ領域としてのｎ型ベース領域７が設けられている。ｎ-型耐圧維持層４の上部に局所的に形成されたｐ+型第１ベース領域５ａ，５ｂの間に位置するｎ-型耐圧維持層４の上面と、ｎ型ベース領域７の下面とは接合している。
ｐ型第２ベース領域６ａ，６ｂ及びｎ型ベース領域７の上にはゲート絶縁膜１０を介してゲート電極１１が設けられている。ゲート電極１１の上には層間絶縁膜１２が設けられ、層間絶縁膜１２の上にはエミッタ電極１３がｎ+型エミッタ領域８ａ，８ｂ及びｐ+型第１コンタクト領域９ａ，９ｂのそれぞれの上面上に亘って設けられている。またｐ型バッファ層２のｎ-型耐圧維持層４と反対側の下面には、ｐ+型第２コンタクト領域１４が設けられ、このｐ+型第２コンタクト領域１４の下面にはコレクタ電極１５が設けられている。
ｐ型バッファ層２内の主ドーパントであるＡｌの濃度は約５×１０17ｃｍ-3以上、約５×１０18ｃｍ-3以下に設定される。ｐ型バッファ層２はＩＧＢＴのコレクタ層として機能するため、Ａｌ濃度が５×１０17ｃｍ-3より低い場合、ｎ-型耐圧維持層４へのホール注入が十分行われず、ＩＧＢＴ素子の抵抗が増大してしまう。一方、Ａｌ濃度が５×１０18ｃｍ-3より高すぎる場合はエピタキシャル成長膜の表面荒れやエピ炉内へのＡｌ残留の問題が生じる。更に、ｐ型バッファ層２上にｎ型フィールドストップ層３を成膜する際に、それぞれの層の格子定数差によって界面転位欠陥が導入されてしまう。
ｐ型バッファ層２の副ドーパントであるＢの濃度は約２×１０16ｃｍ-3以上、約５×１０17ｃｍ-3未満に設定される。Ｂ濃度が２×１０16ｃｍ-3より低く下限値に足りない場合、少数キャリアの捕獲が不十分になり、帯状積層欠陥の発生を有効に防止することができない。一方、Ｂ濃度が５×１０17ｃｍ-3より高くなりすぎると、エピタキシャル成長炉内にＢが残留する問題が生じる。
ここでｐ型バッファ層２の少数キャリア寿命、厚み、Ａｌ濃度及びＢ濃度の仕様を決めるにあたり、本発明者らが事前に取得した結果を具体的に説明する。まず本発明者らはＡｌを添加（ドープ）したエピタキシャル成長膜を成膜する際に、Ｂをコドープすることによる少数キャリア寿命の低減効果を調査した結果、２５０℃における少数キャリア寿命τは下記の式（１）で示されることが分かった。
Figure 2018190772
式（１）中の「τAl」はＡｌのみをドープした場合の２５０℃の少数キャリア寿命である。ここで、Ａｌ濃度が増えるほど、小数キャリア寿命が低下することが一般的に知られている。しかしエピタキシャル成長膜の表面荒れや炉内へのＡｌ残留の問題等の理由から、Ａｌ濃度を過剰に上げることは、実際には困難である。そのため、設計上の安全性の観点から目標とされる少数キャリア寿命は、２５０℃で３５０ｎｓ程度の値を下限値として設定される。この３５０ｎｓの値を式（１）中の「τAl」に用いた場合の、Ｂ添加量と少数キャリア寿命の関係を計算した結果を図２に示す。図２からＢ添加量によって少数キャリア寿命を広い範囲で制御できることが分かる。
一方、本発明者らは、帯状積層欠陥の発生を抑制するのに十分な少数キャリア寿命についても調査を行った。まず、パターン電極を有し、順方向通電時にＥＬ発光を観測できるｐｎダイオードを用意し、このｐｎダイオードに流れる電流やｐｎダイオードの温度を変化させ、ｐ層中から積層欠陥が拡大する際の電子密度を調査した。調査の結果、電流や温度を増やして電子密度が、約２×１０15ｃｍ-3の一定の閾値を超えると、積層欠陥が帯状に拡大し始めることが分かった。
本発明者らは、電子密度の閾値と取得した少数キャリア寿命のデータから、実際の素子（半導体装置）の動作時の最大電子注入量を考慮して、ｐ型バッファ層２の厚みｔ１と必要な少数キャリア寿命の関係を計算した。図３の計算結果に示すように、少数キャリア寿命が短いほど必要なｐ型バッファ層２の厚みｔ１は少なく済む。
ｐ型バッファ層２を、ｎ+型基板１上でエピタキシャル成長させたエピタキシャル成長膜をｎ+型基板１と共に研削することによって形成する場合、ｐ型バッファ層２を含むエピタキシャル成長膜の厚みは約１５μｍ以上約３０μｍ以下が望ましい。ｐ型バッファ層２（エピタキシャル成長膜）の厚みが薄い場合は少数キャリアの捕獲が不十分であり、帯状積層欠陥の発生を有効に防止することができず、加えてＩＧＢＴ製造工程でｎ+型基板１を研磨除去する際に消失してしまう恐れがある。ｎ+型基板１の厚みにばらつきが存在するため、ｎ+型基板１を除去する際に削り代として約１０μｍ程度の領域を余計に削る必要があることから、削り代を除いた厚み約５μｍ〜約２０μｍが最終的なｐ型バッファ層２の厚みｔ１となる。一方、ｐ型バッファ層２（エピタキシャル成長膜）が厚すぎる場合はｐ型バッファ層２（エピタキシャル成長膜）の成長時間が長くなることで製造コストが増加し、表面荒れや欠陥密度が増大する問題が出てくる。
計算結果によれば、厚みｔ１が約２０μｍの場合には約６０ｎｓ未満の少数キャリア寿命が必要であることが分かる。そして図２を用いると、約６０ｎｓに対応する少数キャリア寿命が得られるＢ濃度は、約２×１０16ｃｍ-3以上であることが求められる。
上記の調査結果に基づき、第１のＳｉＣ−ＩＧＢＴのｐ型バッファ層２は、添加されるＡｌ濃度及びＢ濃度、並びに厚みｔ１のそれぞれが同時に下記の範囲内の値を満たすように調整されている。
Ａｌ濃度：約５×１０17ｃｍ-3以上、約５×１０18ｃｍ-3以下
Ｂ濃度 ：約２×１０16ｃｍ-3以上、約５×１０17ｃｍ-3未満
厚みｔ１：約５μｍ以上、約２０μｍ以下
第１の実施の形態に係るＳｉＣ―ＩＧＢＴによれば、少数キャリアを積極的に減少させるように、ｐ型バッファ層２の厚みｔ１、Ａｌ濃度及びＢ濃度がそれぞれ一定の範囲内の値に同時に制御される。よって自立エピ膜を用いたＩＧＢＴの順方向動作時において、大電流でバイポーラ動作させた場合であっても過剰な電子がコレクタ電極１５近傍に注入されず、コレクタ電極１５近傍から拡大する積層欠陥の発生を効果的に抑制可能なＳｉＣ−ＩＧＢＴを実現できる。
＜炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法＞
[炭化珪素エピタキシャルウェハ]
まず第１のＳｉＣ−ＩＧＢＴ製造用の半導体ウェハとして用意する炭化珪素エピタキシャルウェハ（以下、「第１のＳｉＣエピタキシャルウェハ」と称する。）について、図４を参照して説明する。
第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）は全体的にＳｉＣ半導体からなり、図４に示すように、例えばＮがドープされたｎ+型基板１を下部に備える。ｎ+型基板１上には、Ａｌ及びＢがドープされエピタキシャル成膜して設けられたｐ型バッファ層用領域２ａが備えられている。第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）は、更に、ｐ型バッファ層用領域２ａの上に例えばＮがドープされエピタキシャル成膜して設けられたｎ型フィールドストップ層３と、このｎ型フィールドストップ層３の上に設けられたｎ-型耐圧維持層４を備えている。
ｐ型バッファ層用領域２ａの少数キャリア寿命は、約５ｎｓ以上、約６０ｎｓ以下である。またｐ型バッファ層用領域２ａの下部には、上記のｐ型バッファ層２の厚みｔ１の箇所で説明したように、自立エピ膜とするためのｎ+型基板１の研削処理に伴って生じる削り代として、一定の厚みｔ２を有する領域が設けられている。
図４中ではｐ型バッファ層用領域２ａ中に描かれた水平な破線より上側の厚みｔ１を有する領域が、コレクタ用領域として例示されている。削り代としての厚みｔ２は、例えば１０μｍ程度に、最終的にコレクタ用領域をなすｐ型バッファ層２の厚みｔ１は約５μｍ以上、約２０μｍ以内にそれぞれ設定されている。
次に第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）の製造方法を、図５のフローチャートを参照して説明する。まずステップＳ１において、ＳｉＣからなるｎ+型基板１を用意し、エピタキシャル成長炉内に搬送する。次にステップＳ２において、炉内に水素（Ｈ2）ガスを導入し、炉内圧力を１３００Ｐａ〜４００００Ｐａ程度に調整した後、炉内温度を１６００℃〜１７００℃に昇温する。
次にステップＳ３においてＳｉＣ原料ガスの導入を行い、ステップＳ４において導電型を決める主ドーパントとしてのＡｌを含む、例えばトリメチルＡｌ（ＴＭＡ）等の主ドーパントガスの導入を行う。またステップＳ５において少数キャリアを捕獲するＢを含む、例えばトリエチルＢ（ＴＥＢ）等の副ドーパントガスの導入を行う。ステップＳ３〜ステップＳ５は同時でも、或いは例えば、ステップＳ５をステップＳ４より僅かに遅らせて行う等、それぞれのタイミングをずらして行っても構わない。ステップＳ５までの処理によって、第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）のｐ型バッファ層用領域２ａがエピタキシャル成長される。
次にステップＳ６において主ドーパントガス及び副ドーパントガスの導入をいずれも停止し、ステップＳ７において例えばＮ2ガス等のＮを含むガスを新たなドーパントガスとして、ＳｉＣ原料ガス導入と並行して導入する。そしてステップＳ８においてＮ2ガス流量及びＳｉＣ原料ガス流量をそれぞれ調整してｎ型フィールドストップ層３を成膜する。その後ステップＳ９において、Ｎ2ガス流量及びＳｉＣ原料ガス流量を調整してｎ-型耐圧維持層４をエピタキシャル成長する。
次にステップＳ１０においてＳｉＣ原料ガス及びドーパントガスの導入を停止し、炉内を降温させ、不活性ガス置換を行った後、ステップＳ１１において半導体ウェハを炉外に搬出する。以上の一群のステップによって、図４に示した第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）が製造される。
次に第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）のｎ+型基板１及びｐ型バッファ層用領域２ａの下部の１０μｍ程度の厚みｔ２の部分を、研削及び化学的機械研磨（ＣＭＰ）等により除去する。図６Ａに示すように、ｐ型バッファ層用領域２ａの下部が部分的に除去されることにより、下部に厚みｔ１を有してコレクタ用領域となるｐ型バッファ層２を有する自立エピ膜が用意される。
次に自立エピ膜の上部のｎ-型耐圧維持層４の上面上に、フォトリソグラフィ技術及びエッチング技術等を用いて、所望の開口部を有するマスクを酸化シリコン（ＳｉＯ2）膜等により成膜する。このマスクを介してＡｌイオン等を注入し、熱処理等により半導体ウェハに活性化処理を施すことで、ｎ-型耐圧維持層４の上部の表面の一部に、深さ約０．５μｍのｐ+型第１ベース領域５ａ，５ｂを形成する。
次にｎ-型耐圧維持層４の上に、図６Ａに示すように、エピタキシャル成長法によりｐ型エピタキシャル層６を約０．５μｍの厚さで成膜する。そしてｐ型エピタキシャル層６の上面上に、フォトリソグラフィ技術及びエッチング技術等を用いて、所望の開口部を有するマスクを酸化膜等により成膜する。この酸化膜をマスクとしてプラズマエッチング等を実施し、所定の位置に約１．５μｍの深さのメサ領域を形成し、マスクを除去した後、犠牲酸化によりエッチングダメージを除去する。メサ領域の図示は省略する。
次にｐ型エピタキシャル層６の上面上に、フォトリソグラフィ技術及びエッチング技術等によって、所望の開口部を有するマスクを、例えばレジストで形成し、このマスクを介したイオン注入法によって、Ｎ等のｎ型の不純物元素をイオン注入する。イオン注入によって図６Ｂに示すように、ｐ型エピタキシャル層６の表面領域の一部に複数のｐ型第２ベース領域６ａ，６ｂが局所的に形成されると共に、複数のｐ型第２ベース領域６ａ，６ｂに挟まれたｎ型ベース領域７が形成される。そしてｎ型ベース領域７を形成するためのイオン注入時に用いたマスクを除去する。
次にｐ型第２ベース領域６ａ，６ｂの表面上に、フォトリソグラフィ技術及びエッチング技術等によって所望の開口部を有するマスクを、ＳｉＯ2膜等で形成し、このマスクを介したイオン注入法によって、リン（Ｐ）等のｎ型の不純物元素をイオン注入する。イオン注入によってｐ型第２ベース領域６ａ，６ｂの表面領域の一部に、ｎ+型エミッタ領域８ａ，８ｂが形成される。そしてｎ+型エミッタ領域８ａ，８ｂを形成するためのイオン注入時に用いたマスクを除去する。
次にｐ型第２ベース領域６ａ，６ｂの表面上に、フォトリソグラフィ技術及びエッチング技術等によって所望の開口部を有するマスクを、ＳｉＯ2膜等で形成し、このマスクを介したイオン注入法によって、Ａｌ等のｐ型の不純物元素をイオン注入する。イオン注入によってｐ型第２ベース領域６ａ，６ｂの表面領域の一部に、ｐ+型第１コンタクト領域９ａ，９ｂが形成される。そしてｐ+型第１コンタクト領域９ａ，９ｂを形成するためのイオン注入時に用いたマスクを除去する。
次にフォトリソグラフィ技術及びエッチング技術等による、マスク形成と局所的なｐ型の不純物のイオン注入を繰り返し、メサ領域の周囲に耐圧構造としてＪＴＥ構造を形成する。ＪＴＥ構造の図示は省略する。メサ領域及びＪＴＥ構造を備えることにより、第１のＳｉＣ−ＩＧＢＴの耐圧を一層高めることができる。その後、半導体ウェハの天地を逆さにし、図６Ｂに示すように、ｐ型バッファ層２のｎ-型耐圧維持層４と反対側の面に、例えばＡｌ等のｐ型の不純物元素をイオン注入して、約０．３μｍの深さのｐ+型第２コンタクト領域１４を形成する。そしてイオン注入によって形成した各領域を活性化させるための熱処理（アニール）を半導体ウェハに施す。
次にｐ型エピタキシャル層のおもて面側に、熱酸化処理等によりＳｉＯ2膜等の酸化膜を形成する。そして形成した酸化膜を、フォトリソグラフィ技術及びエッチング技術等を用いてパターニングし、図６Ｃに示すように、ゲート絶縁膜１０を形成する。そして半導体ウェハの上面全面に、ｎ型の不純物元素が添加された多結晶シリコン層を減圧ＣＶＤ法等により堆積する。そして堆積した多結晶シリコン層をフォトリソグラフィ技術及びドライエッチング技術等を用いてパターニングして選択的に除去し、ゲート電極１１を形成する。
次にゲート電極１１を覆うように、ＣＶＤ法等によりＳｉＯ2膜等の層間絶縁膜１２を堆積させる。そして層間絶縁膜１２をパターニングして選択的に除去することによって、コンタクトホールを形成し、ｎ+型エミッタ領域８ａ，８ｂ及びｐ+型第１コンタクト領域９ａ，９ｂを露出させる。
次にコンタクトホール内及び層間絶縁膜１２の上に、例えばＡｌを主成分元素として含む合金膜等を堆積させ、フォトリソグラフィ技術及びエッチング技術等により、所定の形状にパターニングしてエミッタ電極１３を形成する。またｐ+型第２コンタクト領域１４のｎ-型耐圧維持層４と反対側の面上に、例えばニッケル（Ｎｉ）等の金属膜を成膜してコレクタ電極１５を形成する。
その後、例えば１０００℃程度の温度で熱処理を行って、ｎ+型エミッタ領域８ａ，８ｂ、ｐ+型第１コンタクト領域９ａ，９ｂとエミッタ電極１３とをオーミック接合する工程を実行してもよい。またｐ+型第２コンタクト領域１４及びコレクタ電極も同様にオーミック接合されてよい。上記の一群の工程によって、少数キャリア寿命が制御されたｐ型バッファ層２がｎ-型耐圧維持層４とコレクタ電極１５との間に介在する第１のＳｉＣ−ＩＧＢＴの製造方法が構成される。
次に第１のＳｉＣ−ＩＧＢＴの製造方法を用いた実施例１を具体的に説明する。まず＜１１−２０＞方向に４°オフしたｎ+型の４Ｈ−ＳｉＣからなる基板のＳｉ面にＣＭＰを施して径（φ）４インチのＳｉＣ基板からなる３５０μｍ厚のｎ+型基板１を作製した。そして作製したｎ+型基板１をエピタキシャル成長装置の中に搬入した。
そして温度約１６４０℃で圧力４ｋＰａ程度の雰囲気中に、原料ガスとして水素（Ｈ2）を流量約６７．６Ｐａ・ｍ3／ｓ（４０ｓｌｍ）、モノシラン（ＳｉＨ4）を流量約０．１０１４Ｐａ・ｍ3／ｓ（６０ｓｃｃｍ）で導入した。またプロパン（Ｃ3Ｈ8）を流量約３．３８×１０-2（２０ｓｃｃｍ）、ＴＭＡを流量約６．７６Ｐａ・ｍ3／ｓ（０．０４ｓｃｃｍ）及びＴＥＢを流量約３．３８×１０-7Ｐａ・ｍ3／ｓ（２×１０-4）ｓｃｃｍでそれぞれ導入した。そして２時間程度、ＳｉＣの単結晶層のエピタキシャル成長を行い、ｎ+型基板１のＳｉ面側に、Ａｌがドーピング濃度約１×１０18ｃｍ-3、Ｂがドーピング濃度約５×１０16ｃｍ-3でそれぞれ添加された、厚み約３０μｍのｐ型バッファ層２を形成した。
次にｐ型バッファ層２のエピタキシャル成長条件のうち、ＴＭＡ及びＴＥＢの導入を中止し、新たにＮ2ガスを流量約４．２２５×１０-2Ｐａ・ｍ3／ｓ（２５ｓｃｃｍ）流した。またＳｉＨ4の流量を約０．１６７３１Ｐａ・ｍ3／ｓ（９９ｓｃｃｍ）、Ｃ3Ｈ8の流量約６．０８３９×１０-2Ｐａ・ｍ3／ｓ（３６ｓｃｃｍ）にそれぞれ変更した。また他の原料ガスの導入条件は同じ条件を維持した。そして約５分成膜し、ｐ型バッファ層２の上に、Ｎがドーピング濃度約２×１０17ｃｍ-3で添加された、厚さ約２．５μｍのｎ型フィールドストップ層３を形成した。
次にＮの流量を３．３８Ｐａ・ｍ3／ｓ（０．０２ｓｃｃｍ）に変更し、５時間程度、エピタキシャル成長を行うことにより、ｎ型フィールドストップ層３の上にＮがドーピング濃度約１×１０14ｃｍ-3程度で添加されたｎ-型耐圧維持層４を、厚さ約１３０μｍでエピタキシャル成長した。
次に第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）の下部から、予め測定しておいたｎ+型基板１の厚みに、ｐ型バッファ層用領域２ａの削り代としての１０μｍｎの厚みｔ２を加算した値である約３６０μｍの厚みを有する領域を除去し、裏面研削及びＣＭＰを実施した。次に、研削・研磨後の研削面及び研磨面の水銀ＣＶ測定を実施し、極性がｐ型であり、濃度が約１×１０18ｃｍ-3であることを確認し、ｐ型バッファ層２が露出していることを確認した。
次に酸化膜マスクを介したＡｌイオン注入により、ｎ-型耐圧維持層４の一部に厚みを約０．５μｍ、Ａｌドーピング濃度が約１×１０18ｃｍ-3程度のｐ+型第１ベース領域５ａ，５ｂを形成した。そしてｐ+型第１ベース領域５ａ，５ｂの上にＡｌドープしたｐ型エピタキシャル層６を厚み約０．５μｍ、Ａｌドーピング濃度を約５×１０15ｃｍ-3程度で成膜した。
次に酸化膜マスクを介したＣＦ4とＯ2プラズマによるドライエッチングにより、深さ約１．５μｍ程度のメサ領域を形成し、続く犠牲酸化でエッチングダメージを除去した。次に酸化膜マスク形成とＮイオン注入によって、ｐ型第２ベース領域６ａ，６ｂを形成すると共に、隣り合うｐ型第２ベース領域６ａ，６ｂに挟まれた一部の領域内に、深さ１μｍ程度、Ｎ濃度約２×１０16ｃｍ-3のｎ型ベース領域７を形成した。
次に酸化膜マスクを介したＰイオン注入によって、ｐ型第２ベース領域６ａ，６ｂ内の一部に深さ約０．３μｍ程度、Ｐ濃度約１×１０20ｃｍ-3のｎ+型エミッタ領域８ａ，８ｂを形成した。次に酸化膜マスクを介したＡｌイオン注入によって、ｐ型第２ベース領域６ａ，６ｂ内の一部に深さ約０．３μｍ程度、Ａｌ濃度約１×１０20ｃｍ-3のｐ+型第１コンタクト領域９ａ，９ｂを形成した。
次にｐ型バッファ層２のｎ-型耐圧維持層４と反対側の面にＡｌイオン注入を行い、深さ約０．３μｍ、Ａｌ濃度約１×１０20ｃｍ-3のｐ+型第２コンタクト領域１４を形成した。次に、アルゴン（Ａｒ）雰囲気中で、１６２０℃程度で約２分間の活性化熱処理を行い、各層に注入したイオンを活性化させた。次にゲート絶縁膜１０をウェット酸化により形成した後、ゲート電極１１、層間絶縁膜１２、エミッタ電極１３、コレクタ電極１５を、所定の処理によってそれぞれ形成し、実施例１に係るＳｉＣ−ＩＧＢＴを作製した。
本発明の実施例１に係るＳｉＣ−ＩＧＢＴの製造方法により作製したＩＧＢＴに１００℃程度、約６００Ａ／ｃｍ2で１時間程度の通電実験を行い、帯状積層欠陥の発生頻度を調べた結果、ＳｉＣ−ＩＧＢＴには帯状積層欠陥が一切発生していないことが分かった。
第１の実施の形態に係るＳｉＣ―ＩＧＢＴの製造方法によれば、ｐ型バッファ層２の厚みｔ１、Ａｌ濃度及びＢ濃度がそれぞれ一定の範囲内の値に同時に制御されていることにより、少数キャリアを積極的に減少させる。よって自立エピ膜を用いたＩＧＢＴの順方向動作時において、大電流でバイポーラ動作させた場合であっても、過剰な電子がコレクタ電極１５近傍に注入されることがない。そのためコレクタ電極１５近傍から拡大する積層欠陥の発生を効果的に抑制可能なＳｉＣ―ＩＧＢＴを製造することができる。
また第１の実施の形態に係るＳｉＣ―ＩＧＢＴの製造方法では、ｐ型バッファ層２の形成の際、原子半径が比較的小さいＢを高密度でｐ型バッファ層２に添加する。よって、ｎ+型基板１上にｐ型バッファ層２を成膜する際、Ａｌを単独ドープする場合に比べて第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）の反りを緩和することができる。
また第１の実施の形態に係るＳｉＣ−ＩＧＢＴの製造方法では、第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）からｎ+型基板１を除去する工程の後で、更に、研削面或いは研磨面に対してＣＶ測定等を行う。測定により研削面或いは研磨面の極性及び濃度を判定することで、ｎ+型基板１が完全に除去されたかどうかを確認することが可能になるので、自立エピ膜としての品質をより確実に担保できる。
―第２の実施の形態―
[炭化珪素エピタキシャルウェハ]
第２の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタ用の炭化珪素エピタキシャルウェハ（以下、「第２のＳｉＣエピタキシャルウェハ」と称する。）について図７を用いて説明する。第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）は、ＳｉＣのｎ+型基板１と、ｎ+型基板１の上に設けられたｐ型バッファ層用領域２ａとを備える。
ｐ型バッファ層用領域２ａは、Ａｌが５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の濃度で添加されると共に、Ｂが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の濃度で添加され、５μｍ以上、２０μｍ以下の厚みｔ１を有するコレクタ用領域を備える。第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）も、図４に示した第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）と同様に、バッファ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進する。
第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）は、ｎ+型基板１とｐ型バッファ層用領域２ａとの間に、ｐ-型濃度緩和バッファ層２０を更に備える点が、第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）と異なる。ｐ-型濃度緩和バッファ層２０は、ｎ+型基板１上にｐ型の高濃度エピタキシャル成長膜を成膜する際に、濃度差から生じるエピタキシャルウェハの反りを緩和するための濃度緩和層として機能する。
ｐ-型濃度緩和バッファ層２０の厚みは１μｍ以上１０μｍ以下に設定されている。ｐ-型濃度緩和バッファ層２０の厚みが１μｍより薄い場合は濃度緩和層としての効果が無く、厚みが１０μｍを超えて厚い場合はエピタキシャル成膜コストやＩＧＢＴ製造工程時の研削・研磨コストの増加が顕著となる。
ｐ-型濃度緩和バッファ層２０のＡｌ濃度は約１×１０14ｃｍ-3以上、約１×１０17ｃｍ-3以下に設定されている。またＡｌ濃度が約１×１０14ｃｍ-3未満で過剰に低い場合または約１×１０17ｃｍ-3を超えて高い場合は濃度緩和層としての効果が薄くなってしまう。Ａｌ濃度の分布は、ｎ+型基板１からｐ型バッファ層用領域２ａに向かって段階的に増加するように実現されることが、濃度緩和層として効果が高まるため望ましい。第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）のｐ-型濃度緩和バッファ層２０以外の構成については、第１のＳｉＣエピタキシャルウェハ（１，２ａ，３，４）における同名の部材と等価であるため、重複説明を省略する。
＜炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法＞
次に第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）を半導体ウェハとして用いた、第２の実施の形態に係る炭化珪素絶縁ゲート型バイポーラトランジスタ（以下「第２のＳｉＣ−ＩＧＢＴ」と称する。）の製造方法を説明する。この製造方法によって得られる第２のＳｉＣ−ＩＧＢＴの構成自体は、図１に示した第１のＳｉＣ−ＩＧＢＴと同じである。
一方、第２のＳｉＣ−ＩＧＢＴの製造方法では、ｐ-型濃度緩和バッファ層２０を有する第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）が用いられるため、ｐ-型濃度緩和バッファ層２０に係る処理に関し、第１のＳｉＣ−ＩＧＢＴの製造方法と異なる構成が含まれる。以下、ｐ-型濃度緩和バッファ層２０の形成及び除去に係る処理を中心に説明する。
第２のＳｉＣエピタキシャルウェハの製造方法は、図８のフローチャートと図５に示したフローチャートとを比較して分かるように、ステップＳ２４の内容が、第１のＳｉＣエピタキシャルウェハの製造方法において対応するステップＳ４と異なる。第２のＳｉＣエピタキシャルウェハの製造方法においても、第１のＳｉＣエピタキシャルウェハの製造方法の場合と同様に、まずステップＳ２１からステップＳ２３までの処理を行う。ステップＳ２１からステップＳ２３は、第１のＳｉＣエピタキシャルウェハの製造方法におけるステップＳ１からステップＳ３の工程にそれぞれ対応する等価な処理である。
次にステップＳ２４において、ＴＭＡ等のＡｌを含む主ドーパントガスを、成膜中に、徐々に主ドーパントガスの流量を増大させつつ導入する。そして主ドーパントガスの流量を段階的に増大させながら、ステップＳ２５において少数キャリアを捕獲するＢを含むＴＥＢ等のドーパントガスの導入を行う。ステップＳ２４及びステップＳ２５の工程により、ｐ-型濃度緩和バッファ層２０及びｐ型バッファ層用領域２ａが連続的に形成される。
そしてステップＳ２６〜ステップＳ３１の工程を実行することにより、図７に示した第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）を製造することができる。ステップＳ２６からステップＳ３１は、第１のＳｉＣエピタキシャルウェハの製造方法におけるステップＳ６からステップＳ１１の工程にそれぞれ対応する等価な処理である。
次に第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）のｎ+型基板１、ｐ-型濃度緩和バッファ層２０及びｐ型バッファ層用領域２ａの下部の１０μｍ程度の厚みｔ２を有する領域を、研削及びＣＭＰ等により除去する。除去によって、下部にｐ型バッファ層２を有する自立エピ膜が用意される。
その後、第１のＳｉＣ−ＩＧＢＴの製造方法の場合と同様に、ｐ型バッファ層２の上側に、ＩＧＢＴのそれぞれの素子領域を形成する。ｐ型バッファ層２はコレクタ層として研削面側でｐ+型第２コンタクト領域１４と接合する。ｐ+型第２コンタクト領域１４の下面にはコレクタ電極１５が接合されることにより、少数キャリア寿命が制御されたｐ型バッファ層２がｎ-型耐圧維持層４とコレクタ電極１５との間に介在する第２のＳｉＣ−ＩＧＢＴを得ることができる。
次に第２のＳｉＣ−ＩＧＢＴの製造方法を用いた実施例２を説明する。まず＜１１−２０＞方向に４°オフしたｎ+型の４Ｈ−ＳｉＣからなる基板のＳｉ面をＣＭＰ等により研磨した径（φ）４インチのＳｉＣ基板からなる３５０μｍ厚のｎ+型基板１を、エピタキシャル成長装置の中に搬入した。
そして温度約１６４０℃で圧力４ｋＰａ程度の雰囲気中に、原料ガスとして水素（Ｈ2）を流量約６７．６Ｐａ・ｍ3／ｓ（４０ｓｌｍ）、モノシラン（ＳｉＨ4）を流量約０．１０１４Ｐａ・ｍ3／ｓ（６０ｓｃｃｍ）で導入した。またプロパン（Ｃ3Ｈ8）を流量約３．３８×１０-2（２０ｓｃｃｍ）、ＴＭＡを流量約０．０００１〜０．００４ｓｃｃｍで導入して、２０分程度のエピタキシャル成長を行った。このエピタキシャル成長により、ｎ+型基板１のＳｉ面側に、Ａｌドーピング濃度約１×１０15〜約１×１０17ｃｍ-3で５μｍ程度のｐ-型濃度緩和バッファ層２０を形成した。
次にＴＭＡ流量を約６．７６Ｐａ・ｍ3／ｓ（０．０４ｓｃｃｍ）に増加させ、かつＴＥＢを流量約３．３８×１０-7Ｐａ・ｍ3／ｓ（２×１０-4）ｓｃｃｍでそれぞれ導入した。そして２時間程度、ＳｉＣの単結晶層のエピタキシャル成長を行い、ｎ+型基板１のＳｉ面側に、Ａｌがドーピング濃度約１×１０18ｃｍ-3、Ｂがドーピング濃度約５×１０16ｃｍ-3でそれぞれ添加された、厚み約３０μｍのｐ型バッファ層２を形成した。
次にｐ型バッファ層２のエピタキシャル成長条件のうち、ＴＭＡ及びＴＥＢの導入を中止し、新たにＮ2ガスを流量約４．２２５×１０-2Ｐａ・ｍ3／ｓ（２５ｓｃｃｍ）流した。またＳｉＨ4の流量を約０．１６７３１Ｐａ・ｍ3／ｓ（９９ｓｃｃｍ）、Ｃ3Ｈ8の流量約６．０８３９×１０-2Ｐａ・ｍ3／ｓ（３６ｓｃｃｍ）にそれぞれ変更した。また他の原料ガスの導入条件は同じ条件を維持した。そして約５分成膜し、ｐ型バッファ層２の上に、Ｎがドーピング濃度約２×１０17ｃｍ-3で添加された、厚さ約２．５μｍのｎ型フィールドストップ層３を形成した。次にＮの流量を３．３８Ｐａ・ｍ3／ｓ（０．０２ｓｃｃｍ）に変更し、５時間程度、エピタキシャル成長を行い、ｎ型フィールドストップ層３の上に、Ｎがドーピング濃度約１×１０14ｃｍ-3程度で添加されたｎ-型耐圧維持層４を、厚さ約１３０μｍでエピタキシャル成長した。
次に半導体ウェハの下部から、予め測定しておいたｎ+型基板１の厚みに、ｐ-型濃度緩和バッファ層２０の約５μｍの厚みｔ３及びｐ型バッファ層用領域２ａの削り代としての１０μｍの厚みｔ２をそれぞれ加算した値である、約３６５μｍの厚みの領域を除去した。そして半導体ウェハに裏面研削及びＣＭＰを実施した後、研削・研磨後の研削面及び研磨面の水銀ＣＶ測定を実施した。測定の結果、極性がｐ型であり、濃度が約１×１０18ｃｍ-3であることを確認し、ｐ型バッファ層２が露出していることを確認した。
その後、実施例１の場合と同様にフォトリソグラフィ技術、エッチング技術及びイオン注入法等により、ｐ型バッファ層２の上のｎ型フィールドストップ層３の上部にｎ-型耐圧維持層４を形成すると共に、ｎ-型耐圧維持層４の上部にｐ+型第１ベース領域５ａ，５ｂを形成した。そしてｐ+型第１ベース領域５ａ，５ｂの上にｐ型エピタキシャル層６を形成した後、ｐ型第２ベース領域６ａ，６ｂ、ｎ型ベース領域７、ｎ+型エミッタ領域８ａ，８ｂ、ｐ+型第１コンタクト領域９ａ，９ｂを順次形成した。更にゲート絶縁膜１０、ゲート電極１１、層間絶縁膜１２、エミッタ電極１３及びコレクタ電極１５等をそれぞれ形成し、実施例２に係るＳｉＣ−ＩＧＢＴを作製した。
本発明の実施例２に係るＩＧＢＴの製造方法により作製したＩＧＢＴに、実施例１の場合と同様、１００℃程度、約６００Ａ／ｃｍ2で１時間程度の通電実験を行った。実験後、帯状積層欠陥の発生頻度を調べたところ、実施例２に係るＩＧＢＴには、実施例１の場合と同様に、帯状積層欠陥は一切発生していないことが分かった。
第２の実施の形態に係るＳｉＣ―ＩＧＢＴの製造方法では、第１の実施の形態の場合と同様に、少数キャリアを積極的に減少させるように、ｐ型バッファ層２の厚みｔ１、Ａｌ濃度及びＢ濃度がそれぞれ一定の範囲内の値に同時に制御される。よって自立エピ膜を用いたＩＧＢＴの順方向動作時において、大電流でバイポーラ動作させた場合であっても過剰な電子がコレクタ電極１５近傍に注入されず、コレクタ電極１５近傍から拡大する積層欠陥の発生を効果的に抑制可能なＳｉＣ−ＩＧＢＴを製造できる。
また第２の実施の形態に係るＳｉＣ―ＩＧＢＴの製造方法によれば、ｎ+型基板１とｐ型バッファ層用領域２ａとの間にｐ-型濃度緩和バッファ層２０が配置された第２のＳｉＣエピタキシャルウェハ（１，２０，２ａ，３，４）を用いてＳｉＣ―ＩＧＢＴを作製する。ｐ-型濃度緩和バッファ層２０により、濃度差から生じる反りが緩和された半導体ウェハからＳｉＣ―ＩＧＢＴを作製可能になるので、ＳｉＣ―ＩＧＢＴの品質を高めることができる。第２の実施の形態に係るＳｉＣ―ＩＧＢＴの製造方法の他の効果については、第１の実施の形態に係るＳｉＣ―ＩＧＢＴの製造方法の場合と同様である。
＜その他の実施の形態＞
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
例えば第１及び第２のＳｉＣ―ＩＧＢＴの製造方法では、ｐ型バッファ層２、ｎ型フィールドストップ層３及びｎ-型耐圧維持層４を同じ炉内で連続して成長させてエピタキシャルウェハを作製する場合を例示して説明した。しかしエピタキシャルウェハの各層の形成方法はこれに限定されず、例えばｐ型バッファ層２、ｎ型フィールドストップ層３及びｎ-型耐圧維持層４の成長炉を別々に分けてもよい。
ここで、例えばエピタキシャル成長炉によっては、各層の成長時に用いるドーパントガス成分が成長処理後に炉内に残留する場合がある。そのため同じ炉内で各層を連続形成する際には、残留成分によりドーパントのクロスコンタミネーションが懸念される場合がある。しかし各層の成長炉を分けることにより、ドーパントのクロスコンタミネーションを防止できる。尚、各層の成長炉を分ける場合、例えば第１のＳｉＣ―ＩＧＢＴの製造方法ではｐ型バッファ層２成膜処理として、ステップＳ５の後にステップＳ１０を行えばよい、またｎ型フィールドストップ層３及びｎ-型耐圧維持層４の成長時にはステップＳ１〜ステップＳ３の後に、ステップＳ８以降の処理を実行すればよい。
また例えばＳｉＣエピタキシャルウェハからｎ+型基板１を除去するタイミングは、デバイスの表面構造を形成する前に限定されず、例えばデバイスの表面構造を形成した後等、適宜変更できる。除去するタイミングを、全体の工程の中でより後側に移動させることにより、ｎ+型基板１の除去によって半導体ウェハが過度に薄くなることに起因した製造工程中の割れリスクを抑制できる。ただしｎ+型基板１の除去工程は、ｐ+型第２コンタクト領域の形成及びコレクタ電極１５形成前に行う必要がある。
また第１及び第２のＳｉＣ−ＩＧＢＴの製造方法では、ｐ型第２ベース領域６ａ，６ｂを形成するためのｐ型の半導体領域として、エピタキシャル成長法で成膜されたｐ型エピタキシャル層６を用いた。しかし本発明ではこれに限定されず、例えばｎ-型耐圧維持層にｐ型の不純物元素をイオン注入して、ｐ型の半導体領域を形成してもよい。
また第１及び第２のＳｉＣ−ＩＧＢＴの製造方法では、ｐ型バッファ層２の下にｐ+型第２コンタクト領域１４を形成する場合を説明した。しかしｐ型バッファ層２とコレクタ電極１５とのオーミック接合が充分形成されていれば、ｐ+型第２コンタクト領域１４を省略してもよい。
また第１及び第２のＳｉＣ−ＩＧＢＴとしてはプレーナ型の場合を説明しているが、トレンチゲートとした縦型のＩＧＢＴであっても同様の効果が得られる。以上のとおり、本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１ ｎ+型基板
２ ｐ型バッファ層
２ａ ｐ型バッファ層用領域
３ ｎ型フィールドストップ層
４ ｎ-型耐圧維持層
５ａ，５ｂ ｐ+型第１ベース領域
６ ｐ型エピタキシャル層
６ａ，６ｂ ｐ型第２ベース領域
７ ｎ型ベース領域
８ａ，８ｂ ｎ+型エミッタ領域
９ａ，９ｂ ｐ+型第１コンタクト領域
１０ ゲート絶縁膜
１１ ゲート電極
１２ 層間絶縁膜
１３ エミッタ電極
１４ ｐ+型第２コンタクト領域
１５ コレクタ電極
２０ ｐ-型濃度緩和バッファ層
ｔ１ コレクタ用領域の厚み
ｔ２ 削り代の厚み
ｔ３ ｐ-型濃度緩和バッファ層の厚み

Claims (13)

  1. 炭化珪素からなり、厚みが５μｍ以上、２０μｍ以下で設けられ、アルミニウムが５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加されると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加されたｐ型のコレクタ層と、
    前記コレクタ層の上に設けられたｎ型の耐圧維持層と、
    前記耐圧維持層の上に設けられたｐ型のベース領域と、
    前記ベース領域の上部に設けられたｎ型のエミッタ領域と、
    前記耐圧維持層の上部に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の上に設けられたゲート電極と、
    を備え、
    前記コレクタ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする炭化珪素絶縁ゲート型バイポーラトランジスタ。
  2. 順方向に通電した際に、前記コレクタ層の下面に到達する電子密度が２×１０15ｃｍ-3以下であることを特徴とする請求項１に記載の炭化珪素絶縁ゲート型バイポーラトランジスタ。
  3. 前記耐圧維持層は、厚みが２５０μｍ以下、かつ、窒素が１×１０15ｃｍ-3以下の不純物濃度で添加されていることを特徴とする請求項１に記載の炭化珪素絶縁ゲート型バイポーラトランジスタ。
  4. 前記耐圧維持層の厚みは１００μｍ以上であることを特徴とする請求項３に記載の炭化珪素絶縁ゲート型バイポーラトランジスタ。
  5. 前記コレクタ層中の少数キャリア寿命が６０ｎｓ以下であることを特徴とする請求項１に記載の炭化珪素絶縁ゲート型バイポーラトランジスタ。
  6. 炭化珪素の基板と、
    前記基板の上に、５μｍ以上、２０μｍ以下の厚みを備え、アルミニウムが５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加されると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加されたコレクタ用領域を有して設けられたｐ型のバッファ層と、
    を備え、
    前記バッファ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする炭化珪素エピタキシャルウェハ。
  7. 前記バッファ層は、前記コレクタ用領域と前記基板との間に、前記基板の研削処理に伴って生じる削り代として１０μｍの厚みを有する領域を更に備えることを特徴とする請求項６に記載の炭化珪素エピタキシャルウェハ。
  8. 更に、前記バッファ層の上に厚みが２５０μｍ以下で設けられ、窒素が１×１０15ｃｍ-3以下の不純物濃度で添加されたｎ型の耐圧維持層を備えることを特徴とする請求項６に記載の炭化珪素エピタキシャルウェハ。
  9. 前記耐圧維持層の厚みは１００μｍ以上であることを特徴とする請求項８に記載の炭化珪素エピタキシャルウェハ。
  10. 更に、前記基板と前記バッファ層との間に、前記バッファ層より低不純物濃度のｐ型の濃度緩和バッファ層を備えることを特徴とする請求項６に記載の炭化珪素エピタキシャルウェハ。
  11. 前記バッファ層中の少数キャリア寿命が６０ｎｓ以下であることを特徴とする請求項６に記載の炭化珪素エピタキシャルウェハ。
  12. 基板の上に、炭化珪素からなるｐ型のコレクタ層を、厚みが５μｍ以上、２０μｍ以下で、アルミニウムを５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加すると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加して形成する工程と、
    前記基板を除去する工程と、
    前記コレクタ層の上にｎ型の耐圧維持層を形成する工程と、
    前記耐圧維持層の上にｐ型のベース領域を形成する工程と、
    前記ベース領域の上部にｎ型のエミッタ領域を形成する工程と、
    前記耐圧維持層の上部にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の上にゲート電極を形成する工程と、
    を含み、
    前記コレクタ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする炭化珪素絶縁ゲート型バイポーラトランジスタの製造方法。
  13. 基板の上に、コレクタ用領域として炭化珪素からなるｐ型のバッファ層を、厚みが５μｍ以上、２０μｍ以下で、アルミニウムを５×１０17ｃｍ-3以上、５×１０18ｃｍ-3以下の不純物濃度で添加すると共に、ボロンが２×１０16ｃｍ-3以上、５×１０17ｃｍ-3未満の不純物濃度で添加して形成する工程を含み、前記バッファ層中に添加されたボロンによって、少数キャリアとしての電子の捕獲及び消滅を促進することを特徴とする炭化珪素エピタキシャルウェハの製造方法。
JP2017089845A 2017-04-28 2017-04-28 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法 Active JP6904774B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017089845A JP6904774B2 (ja) 2017-04-28 2017-04-28 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
US15/963,698 US10522667B2 (en) 2017-04-28 2018-04-26 Silicon carbide epitaxial wafer, silicon carbide insulated gate bipolar transistor, and method of manufacturing the same
DE102018110190.2A DE102018110190A1 (de) 2017-04-28 2018-04-27 Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
CN201810393053.2A CN108807154B (zh) 2017-04-28 2018-04-27 碳化硅外延晶片、碳化硅绝缘栅双极型晶体管及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017089845A JP6904774B2 (ja) 2017-04-28 2017-04-28 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法

Publications (2)

Publication Number Publication Date
JP2018190772A true JP2018190772A (ja) 2018-11-29
JP6904774B2 JP6904774B2 (ja) 2021-07-21

Family

ID=63797088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017089845A Active JP6904774B2 (ja) 2017-04-28 2017-04-28 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法

Country Status (4)

Country Link
US (1) US10522667B2 (ja)
JP (1) JP6904774B2 (ja)
CN (1) CN108807154B (ja)
DE (1) DE102018110190A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015880A (ja) * 2019-07-11 2021-02-12 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7419695B2 (ja) 2019-07-23 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636808B (zh) * 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
US10545907B2 (en) 2015-12-24 2020-01-28 Intel Corporation Adjustable power delivery scheme for universal serial bus
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
CN111682063B (zh) * 2020-05-22 2022-05-13 东莞市天域半导体科技有限公司 一种超高压P沟道SiC-IGBT器件材料及其制造方法
CN112466936A (zh) * 2020-12-21 2021-03-09 厦门芯一代集成电路有限公司 一种高压igbt器件及其制备方法
CN115223869B (zh) * 2022-09-01 2023-04-28 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管
CN116130431B (zh) * 2023-04-12 2023-07-28 通威微电子有限公司 一种半导体器件与半导体器件制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
JP2016166101A (ja) * 2015-03-09 2016-09-15 新日鐵住金株式会社 炭化珪素単結晶エピタキシャルウェハの製造方法
JP2017085047A (ja) * 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798079A (en) * 1972-06-05 1974-03-19 Westinghouse Electric Corp Triple diffused high voltage transistor
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP6239250B2 (ja) * 2013-03-22 2017-11-29 株式会社東芝 半導体装置およびその製造方法
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
DE102015208097B4 (de) * 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
CN105957898B (zh) * 2016-07-05 2019-09-24 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
JP2016166101A (ja) * 2015-03-09 2016-09-15 新日鐵住金株式会社 炭化珪素単結晶エピタキシャルウェハの製造方法
JP2017085047A (ja) * 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021015880A (ja) * 2019-07-11 2021-02-12 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7410478B2 (ja) 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7419695B2 (ja) 2019-07-23 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP6904774B2 (ja) 2021-07-21
DE102018110190A1 (de) 2018-10-31
US20180315842A1 (en) 2018-11-01
CN108807154B (zh) 2023-03-24
US10522667B2 (en) 2019-12-31
CN108807154A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
JP6904774B2 (ja) 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
US10354867B2 (en) Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device
JP5458509B2 (ja) 炭化珪素半導体基板
JP5393772B2 (ja) 炭化珪素半導体装置の製造方法
US20170179236A1 (en) Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
US8435866B2 (en) Method for manufacturing silicon carbide substrate
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US9590047B2 (en) SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
JP6758491B2 (ja) ＳｉＣエピタキシャルウエハおよびその製造方法
KR20110120335A (ko) 탄화규소 기판의 제조 방법
JPWO2011074308A1 (ja) 炭化珪素基板
JP2012253115A (ja) エピタキシャルウエハおよびその製造方法、半導体装置およびその製造方法
JP2017084852A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP7331590B2 (ja) 炭化珪素半導体装置
JP2019197808A (ja) 窒化ガリウム積層基板および半導体装置
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production
JP2008053487A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180705

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190416

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210624

R150 Certificate of patent or registration of utility model

Ref document number: 6904774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150