DE102020215007A1 - Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements - Google Patents

Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements Download PDF

Info

Publication number
DE102020215007A1
DE102020215007A1 DE102020215007.9A DE102020215007A DE102020215007A1 DE 102020215007 A1 DE102020215007 A1 DE 102020215007A1 DE 102020215007 A DE102020215007 A DE 102020215007A DE 102020215007 A1 DE102020215007 A1 DE 102020215007A1
Authority
DE
Germany
Prior art keywords
vertical power
power semiconductor
semiconductor component
semiconductor substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020215007.9A
Other languages
English (en)
Inventor
Jens Baringhaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102020215007.9A priority Critical patent/DE102020215007A1/de
Publication of DE102020215007A1 publication Critical patent/DE102020215007A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren (100) zur Herstellung eines vertikalen Leistungshalbleiterbauelements mit einem Halbleitersubstrat mit den Schritten Erzeugen (110) einer Bufferschicht auf dem Halbleitersubstrat, Erzeugen (120) vorderseitiger Schichten des vertikalen Leistungshalbleiterbauelements auf dem Halbleitersubstrat, Strukturelles Verändern (130) der Bufferschicht mittels Laser, wobei das Halbleitersubstrat für die verwendeten Wellenlängen des Lasers transparent ist, und Erzeugen (150) eines Rückseitenkontakts des vertikalen Leistungshalbleiterbauelements.

Description

  • Stand der Technik
  • Die Erfindung betrifft ein Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements.
  • Bekannt sind native Galliumnitridsubstrate, auf denen für das vertikale Leistungshalbleiterbauelement benötigte zusätzliche epitaktische Galliumnitridschichten abgeschieden werden können.
  • Nachteilig ist hierbei, dass native Galliumnitridsubstrate einen geringen Durchmesser aufweisen und teuer sind.
  • Vertikale Leistungshalbleiterbauelemente auf der Basis von Galliumnitrid mit einem Siliziumsubstrat benötigen zur Reduktion des Gitterfehlpasses zwischen den Galliumnitridschichten und dem Siliziumsubstrat, sowie zur Reduktion der Substratwölbung, Bufferschichten.
  • Nachteilig ist hierbei, dass diese Zwischenschichten isolierend sind, wodurch der Stromfluss von der Vorderseite zur Rückseite des vertikalen Leistungshalbleiterbauelements verhindert wird und zusätzlich die Dicke der Galliumnitridschicht begrenzt wird.
  • Zur Herstellung von Leistungshalbleiterbauelementen mit Galliumnitrid ist es ebenfalls bekannt, epitaktische Galliumnitridschichten auf einem Saphirsubstrat aufzubringen.
  • Nachteilig ist hierbei, dass die minimal erreichbare Defektkonzentration der Galliumnitridschichten aufgrund der unterschiedlichen Gitterkonstanten von Galliumnitrid und Saphir begrenzt ist, sodass die Leistungsfähigkeit bzw. Performance des Leistungshalbleiterbauelements reduziert ist.
  • Die Aufgabe der Erfindung ist es, diese Nachteile zu überwinden.
  • Offenbarung der Erfindung
  • Das erfindungsgemäße Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements mit einem Halbleitersubstrat umfasst das Erzeugen einer Bufferschicht auf dem Halbleitersubstrat und das Erzeugen vorderseitiger Schichten des vertikalen Leistungshalbleiterbauelements auf dem Halbleitersubstrat. Das Verfahren umfasst weiterhin das strukturelle Verändern der Bufferschicht mittels Laser, wobei das Halbleitersubstrat für die verwendeten Wellenlängen des Lasers transparent ist und das Erzeugen eines Rückseitenkontakts des vertikalen Leistungshalbleiterbauelements. Unter dem Begriff vorderseitige Schichten wird dabei ein Schichtsystem verstanden, das eine gleichrichtende oder schaltende Funktion des Leistungshalbleiterbauelements ermöglicht.
  • Der Vorteil ist hierbei, dass das Halbleitersubstrat auf einfache Weise entfernt werden kann.
  • In einer Weiterbildung wird in einem weiteren Schritt ein mechanischer Impuls erzeugt.
  • Vorteilhaft ist hierbei, dass sich das Halbleitersubstrat vollständig ablöst.
  • In einer Ausgestaltung ist der mechanische Impuls ein Ultraschallsignal.
  • Der Vorteil ist hierbei, dass geringe mechanische Kräfte auf das Leistungshalbleiterbauelement wirken, um das Halbleitersubstrat von diesem abzulösen. Das Leistungshalbleiterbauelement wird somit geringer Belastung ausgesetzt und nicht beschädigt.
  • In einer Weiterbildung wird die Bufferschicht mittels Epitaxie erzeugt.
  • Vorteilhaft ist hierbei, dass die Bufferschicht eine ähnliche kristalline Beschaffenheit aufweist, wie die darauf aufgebrachten Schichten des Leistungshalbleiterbauelements. Dies ermöglicht das Wachstum dieser Schichten in hoher Qualität.
  • In einer weiteren Ausgestaltung besteht das Halbleitersubstrat aus 4H-SiC.
  • Vorteilhaft ist hierbei, dass die Gitterfehlanpassung gering ist.
  • In einer Weiterbildung besteht die Bufferschicht aus 3C-SiC.
  • Der Vorteil ist hierbei, dass die Bufferschicht die Wellenlängenbereiche absorbiert für die das Halbleitersubstrat durchlässig ist.
  • In einer weiteren Ausgestaltung weisen die vorderseitigen Schichten GaN auf.
  • Der Vorteil ist hierbei, dass das Leistungshalbleiterbauelement eine hohe Durchbruchfestigkeit aufweist.
  • In einer weiteren Ausgestaltung weisen die vorderseitigen Schichten des vertikalen Leistungshalbleiterbauelements 3C-SiC auf.
  • Vorteilhaft ist hierbei, dass das Bauelement eine hohe Kanalmobilität aufweist.
  • Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. den abhängigen Patentansprüchen.
  • Figurenliste
  • Die vorliegende Erfindung wird nachfolgend anhand bevorzugter Ausführungsformen und beigefügter Zeichnungen erläutert. Es zeigen:
    • 1 ein Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements,
    • 2a ein vertikales Leistungshalbleiterbauelement nach Abschluss des Verfahrensschritts 120,
    • 2b das vertikale Leistungshalbleiterbauelement nach Abschluss des Verfahrensschritts 130, und
    • 2c das vertikale Leistungshalbleiterbauelement nach Abschluss des Verfahrensschritts 150.
  • Das Verfahren 100 zur Herstellung eines vertikalen Leistungshalbleiterbauelements mit einem Halbleitersubstrat startet mit dem Schritt 110, in dem eine Bufferschicht auf dem Halbleitersubstrat erzeugt wird. Dies erfolgt beispielsweise mittels Epitaxie. Die Bufferschicht kompensiert hierbei die Gitterfehlanpassung zwischen dem Halbleitersubstrat und den noch zu erzeugenden Schichten. In einem folgenden Schritt 120 werden vorderseitige Schichten des vertikalen Leistungshalbleiterbauelements auf dem Halbleitersubstrat erzeugt. In einem folgenden Schritt 130 wird die Bufferschicht mittels Laser strukturell verändert, wobei das Halbleitersubstrat für die vom Laser verwendetete Wellenlängen transparent ist. Die Bufferschicht absorbiert hierbei die verwendeten Wellenlängen. Die verwendeten Wellenlängen liegen in einem Wellenlängenbereich von 400 bis 550 nm. Durch die strukturelle Veränderung wird die Bufferschicht mechanisch instabil, wodurch das Ablösen des Halbleitersubstrats ermöglicht wird. Auf diese Weise kann das Halbleitersubstrat zur Herstellung weiterer Leistungshalbleiterbauelemente wiederverwendet werden. Optional kann in einem folgenden Schritt 140 ein mechanischer Impuls erzeugt werden, beispielsweise ein Ultraschallpuls bzw. Ultraschallsignal. Dies unterstützt den Ablöseprozess des Halbleitersubstrats. In einem folgenden Schritt 150 wird ein Rückseitenkontakt des vertikalen Leistungshalbleiterbauelements erzeugt. Das Halbleitersubstrat umfasst 4H-SiC und die Bufferschicht den kubischen Polytyp des SiC, nämlich 3C-SiC. Die vorderseitigen Schichten umfassen Galliumnitrid oder 3C-SiC.
  • Um die abgelösten Schichten des vertikalen Leistungshalbleiterbauelements nach dem Ablösen bzw. Lift-Off in den Schritten 130 bzw. 140 zusätzlich zu stabilisieren, können zwischen den Schritten 120 und 130 verschiedene Prozesse durchgeführt werden. In einem Ausführungsbeispiel wird dabei die Vorderseite des bereits prozessierten vertikalen Leistungshalbleiterbauelements temporär auf einen Carrier-Wafer gebondet. Alternativ können die abgelösten Schichten nach Schritt 150 auf einen Metallwafer gebondet werden, wobei eine Kontakthalbleiterschicht unmittelbar auf dem Metallwafer angeordnet ist und als rückseitige Metallisierung dienen kann.
  • 2a zeigt ein vertikales Leistungshalbleiterbauelement 200 in Form eines vertikalen Leistungstransistors nach Abschluss des Verfahrensschritts 120 aus 1. Gleiche Bezugszeichen in den 2a, 2b und 2c beschreiben dieselben Elemente. Der vertikale Leistungstransistor weist ein Halbleitersubstrat 201 auf. Auf dem Halbleitersubstrat 201 ist eine Bufferschicht 202 angeordnet. Auf der Bufferschicht 202 ist eine Kontakthalbleiterschicht 203 angeordnet. Auf der Kontakthalbleiterschicht 203 ist eine Driftschicht 204 angeordnet. Auf der Driftschicht 204 ist ein Schichtensystem 205 mit vorderseitigen Schichten des vertikalen Leistungstransistors angeordnet. Das Schichtensystem 205 ist dabei schematisch eingezeichnet. Auf dem Schichtensystem 205 sind schematisch Kontaktelektroden angeordnet, die die vorderseitigen Schichten des Schichtensystems 205 elektrisch kontaktieren. Im Fall des vertikalen Leistungstransistors sind die Kontaktelektroden eine Gateelektrode 206 und eine Sourceelektrode 207. Das Halbleitersubstrat 201 umfasst 4H-SiC. Die Bufferschicht 202 weist 3C-SiC auf. Die Kontakthalbleiterschicht 203 ist leitend und hochdotiert, beispielsweise n-dotiert. Die Driftschicht 204 ist ebenfalls leitend und niedrig dotiert, beispielsweise n-dotiert. Die Kontakthalbleiterschicht 203 und die Driftschicht 204 weisen den gleichen Leitungstyp auf. Alternativ können die Kontakthalbleiterschicht 203 und die Driftschicht 204 p-dotiert sein.
  • In einem Ausführungsbeispiel weisen die Kontakthalbleiterschicht 203, die Driftschicht 204 und die vorderseitigen Schichten GaN auf. In einem weiteren Ausführungsbeispiel weisen die Kontakthalbleiterschicht 203, die Driftschicht 204 und die vorderseitigen Schichten 3C-SiC auf. Der dabei entstehende vertikale Leistungstransistor weist eine hohe Kanalmobilität auf.
  • 2b zeigt ein vertikales Leistungshalbleiterbauelement 200 in Form eines vertikalen Leistungstransistors nach Abschluss des Verfahrensschritts 130 aus 1. Durch die Absorption der verwendeten Wellenlängen des Lasers in der Bufferschicht 202, gezeigt in 2a, verändert diese ihre Kristallstruktur. Dadurch werden die Bindungen geschwächt und ein Ablösen möglich. Des Weiteren entstehen Mikrorisse an den Grenzflächen des Buffers zum Wafer und dem Bauelement. Dadurch wird die strukturell veränderte Bufferschicht 208 mechanisch instabil. Durch die strukturell veränderte Bufferschicht 208 wird das Ablösen des Halbleitersubstrats 201 ermöglicht. Somit kann der 4H-SiC Wafer nach Abschluss des Lift-Off-Verfahrens wiederverwendet werden. Dazu muss der 4H-SiC-Wafer aufbereitet werden. Vorzugsweise wird dabei die Oberfläche des 4H-SiC-Wafers poliert, sodass diese erneut für die Durchführung von Epitaxieprozessen verwendet werden kann.
  • 2c zeigt ein vertikales Leistungshalbleiterbauelement 200 in Form eines vertikalen Leistungstransistors nach Abschluss des Verfahrensschritts 150 aus 1. Unterhalb der Kontakthalbleiterschicht 203 ist eine weitere Kontaktelektrode 209 angeordnet, die im Fall des vertikalen Leistungstransistors als Drainanschluss fungiert. Die Kontaktelektrode 209 kann mittels Metallabscheidung erzeugt sein. Alternativ kann ein Metallwafer als Kontaktelektrode 209 fungieren. Dazu werden die vom Halbleitersubstrat abgelösten Schichten auf den Metallwafer gebondet, sodass die Kontakthalbleiterschicht unmittelbar auf dem Metallwafer angeordnet ist.
  • Der vertikale Leistungstransistor kann beispielsweise als vertical diffusion Mosfet, Trench Mosfet, Current-Aperture Vertical Electron Transistor, vertical High Electron Mobility Transistor oder Feldeffekttransistor mit einer Finnenstruktur ausgestaltet sein.
  • Alternativ kann das vertikale Leistungshalbleiterbauelement 200 als Schottky-Diode oder pn-Diode ausgestaltet sein. Das vorderseitige Schichtensystem 205 des vertikalen Leistungshalbleiterbauelements 200 umfasst bei der Schottky-Diodenarchitektur einen Schottky-Kontakt und bei der pn-Diodenarchitektur eine p-Halbleiterschicht.
  • Die vertikalen Leistungshalbleiterbauelemente 200, insbesondere die vertikalen Leistungstransistoren, können im elektrischen Antriebsstrang, beispielsweise im DC/DC-Wandler oder im Inverter, von Elektrofahrzeugen oder Hybridfahrzeugen Anwendung finden. Sie können ebenfalls in Kraftfahrzeugladegeräten oder in Invertern von Haushaltsgeräten angewendet werden.

Claims (8)

  1. Verfahren (100) zur Herstellung eines vertikalen Leistungshalbleiterbauelements mit einem Halbleitersubstrat mit den Schritten: • Erzeugen (110) einer Bufferschicht auf dem Halbleitersubstrat, • Erzeugen (120) vorderseitiger Schichten des vertikalen Leistungshalbleiterbauelements auf dem Halbleitersubstrat, • Strukturelles Verändern (130) der Bufferschicht mittels Laser, wobei das Halbleitersubstrat für die verwendeten Wellenlängen des Lasers transparent ist, und • Erzeugen (150) eines Rückseitenkontakts des vertikalen Leistungshalbleiterbauelements.
  2. Verfahren (100) nach Anspruch 1, dadurch gekennzeichnet, dass in einem weiteren Schritt (140) ein mechanischer Impuls erzeugt wird.
  3. Verfahren (100) nach Anspruch 2, dadurch gekennzeichnet, dass der mechanische Impuls ein Ultraschallsignal ist.
  4. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bufferschicht mittels Epitaxie erzeugt wird.
  5. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat aus 4H-SiC besteht.
  6. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bufferschicht aus 3C-SiC besteht.
  7. Verfahren (100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die vorderseitigen Schichten des vertikalen Leistungshalbleiterbauelements GaN aufweisen.
  8. Verfahren (100) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die vorderseitigen Schichten des vertikalen Leistungshalbleiterbauelements 3C-SiC aufweisen.
DE102020215007.9A 2020-11-30 2020-11-30 Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements Pending DE102020215007A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102020215007.9A DE102020215007A1 (de) 2020-11-30 2020-11-30 Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020215007.9A DE102020215007A1 (de) 2020-11-30 2020-11-30 Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102020215007A1 true DE102020215007A1 (de) 2022-06-02

Family

ID=81586242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020215007.9A Pending DE102020215007A1 (de) 2020-11-30 2020-11-30 Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements

Country Status (1)

Country Link
DE (1) DE102020215007A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252373A1 (en) 2013-03-08 2014-09-11 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
US20190296125A1 (en) 2018-03-22 2019-09-26 Infineon Technologies Ag Forming Semiconductor Devices in Silicon Carbide
US20190362972A1 (en) 2018-05-28 2019-11-28 Infineon Technologies Ag Methods for Processing a Silicon Carbide Wafer, and a Silicon Carbide Semiconductor Device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140252373A1 (en) 2013-03-08 2014-09-11 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
US20190296125A1 (en) 2018-03-22 2019-09-26 Infineon Technologies Ag Forming Semiconductor Devices in Silicon Carbide
US20190362972A1 (en) 2018-05-28 2019-11-28 Infineon Technologies Ag Methods for Processing a Silicon Carbide Wafer, and a Silicon Carbide Semiconductor Device

Similar Documents

Publication Publication Date Title
DE112013001868B4 (de) Siliziumkarbid-Substrat, Verfahren zu dessen Herstellung und dessen Verwendung für eine Halbleitervorrichtung
DE102019114328B4 (de) Halbleitersubstratstruktur und leistungshalbleitervorrichtung
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE69728950T2 (de) Verfahren zur Herstellung eines Halbleitergegenstands
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102016124650B4 (de) Halbleiterwafer und verfahren
DE102016015056A1 (de) Herstellungsverfahren eines Schichtstapels aus einem p+-Substrat, einer p--Schicht, einer n--Schicht und einer dritten Schicht
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102015103323A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen durch Bonden einer Halbleiterscheibe auf ein Basissubstrat, zusammengesetzter Wafer und Halbleitervorrichtung
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112019006396T5 (de) Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE102014104103A1 (de) Verfahren und Substrat für dicke III-N-Epitaxieschichten
DE19829614B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE102020215006A1 (de) Vertikales Leistungshalbleiterbauelement und Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE112010001477T5 (de) Anpassung des Gitterparameters einer Schicht aus verspanntem Material
DE102017103879B4 (de) Halbleiterkomponenten mit Aluminiumsiliziumnitridschichten
DE102020215007A1 (de) Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
DE112019006310T5 (de) Verfahren zur herstellung eines freistehenden polykristallinen diamantsubstrats

Legal Events

Date Code Title Description
R163 Identified publications notified