JP4149945B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4149945B2 JP4149945B2 JP2004056119A JP2004056119A JP4149945B2 JP 4149945 B2 JP4149945 B2 JP 4149945B2 JP 2004056119 A JP2004056119 A JP 2004056119A JP 2004056119 A JP2004056119 A JP 2004056119A JP 4149945 B2 JP4149945 B2 JP 4149945B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- polycrystalline silicon
- insulating
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
特許文献1〜4には、SBDにZDを並列に接続した半導体装置が記載されている。
特許文献4には、リング状のショットキー接合領域の内外周にP型カードリングを形成し、内周側のカードリング内にP型拡散領域を形成し、このP型拡散領域と接触するN型拡散領域とで形成されるPN接合をZDとした半導体装置が記載されている。
図15に示すようにZDのアバランシェ降伏電圧(以下「VB」という。)はSBDのVBより低いため、逆電圧印加時にZDが降伏すると印加電圧はほとんど上がらず、SBDではアバランシェ降伏は起こらない。
このようにアバランシェ耐量の大きい保護用ZDがアバランシェ降伏を受け持つことにより、SBD単独の半導体装置よりも、SBDと保護用ZDを並列に接続した半導体装置の方がアバランシェ耐量が全体として大きくなる。
これに対しSBDと保護用ZDを並列に接続した半導体装置においては、上述のようにZDによってサージ電圧からSBDが保護されるので、エピタキシャル層の厚みを比較的薄く、その比抵抗を比較的低く設計することができる。その結果、Vfを低くすることができる。
以上説明したように、SBDと保護用ZDを並列に接続した半導体装置は、高耐圧、低Vfの有用なデバイスである。
SBDと保護用ZDを並列に接続した半導体装置においてアバランシェ耐量を大きくするためには、ZDを構成するP型領域を深くし、P型領域及びN型領域の不純物濃度を高くして、保護用ZDのアバランシェ耐量を高める必要がある。不純物は横方向にも拡散するため、P型領域を深く形成すればするほどその幅も拡幅する。このとき、拡散幅は(マスク開口幅)+(拡散深さの約1.6倍)となる。P型不純物拡散時のマスク開口の幅を狭小にするにもアライナの能力に限界があるため、拡散深さに依存せずに拡散幅を狭小にすることにも限界がある。以上の結果、P型領域の体積・面積は増大し、P型不純物濃度も下げることができないので、P型不純物の総量が増大する。
また、大電流用途の要請に応じて素子面積を大きくすると、素子外周のP型ガードリングの周は長くなり、それに伴って、その体積及び面積が大きくなる。体積が大きくなる結果、P型不純物の総量が増大する。P型領域の面積が大きくなる結果、SBDの面積が減少する。
また、P型ガードリングの面積増大によって、アクティブエリア内のショットキー接合の面積率が減少し、特に電流密度の小さな領域においてVfが増大するという問題があった。
また、ZDのPN接合を構成するP型拡散領域に隣接するP型カードリングにより、アクティブエリア内のショットキー接合の面積率が減少し、特に電流密度の小さな領域においてVfが増大するという問題があった。
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域直上で開口する第1絶縁開口部と、第1絶縁開口部を包囲するリング状の第2絶縁開口部とが形成され、
前記第2絶縁開口部に臨む前記絶縁層の縁部は、前記第2絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、前記第1絶縁開口部の少なくとも一部と重なる範囲で開口する第1多結晶シリコン開口部が形成され、
同じく前記多結晶シリコン層に、前記第2絶縁開口部とほぼ重なるリング状で、外周縁及び内周縁が前記第2絶縁開口部内に及んだ第2多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第1導電型領域とが、前記第2多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第1導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第1電極金属膜と、前記半導体基板の前記半導体層が形成された面と反対側の面に形成された第2電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第1電極金属膜が、前記第2多結晶シリコン開口部の外周側において、前記多結晶シリコン及び/又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成し、
前記多結晶シリコン層は、不純物を添加していない高抵抗物質であることを特徴とする半導体装置である。
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域の露出面及びその周囲の前記半導体層の第1導電型領域を内包する絶縁開口部が形成され、
前記絶縁開口部に臨む前記絶縁層の縁部は、前記絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、周縁が前記絶縁開口部内に及んで前記絶縁開口部内で開口し、前記拡散領域の露出面及びその周囲の前記半導体層の第1導電型領域を内包する多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第1導電型領域とが、前記多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第1導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第1電極金属膜と、前記半導体基板の前記半導体層が形成された面と反対側の面に形成された第2電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第1電極金属膜が、前記多結晶シリコン開口部の外周側において、前記多結晶シリコン及び/又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成し、
前記多結晶シリコン層は、不純物を添加していない高抵抗物質であることを特徴とする半導体装置である。
また、請求項1,2記載の発明によれば、耐圧維持構造としてショットキー接合外周にフィールド・プレートを有する。さらに、フィールド・プレート下の絶縁層の縁部は絶縁開口部に近い部位ほど薄く形成されているため、ショットキー接合外周の絶縁層縁部における電界の局所集中が緩和され、耐圧を向上させている。このような耐圧維持構造をショットキー接合外周に備えているので、ショットキー接合外周にガードリングを形成せずとも十分な耐圧を確保することができ、ガードリングを形成しない分、第2導電型不純物の総量の増大及びアクティブエリア内のショットキー接合の面積の減少を抑えることができる。
ショットキー接合外周にガードリングを形成する場合でも、そのガードリングを素子中央ドット状の第2導電型拡散領域ほど深く形成する必要が無く、素子中央ドット状の第2導電型拡散領域より浅めに形成すれば、第2導電型不純物の総量の増大及びアクティブエリア内のショットキー接合の面積率の減少を抑えることができる。
本発明は、素子中央ドット状の第2導電型拡散領域に隣接するショットキー接合内周側のカードリングを有さない。これによっても第2導電型不純物の総量の増大及びアクティブエリア内のショットキー接合の面積率の減少を抑えることができる。
以上により、所望の耐圧設計をしても第2導電型不純物の総量の増大を抑えることができる。第2導電型不純物が抑えられるので、順バイアス時の少数キャリアの注入量が抑えられTrrを短くすることができるという効果がある。
また、アクティブエリア内のショットキー接合の面積率の減少を抑えられるので、特に電流密度の小さな領域においてVfを低く抑えることができるという効果がある。
したがって、本発明によれば、SBDと保護用ZDを並列に接続したアバランシェ耐量の大きい半導体装置において、従来構造に比較して短いTrr、低いVfを有した半導体装置を得ることができる。
そのため、ZDの所望の耐圧を得るために第2導電型拡散領域に接する第1導電型の半導体層に第1導電型不純物を拡散し部分的に高濃度の領域をもってPN接合を形成した場合、高濃度領域とショットキー・バリアメタルを上記絶縁層によって隔絶できる。
したがって、高濃度領域とショットキー・バリアメタルの接触した部分でのバリアハイトの低下による漏れ電流の増加を防止できるという効果がある。
言い換えれば、ZD部とSBD部について所望の特性を得るために別々に設計できる。このことは工業的に重要である。
まず、図1に示す本発明第1実施形態の半導体装置につき説明する。図1は、本発明第1実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第1電極金属膜を透視して描いた主面の平面図(a)である。初めに図1〜4を参照して製造方法につき説明する。
第2絶縁開口部37においては、薄膜部を開口周囲に残し段差を形成する。その結果、図3(c)に示すように第2絶縁開口部37に臨む絶縁層38の縁部は、第2絶縁開口部37に近い部位ほど薄くなる2段の階段状に形成される。説明の便宜のため下の段を構成するSiO2層を下段絶縁層38a、上の段を構成するSiO2層を上段絶縁層38bと呼ぶこととする。
なお、第1絶縁開口部36によってP+型拡散領域21のみを露出させ、N型領域22を露出させない。第1絶縁開口部37によってN型領域22のみを露出させ、P+型拡散領域21を露出させない。
結果として、第2多結晶シリコン開口部42の内周側及び外周側のそれぞれにおいて多結晶シリコン層43が2段のSiO2層38上に敷設されることにより開口部42から見て3段の登り階段形状が形成される。
なお、図4(b)に示すように第1多結晶シリコン開口部41の全部が第1絶縁開口部36の全部と重なるように形成してもよいが、少なくとも第1多結晶シリコン開口部41の一部が第1絶縁開口部36の一部と重なるように形成し、その重なった開口部を介して多結晶シリコン層43より上層に形成される電極金属膜とP+型拡散領域21とを電気的に接続させることができればよい。
中央にドット状に形成されたP+型拡散領域21は、N型領域22とZDを構成し、SBDと並列に接続する保護素子を構成する。
P+型拡散領域21とSiO2層38及び多結晶シリコン層43によって隔てられた周囲のリング状の第2多結晶シリコン開口部42において、ショットキー・バリアメタル層5とN型領域22とが接触しSBDが構成される。過大な電圧が印加された時は、中央のZDが先にブレークダウンすることによりSBDは保護される。
したがって、N型高濃度領域とショットキー・バリアメタルの接触した部分でのバリアハイトの低下によって起こる漏れ電流の増加を防止できる。
次に、図7に示す本発明第2実施形態の半導体装置につき説明する。図7は本発明第2実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第1電極金属膜を透視して描いた主面の平面図(a)である。
図7に示すように、本実施形態の半導体装置は、上記第1実施形態の半導体装置から第1絶縁開口部36と第2絶縁開口部37との間に形成されるリング状のSiO2層及びその上の多結晶シリコンを除いた構造に等しい。初めに図2、図8、図9を参照して製造方法につき説明する。
絶縁開口部3cにおいては、薄膜部を開口周囲に残し段差を形成する。その結果、図8(c)に示すように絶縁開口部3cに臨む絶縁層3dの縁部は、絶縁開口部3cに近い部位ほど薄くなる2段の階段状に形成される。説明の便宜のため下の段を構成するSiO2層を下段絶縁層3da、上の段を構成するSiO2層を上段絶縁層3dbと呼ぶこととする。
結果として、多結晶シリコン開口部45の周囲において多結晶シリコン層46が2段のSiO2層3d上に敷設されることにより開口部45から見て3段の登り階段形状が形成される。
中央にドット状に形成されたP+型拡散領域21は、N型領域22とZDを構成し、SBDと並列に接続する保護素子を構成する。
P+型拡散領域21の周囲において、ショットキー・バリアメタル層52とN型領域22とが接触しSBDが構成される。過大な電圧が印加された時は、中央のZDが先にブレークダウンすることによりSBDは保護される。
次に、図11に示す本発明第3実施形態の半導体装置につき説明する。図11は本発明第3実施形態の半導体装置の断面図(b)、及びショットキー・バリアメタル層及び第1電極金属膜を透視して描いた主面の平面図(a)である。
図11に示すように、本実施形態の半導体装置は、上記第2実施形態の半導体装置に対し耐圧維持構造をフィールド・プレートからガードリングに変更した構造に等しい。初めに図2(a)(b)、図12、図13を参照して製造方法につき説明する。
絶縁開口部3hにおいては、工程5で形成したSiO2層3gの薄膜部を開口周囲に残し段差を形成する。その結果、図13(a)に示すように絶縁開口部3hに臨む絶縁層3iの縁部は、絶縁開口部3hに近い部位ほど薄くなる2段の階段状に形成される。説明の便宜のため下の段を構成するSiO2層を下段絶縁層3ia、上の段を構成するSiO2層を上段絶縁層3ibと呼ぶこととする。
また、シリコン基板1の裏面に第2電極金属膜7を被着形成する。ここで、第1電極金属膜64としてはアルミニウム(Al)を用いる。第2電極金属膜7としては、シリコン基板1裏面から、チタン(Ti)、ニッケル(Ni)、金(Au)からなる多層電極膜を用いる。
中央にドット状に形成されたP+型拡散領域21は、N型領域22とZDを構成し、SBDと並列に接続する保護素子を構成する。
P+型拡散領域21の周囲において、ショットキー・バリアメタル層52とN型領域22とが接触しSBDが構成される。過大な電圧が印加された時は、中央のZDが先にブレークダウンすることによりSBDは保護される。
上記第1〜3の実施形態の半導体装置に対し、周知の方法でウエファ裏面又は表面から電子線照射を行う。これによりエピタキシャル層2中に結晶格子欠陥が生じ、この結晶格子欠陥が少数キャリアの再結合中心となって少数キャリアの消滅を早め、逆回復時の残留キャリアの消滅を早める。そのため、さらにTrrを短くすることができる。
また、上記実施形態では、ショットキー・バリアメタルによりショットキー接合を形成したが、本発明はこれに限られず、ショットキー・バリアメタルをエピタキシャル層2上で熱処理することによりシリサイド層を形成し、このシリサイド層とエピタキシャル層2N型領域とでショットキー接合を形成してもよい。
本発明は以上の実施形態の構成の本質的でない部分を他に置き換えた構成を含む。
Claims (3)
- 第1導電型の半導体基板上に、前記半導体基板よりも第1導電型の不純物濃度の低い第1導電型の半導体層が形成され、第2導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記絶縁層上に多結晶シリコン層が形成され、前記多結晶シリコン層上にショットキー・バリアメタル層が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域直上で開口する第1絶縁開口部と、第1絶縁開口部を包囲するリング状の第2絶縁開口部とが形成され、
前記第2絶縁開口部に臨む前記絶縁層の縁部は、前記第2絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、前記第1絶縁開口部の少なくとも一部と重なる範囲で開口する第1多結晶シリコン開口部が形成され、
同じく前記多結晶シリコン層に、前記第2絶縁開口部とほぼ重なるリング状で、外周縁及び内周縁が前記第2絶縁開口部内に及んだ第2多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第1導電型領域とが、前記第2多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第1導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第1電極金属膜と、前記半導体基板の前記半導体層が形成された面と反対側の面に形成された第2電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第1電極金属膜が、前記第2多結晶シリコン開口部の外周側において、前記多結晶シリコン及び/又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成し、
前記多結晶シリコン層は、不純物を添加していない高抵抗物質であることを特徴とする半導体装置。 - 第1導電型の半導体基板上に、前記半導体基板よりも第1導電型の不純物濃度の低い第1導電型の半導体層が形成され、第2導電型の拡散領域が前記半導体層に形成され、前記半導体層の前記半導体基板と接する面と反対側の主面上に絶縁層が形成され、前記絶縁層上に多結晶シリコン層が形成され、前記多結晶シリコン層上にショットキー・バリアメタル層が形成されてなる半導体装置であって、
前記拡散領域は前記主面においてドット状に露出し、
前記絶縁層に、前記拡散領域の露出面及びその周囲の前記半導体層の第1導電型領域を内包する絶縁開口部が形成され、
前記絶縁開口部に臨む前記絶縁層の縁部は、前記絶縁開口部に近い部位ほど薄く形成され、
前記多結晶シリコン層に、周縁が前記絶縁開口部内に及んで前記絶縁開口部内で開口し、前記拡散領域の露出面及びその周囲の前記半導体層の第1導電型領域を内包する多結晶シリコン開口部が形成され、
前記ショットキー・バリアメタル層と前記半導体層の第1導電型領域とが、前記多結晶シリコン開口部を介して接触してショットキー接合を形成し、
前記拡散領域と前記半導体層の第1導電型領域とが定電圧ダイオードを構成し、
前記ショットキー・バリアメタル層及び前記拡散領域に電気的に接続する第1電極金属膜と、前記半導体基板の前記半導体層が形成された面と反対側の面に形成された第2電極金属膜とが設けられ、
前記ショットキー・バリアメタル層及び前記第1電極金属膜が、前記多結晶シリコン開口部の外周側において、前記多結晶シリコン及び/又は前記絶縁層を介して前記半導体層と対向するフィールド・プレートを構成し、
前記多結晶シリコン層は、不純物を添加していない高抵抗物質であることを特徴とする半導体装置。 - 電子線照射により前記半導体層に格子欠陥が形成されてなる請求項1又は請求項2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056119A JP4149945B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004056119A JP4149945B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005251786A JP2005251786A (ja) | 2005-09-15 |
JP4149945B2 true JP4149945B2 (ja) | 2008-09-17 |
Family
ID=35032019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004056119A Expired - Fee Related JP4149945B2 (ja) | 2004-03-01 | 2004-03-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4149945B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008016619A1 (en) | 2006-07-31 | 2008-02-07 | Vishay-Siliconix | Molybdenum barrier metal for sic schottky diode and process of manufacture |
JP2008085187A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 半導体装置 |
CN103633151A (zh) * | 2013-12-12 | 2014-03-12 | 天津中环半导体股份有限公司 | 一种中高压肖特基二极管芯片结构及其制备方法 |
-
2004
- 2004-03-01 JP JP2004056119A patent/JP4149945B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005251786A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3287269B2 (ja) | ダイオードとその製造方法 | |
JP4610207B2 (ja) | 半導体装置およびその製造方法 | |
US7034376B2 (en) | Schottky barrier diode semiconductor device | |
US8154048B2 (en) | Diode with shortened reverse recovery time without reducing impurity concentration | |
US9391136B1 (en) | Semiconductor device | |
US7279390B2 (en) | Schottky diode and method of manufacture | |
JP4356764B2 (ja) | 炭化珪素半導体装置 | |
JP2004127968A (ja) | 半導体装置およびその製造方法 | |
JP2006196652A (ja) | SiC半導体素子 | |
JP2006210569A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2004158844A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2001094095A (ja) | 炭化珪素半導体装置及びその製造方法 | |
US7820473B2 (en) | Schottky diode and method of manufacture | |
JP2005229071A (ja) | ショットキーバリアダイオード | |
JP4764003B2 (ja) | 半導体装置 | |
JP4149945B2 (ja) | 半導体装置 | |
US20180374939A1 (en) | Power semiconductor device and method of manufacturing power semiconductor device | |
CN111406323B (zh) | 宽带隙半导体装置 | |
JP5367332B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4659490B2 (ja) | ショットキバリアダイオードおよびその製造方法 | |
JP4527550B2 (ja) | SiC半導体素子 | |
JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
JP5663275B2 (ja) | 半導体装置の製造方法 | |
JP2019134072A (ja) | スイッチング素子の製造方法 | |
JP2000150531A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080626 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4149945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140704 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |