CN103633151A - 一种中高压肖特基二极管芯片结构及其制备方法 - Google Patents
一种中高压肖特基二极管芯片结构及其制备方法 Download PDFInfo
- Publication number
- CN103633151A CN103633151A CN201310673011.1A CN201310673011A CN103633151A CN 103633151 A CN103633151 A CN 103633151A CN 201310673011 A CN201310673011 A CN 201310673011A CN 103633151 A CN103633151 A CN 103633151A
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- diode chip
- chip structure
- mesohigh
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 10
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000009279 wet oxidation reaction Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 238000002360 preparation method Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 3
- 238000001883 metal evaporation Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000000407 epitaxy Methods 0.000 abstract description 2
- 238000004140 cleaning Methods 0.000 abstract 1
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 abstract 1
- 230000000873 masking effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- UJFMOHNUOKGGDS-UHFFFAOYSA-N OO.[Si] Chemical compound OO.[Si] UJFMOHNUOKGGDS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种中高压肖特基二极管芯片结构及其制备方法。在中高压肖特基二极管芯片结构中，P型扩散区宽度为25~40um；金属场版的宽度为25~35um；外延厚度为16~30um；电阻率为2~5ohm.cm。本发明同时采取对关键工艺进行调整，以达到提高封装后器件性能的目的。方法是：1、通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅。2、在P型区域注入杂质数量1X1014。3、通过湿法氧化、推进形成P型区深度为8um。4、在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗。本发明在不提高生产成本的情况下，使芯片的封装良率以及可靠性性能得到明显提高，从而增强了产品的市场竞争力。
Description
技术领域
本发明涉及肖特基二极管芯片，具体涉及一种中高压肖特基二极管芯片结构及其制备方法。
背景技术
外延材料规格是肖特基二极管器件的电性参数、可靠性性能的重要影响因素。一般低压肖特基二极管器件采用外延厚度较薄、电阻率较低；中高压肖特基二极管器件采用外延厚度较厚、电阻率较高。如果单纯提高外延电阻率，会导致肖特基二极管器件可靠性性能下降，如静电防护能力、反向浪涌能力等。
目前随着肖特基二极管器件市场与应用的发展，对肖特基二极管的可靠性要求越来越高。与低压肖特基二极管芯片不同，中高压肖特基二极管对划片后芯片的完整程度要求更高，芯片边缘的轻微破损或崩边都有可能产生芯片封装后的失效问题。
发明内容
为了提高封装后中高压肖特基二极管芯片的良率，降低划片对芯片的影响，提高封装后芯片的可靠性性能，本发明提供一种中高压肖特基二极管芯片结构及其制备方法。本发明采取对芯片结构的金属场版进行加宽技术方案，以减弱划片崩边等芯片损失对电性能带来的劣化影响；通过增加P型区域的宽度以及杂质数量，以提高中高压肖特基二极管芯片的可靠性性能（静电防护能力、反向浪涌能力等）。
在研发过程中，增加金属场版宽度与增加P型区域宽度曾遇到以下问题：
1、增加芯片尺寸，导致芯片出芯数降低，造成价格劣势；
2、若保证芯片尺寸不变，会使芯片的有源区面积变小，导致正向压降升高，功耗升高，降低器件竞争力。
经过综合分析，本发明采取在确保芯片尺寸不变的前提下，通过调整外延参数以抵消有源区变小带来的电性参数的升高，同时有利于提高静电防护能力和反向浪涌能力。
本发明采取的技术方案是：一种中高压肖特基二极管芯片结构，其特征在于：在所述的中高压肖特基二极管芯片结构中，P型扩散区宽度为25~40um；金属场版的宽度为25~35um；硅衬底上表面具有的外延厚度为16~30um；电阻率为2~5ohm.cm。
本发明针对中高压肖特基二极管芯片结构的优化，同时采取对关键工艺进行调整，以达到提高封装后器件性能的目的。
本发明所述的制备方法是：1、通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅。2、在P型区域，注入杂质数量1X1014。3、通过湿法氧化、推进形成P型区深度为8um。
4、在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗。
除此之外，本方法还通过版图修改，取消掩蔽层上多余的注入区，避免此注入区表面电场过大，而在反向高压时容易提前击穿，同时取消掩蔽层上多余的注入区，也有利于增强芯片的划片波动的承受能力。
本发明所产生的有益效果是：在不提高生产成本的情况下，使芯片的封装良率以及可靠性性能得到明显提高，从而增强了产品的市场竞争力。
附图说明
图1是中高压肖特基二极管芯片结构平面图；
图2是中高压肖特基二极管芯片结构剖面图；
图3是中高压肖特基二极管芯片工艺流程图。
具体实施方式
以下结合附图和实施例对本发明作进一步说明：本发明将
图1和图2利用失真比例，以突出本发明的关键特征。
参照图1和图2，一种中高压肖特基二极管芯片结构包括硅衬底101上表面具有的外延102、在外延的掩蔽层103、外延102中的P型扩散区104、在外延中的硅化物层105、正面电极106、背面电极107、金属场版108及有源区109。
在中高压肖特基二极管芯片结构中，本发明将P型扩散区104宽度增加至25~40um范围内（增加了20%~80%）；将金属场版108的宽度增加至25~35um范围内（增加了10~40%）。对硅衬底101（晶向<100>或<111>）上表面具有的外延102进行电阻率与厚度的调整，调整硅衬底101（晶向<100>或<111>）上表面具有的外延厚度在16~30um范围内；电阻率在2~5ohm.cm范围内。
本发明对于150V肖特基二极管，硅衬底101上表面具有的外延102厚度调整为16~20um；电阻率调整为2~3ohm.cm。
本发明对于200V肖特基二极管，硅衬底101上表面具有的外延102厚度调整为23~30um；电阻率调整为3~5ohm.cm。
实施例1：以150V肖特基二极管为例，将P型扩散区104宽度增至38um；将金属场版108的宽度增至32um；将外延厚度调至18um；将电阻率调至2.3ohm.cm。
实施例2：以200V肖特基二极管为例，将P型扩散区104宽度增至38um；将金属场版108的宽度增至32um；将外延厚度调至28um；将电阻率调至4ohm.cm。
以上实施例的制备方法如下：
1、通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅；以尽量减轻注入区域离子沾污以及注入激光对外延表面的损伤。
2、在P型区域，注入杂质数量1X1014；以增强芯片的静电防护能力。
3、通过湿法氧化、推进形成P型区深度为8um；以增强芯片的静电防护能力。
4、在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗（双氧水浓度为39%， H2O和水的体积比例=1:1）；其作用是有效清除硅表面的颗粒杂质、轻微有机残留以及聚合物。
参照图3，除上述涉及的制备方法之外，均按照图3给出的工艺流程完成中高压肖特基二极管芯片的制备。在此不再赘述。
经过以上实施例制备出的5安培中高压肖特基二极管芯片经检测的性能指标：抗静电能力可达到4KV（IEC模式），反向浪涌可以达到在5安培电流下2/200us，10个脉冲的能力。
Claims (7)
1.一种中高压肖特基二极管芯片结构，其特征在于：在所述的中高压肖特基二极管芯片结构中，P型扩散区（104）宽度为25~40um；金属场版（108）的宽度为25~35um；硅衬底（101）上表面具有的外延（102）厚度为16~30um；电阻率为2~5ohm.cm。
2.根据权利要求1所述的中高压肖特基二极管芯片结构，其特征在于：对于150V的肖特基二极管，硅衬底（101）上表面具有的外延（102）厚度为16~20um；电阻率为2~3ohm.cm。
3.根据权利要求1所述的中高压肖特基二极管芯片结构，其特征在于：对于200V的肖特基二极管，硅衬底（101）上表面具有的外延（102）厚度为23~30um；电阻率为3~5ohm.cm。
4.一种根据权利要求1所述的中高压肖特基二极管芯片结构的制备方法，其特征在于：通过湿法氧化，在P型区注入前形成厚度为650埃的牺牲氧化硅。
5.根据权利要求4所述的一种中高压肖特基二极管芯片结构的制备方法，其特征在于：在P型区域，注入杂质数量1X1014。
6.根据权利要求5所述的一种中高压肖特基二极管芯片结构的制备方法，其特征在于：通过湿法氧化、推进形成P型区深度为8um。
7.根据权利要求6所述的一种中高压肖特基二极管芯片结构的制备方法，其特征在于：在势垒金属蒸发前，采用双氧水对硅片表面颗粒杂质进行清洗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310673011.1A CN103633151A (zh) | 2013-12-12 | 2013-12-12 | 一种中高压肖特基二极管芯片结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310673011.1A CN103633151A (zh) | 2013-12-12 | 2013-12-12 | 一种中高压肖特基二极管芯片结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103633151A true CN103633151A (zh) | 2014-03-12 |
Family
ID=50213974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310673011.1A Pending CN103633151A (zh) | 2013-12-12 | 2013-12-12 | 一种中高压肖特基二极管芯片结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103633151A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576362A (zh) * | 2014-12-08 | 2015-04-29 | 天水天光半导体有限责任公司 | 一种100v肖特基二极管制作工艺 |
| CN106935486A (zh) * | 2017-05-05 | 2017-07-07 | 天津中环半导体股份有限公司 | 一种改善肖特基势垒层均匀性的清洗方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251786A (ja) * | 2004-03-01 | 2005-09-15 | Nippon Inter Electronics Corp | 半導体装置 |
| CN101569014A (zh) * | 2007-08-31 | 2009-10-28 | 住友电气工业株式会社 | 肖特基势垒二极管 |
| CN101872790A (zh) * | 2009-04-27 | 2010-10-27 | 得诣科技股份有限公司 | 具有外延式护环的肖特基二极管元件及其制作方法 |
| CN102184972A (zh) * | 2011-04-07 | 2011-09-14 | 江阴新顺微电子有限公司 | 双层硅外延片结构肖特基二极管芯片 |
-
2013
- 2013-12-12 CN CN201310673011.1A patent/CN103633151A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005251786A (ja) * | 2004-03-01 | 2005-09-15 | Nippon Inter Electronics Corp | 半導体装置 |
| CN101569014A (zh) * | 2007-08-31 | 2009-10-28 | 住友电气工业株式会社 | 肖特基势垒二极管 |
| CN101872790A (zh) * | 2009-04-27 | 2010-10-27 | 得诣科技股份有限公司 | 具有外延式护环的肖特基二极管元件及其制作方法 |
| CN102184972A (zh) * | 2011-04-07 | 2011-09-14 | 江阴新顺微电子有限公司 | 双层硅外延片结构肖特基二极管芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576362A (zh) * | 2014-12-08 | 2015-04-29 | 天水天光半导体有限责任公司 | 一种100v肖特基二极管制作工艺 |
| CN106935486A (zh) * | 2017-05-05 | 2017-07-07 | 天津中环半导体股份有限公司 | 一种改善肖特基势垒层均匀性的清洗方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1957447B (zh) | Ⅲ族氮化物半导体晶体及其制造方法、ⅲ族氮化物半导体器件及其制造方法以及发光器件 | |
| US10181540B2 (en) | Solar cell and method of manufacturing the same | |
| ES2810301T1 (es) | Dispositivos nanoestructurados | |
| US9276163B2 (en) | Method for manufacturing silicon-based solar cell | |
| EP2293350A3 (en) | Solar cell and method for manufacturing the same | |
| CN103928540B (zh) | 光检测元件 | |
| CN103021492A (zh) | 碳化硅横向pin型微型核电池及其制造方法 | |
| WO2010013956A3 (en) | Solar cell, method of manufacturing the same, and solar cell module | |
| CN103378087B (zh) | 静电释放保护结构及其制造方法 | |
| GB201211759D0 (en) | Method for fabricating a rear contact heterojunction intrinsic thin layer silicon solar cell with only two masking steps and respective solar cell | |
| CN102290337B (zh) | 低压tvs用硅外延片的制造方法 | |
| US9397253B2 (en) | Light emitting diode and manufacturing method therefor | |
| US20110174372A1 (en) | Solar cell and electrode structure thereof | |
| JP5948148B2 (ja) | 光電変換装置 | |
| CN102414805A (zh) | 二极管的制造方法以及二极管 | |
| CN103633151A (zh) | 一种中高压肖特基二极管芯片结构及其制备方法 | |
| US20110308607A1 (en) | Group iii-v solar cell and method of manufacturing the same | |
| TW201733143A (zh) | 具有脈衝摻雜層的太陽能電池 | |
| CN210866178U (zh) | 一种集成化单向低容gpp工艺的tvs器件 | |
| KR101016183B1 (ko) | Ｔｖｓ급 제너 다이오드 및 그 제조 방법 | |
| CN103094358A (zh) | 一种肖特基二极管及其制造方法 | |
| CN105990465A (zh) | 异质结硅晶太阳能电池及其制造方法 | |
| CN103035773A (zh) | 光电转换装置 | |
| CN204361121U (zh) | 一种具有SiO2侧壁PN结保护制程结构的LED芯片 | |
| CN103311314A (zh) | 快恢复二极管及制作该二极管的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140312 |