CN101872790A - 具有外延式护环的肖特基二极管元件及其制作方法 - Google Patents
具有外延式护环的肖特基二极管元件及其制作方法 Download PDFInfo
- Publication number
- CN101872790A CN101872790A CN200910137640A CN200910137640A CN101872790A CN 101872790 A CN101872790 A CN 101872790A CN 200910137640 A CN200910137640 A CN 200910137640A CN 200910137640 A CN200910137640 A CN 200910137640A CN 101872790 A CN101872790 A CN 101872790A
- Authority
- CN
- China
- Prior art keywords
- schottky diode
- diode element
- epitaxial layers
- silicon
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开一种肖特基二极管元件结构，包含一硅基材；一外延硅层，设于该硅基材上；一环状沟渠，设于一切割道区域，且围绕着该外延硅层；一绝缘层，至少形成在该环状沟渠的一侧壁上；一硅化金属层，设于该外延硅层上；一导电层，设于该硅化金属层；以及一护环结构，设于该外延硅层中，并且与该绝缘层接壤。
Description
技术领域
本发明关于一种具有外延式护环的肖特基二极管(Schottky diode)元件，特别是一种具有低正向电压损耗(low forward voltage drop)的肖特基整流二极管(Schottky rectifier)元件及其制作方法。
背景技术
肖特基二极管是由微量掺杂的半导体(通常为N型)，与诸如金、银或铂等金属结合而成，因此其接面并非PN结(PN junction)。肖特基二极管是一种快速切换二极管，在应用上可作高频信号的整流作用。
请参阅图1，其所示为传统的肖特基二极管100的剖面结构。如图1所示，传统的肖特基二极管100形成在一N型外延硅层210上，N型外延硅层210可以是由一N型重掺杂的硅基材200以外延工艺长出。在N型外延硅层210的表面上，有一环状氧化层110，例如二氧化硅，其定义出一主动区域开口300，在主动区域开口300内的N型外延硅层210的表面上形成有一硅化金属层120，以及一导电层124，其设于硅化金属层120上，并填满主动区域开口300。在N型重掺杂的硅基材200的背面，形成有一导电层224，并使导电层224与N型重掺杂的硅基材200构成欧姆接触(ohmic contact)。在环状氧化层110下方的N型外延硅层210中形成有一P型护环(guard ring)结构230。
环状氧化层110的功能之一在于后续沾锡工艺时，用以防止从导电层124上溢流下来的锡膏直接接触到N型外延硅层210造成短路。此外，沿着环状氧化层110的外缘，是一切割道区域310。传统的肖特基二极管工艺的最后一道步骤就是沿着切割道区域310进行晶圆切割，形成一个一个的分离式元件。在切割道区域310中形成有一硅化金属层122以及一P型掺杂区域232。P型护环结构230与P型掺杂区域232彼此在空间上相隔一段距离，而不互相接触。
然而，上述传统的肖特基二极管100至少还有以下的缺点，待进一步的改良与改善：(1)在有限的硅片面积上，传统的肖特基二极管100的接触面积不易增加，导致其正向电压损耗不易降低；(2)传统的肖特基二极管100的P型护环结构230与N型外延硅层210之间的PN结230a过于突变(abrupt)，容易造成逆向漏电路径；以及(3)传统的肖特基二极管100的导电层124直接接触并跨在部分的环状氧化层110上，但在高温工作时，由于金属与二氧化硅的热膨胀系数差异，会造成金属与二氧化硅界面崩裂，导致反向电流增加，甚至使元件失效。
发明内容
本发明的主要目的在提供一种改良的肖特基二极管元件结构，以克服前述现有技术的不足与缺点。
根据本发明一较佳实施例，本发明提供一种具有外延式护环的肖特基二极管元件结构，包含一硅基材；一外延硅层，设于该硅基材上；一环状沟渠，设于一切割道区域，且围绕着该外延硅层；一绝缘层，至少形成在该环状沟渠的一侧壁上；一硅化金属层，设于该外延硅层上；一导电层，设于该硅化金属层；以及一护环结构，设于该外延硅层中，并且与该绝缘层接壤。
根据本发明另一较佳实施例，本发明提供一种具有外延式护环的肖特基二极管元件的制作方法，包含：提供一硅基材；于该硅基材上长出一外延硅层；于该外延硅层上形成一第一介电层；进行一离子植入工艺，在该外延硅层中形成一护环结构；去除该第一介电层；于该外延硅层上形成一第二介电层；刻蚀一切割道区域内的该第二介电层、该护环结构、该外延硅层及该硅基材，形成一环状沟渠；于该环状沟渠的内壁上形成一绝缘层；去除该第二介电层，暴露出该外延硅层；于该外延硅层上形成一硅化金属层；以及于该硅化金属层上形成一导电层。
为让本发明上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1所示为传统的肖特基二极管的剖面结构；
图2为依据本发明较佳实施例所示的肖特基二极管元件结构的剖面示意图；
图3至图9所示的是本发明肖特基二极管元件的制作方法示意图。
其中，附图标记
1肖特基二极管元件结构
12硅化金属层
14导电层
20N型重掺杂的硅基材
20a背面
21N型外延硅层
23P+护环结构
24导电层
30主动区域
31切割道区域
40深沟渠
42绝缘层
42a凸出部分
46带状间距
52薄硅氧层
52a硅氧层
54厚硅氧层
56氮化硅层
60光刻胶图案
60a开口
70光刻胶图案
70a开口
100肖特基二极管
110环状氧化层
120硅化金属层
124导电层
122硅化金属层
200N型重掺杂的硅基材
210N型外延硅层
224导电层
230P型护环结构
230a PN结
232P型掺杂区域
300主动区域开口
310切割道区域
具体实施方式
请参阅图2，其为依据本发明较佳实施例所绘示的具有外延式护环的肖特基二极管元件结构1的剖面示意图。如图2所示，本发明肖特基二极管元件结构1为形成在一N型外延硅层21上，N型外延硅层21可以是由一N型重掺杂的硅基材20以外延工艺长出。环绕在N型外延硅层21周围的，是一切割道(scribe line)区域31，其实际上为一向下穿过N型外延硅层21，并且直接深入到N型重掺杂的硅基材20的环状深沟渠40，其宽度约30微米左右，而环状深沟渠40的深度大于N型外延硅层21的厚度，根据本发明的较佳实施例，环状深沟渠40的深度约为10微米左右。其中，环状深沟渠40的垂直侧壁是由N型外延硅层21以及部分的N型重掺杂的硅基材20所构成，底部则是N型重掺杂的硅基材20。本发明的特色之一是环状深沟渠40直接定义出一主动区域30，使得主动区域30类似一个孤岛状结构。
根据本发明的较佳实施例，在N型外延硅层21中形成有一外延式P+护环(guard ring)结构23，其朝外连续地延伸到环状深沟渠40的侧壁或者切割道区域31。根据本发明的较佳实施例，外延式P+护环结构23的宽度可以介于15微米至35微米之间，较佳为20微米至30微米之间。在N型重掺杂的硅基材20的背面20a，形成有一导电层24，并使导电层24与N型重掺杂的硅基材20构成欧姆接触(ohmic contact)。
在主动区域30内的N型外延硅层21的平坦表面上形成有一硅化金属层12，例如，镍硅(NiSi)、铂化硅(PtSi)、钛硅(TiSi)等，以及一导电层14，例如，钛(Ti)、镍(Ni)、银(Ag)或其组合，设于硅化金属层12上，其中，硅化金属层12覆盖整个主动区域30。根据本发明的较佳实施例，导电层14不会覆盖住整个主动区域30，而是向内退缩并与环绕在N型外延硅层21周围的环状深沟渠40保持一特定带状间距46，例如，5微米(micrometer)至15微米左右。
根据本发明的较佳实施例，环状深沟渠40的垂直侧壁以及底部上形成有一绝缘层42，其厚度约为0.1微米至2微米之间，较佳为0.3微米至0.8微米之间，例如，0.5微米左右。根据本发明的较佳实施例，绝缘层42为一热氧化(thermal oxide)层，其具有一凸出部份42a，其凸出于硅化金属层12的表面约0.5微米左右，此凸出部份42a可以用来在后续沾锡工艺时，阻挡溢流的锡膏。根据本发明的较佳实施例，绝缘层42与导电层14互不接触，两者间的距离约为5微米至15微米之间。另外，由于环状深沟渠40的垂直侧壁上形成有绝缘层42，因此完全不用担心后续沾锡工艺中，溢流的锡膏会接触到N型外延硅层21，这使得工艺宽裕度及可靠度提升不少。
本发明肖特基二极管元件结构1至少包括以下的特点及优点：(1)本发明肖特基二极管元件结构1的主动区域30由环状深沟渠40直接定义出来的孤岛状结构，因此相较于现有技术，本发明的主动区域30的面积可以增加约32％，使正向电压损耗明显降低，并且能够增加可靠度测试正向冲击(forward surge)能力，散热效果更佳，有较佳的高温反向偏压表现；(2)本发明肖特基二极管元件结构1所采用的外延式P+护环结构23能彻底解决现有技术的突变PN结(Abrupt PN junction)230a(见图1)导致的漏电流问题，可提供更好的静电放电保护能力；以及(3)由于导电层14不会接触到绝缘层42，因此可以避免在高温工作时，金属与二氧化硅界面崩裂，所导致反向电流增加的问题。
请参阅图3至图9，其所示的是本发明肖特基二极管元件结构的制作方法示意图，其中，沿用相同的符号代表相同的区域或元件层。首先，如图3所示，提供一N型重掺杂的硅基材20，在N型重掺杂的硅基材20的背面20a形成有一厚硅氧层54，其厚度约为4000埃(angstrom)至6000埃左右。然后进行一外延工艺，在N型重掺杂的硅基材20的一面上长出N型外延硅层21，再以氧化法在N型外延硅层21的表面上形成薄硅氧层52，其厚度约为500埃左右。
如图4所示，接着在硅氧层52上形成一光刻胶图案60，其具有一开口60a，定义出欲在N型外延硅层21中植入P型掺杂物质的位置及范围，且此开口60a与部分的主动区域30边缘以及全部的切割道区域31重叠。随后，进行一离子植入工艺，经开口60a在N型外延硅层21中植入P型杂质，形成P+护环结构23。接着，进行一刻蚀工艺，经开口60a将部分的薄硅氧层52刻蚀除去，形成硅氧层52a。之后，将光刻胶图案60剥除。根据本发明的另一较佳实施例，也可以在形成P+护环结构23之后，先剥除光刻胶图案60，然后再完全去除薄硅氧层52。
如图5所示，在将光刻胶图案60剥除之后，可以进行一热推阱(thermaldrive-in)工艺，活化P+护环结构23内的掺杂物质。接着进行一化学气相沉积(chemical vapor deposition，CVD)工艺，在N型外延硅层21的表面上以及硅氧层52a上沉积一均匀厚度的氮化硅层56，其厚度约介于800埃至1200埃之间。
如图6所示，接着在氮化硅层56形成一光刻胶图案70，其具有一开口70a，定义出切割道区域31的位置及范围。随后，利用光刻胶图案70作为一刻蚀硬掩膜，进行一离子干刻蚀工艺，经开口70a非等向性的向下蚀穿氮化硅层56、P+护环结构23、N型外延硅层21，深入到N型重掺杂的硅基材20，同时形成一孤岛状的主动区域30以及环绕着主动区域30的环状深沟渠40。环状深沟渠40的宽度约30微米左右，而环状深沟渠40的深度大于N型外延硅层21的厚度，根据本发明的较佳实施例，环状深沟渠40的深度约为10微米左右。之后，将光刻胶图案70剥除。
如图7所示，在将光刻胶图案70剥除之后，接着进行一热氧化工艺，在环状深沟渠40的垂直侧壁上以及其底部形成厚度约为0.5微米左右的绝缘层42，例如，二氧化硅。绝缘层42具有凸出部份42a，其凸出于硅化金属层12(示于图9)的表面约0.5微米左右，此凸出部份42a可以用来在后续沾锡工艺时，阻挡溢流的锡膏。
如图8所示，接下来进行一刻蚀工艺，选择性的将剩下的氮化硅层56去除，然后进行另一刻蚀工艺，选择性的将硅氧层52a去除，暴露出N型外延硅层21的表面。然后，进行一抛光研磨工艺，将形成在N型重掺杂的硅基材20的背面20a上的厚硅氧层54研磨掉，暴露出N型重掺杂的硅基材20的背面20a。
如图9所示，接着在主动区域30内的N型外延硅层21的表面上形成一硅化金属层12，例如，NiCrSi，然后在硅化金属层12上以及N型重掺杂的硅基材20的背面20a上分别形成导电层14及导电层24。导电层14及导电层24可以是Ti、Ni、Ag或其组合。根据本发明的较佳实施例，硅化金属层12覆盖整个主动区域30，但是导电层14不会覆盖住整个主动区域30，而是向内退缩并与环绕在N型外延硅层21周围的环状深沟渠40保持一特定带状间距46，例如，5微米至15微米左右。根据本发明的另一较佳实施例，硅化金属层12为TiSi，导电层14为Ni、Ag或其组合。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (20)
1.一种具有外延式护环的肖特基二极管元件结构，其特征在于，包含：
一硅基材；
一外延硅层，设于该硅基材上；
一环状沟渠，设于一切割道区域内，且围绕着该外延硅层；
一绝缘层，至少形成在该环状沟渠的一侧壁上；
一硅化金属层，设于该外延硅层上；
一导电层，设于该硅化金属层；以及
一护环结构，设于该外延硅层中，并且与该绝缘层接壤。
2.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该环状沟渠定义出一主动区域。
3.根据权利要求2所述的肖特基二极管元件结构，其特征在于，该硅化金属层覆盖住全部的该主动区域。
4.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该环状沟渠的深度大于N型外延硅层的厚度。
5.根据权利要求1所述的肖特基二极管元件结构，其特征在于，其特征在于，该环状深沟渠的深度为10微米。
6.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该绝缘层具有一凸出部份，其凸出于该硅化金属层的表面。
7.根据权利要求6所述的肖特基二极管元件结构，其特征在于，该凸出部份凸出于该硅化金属层的表面0.5微米。
8.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该硅基材为一N型重掺杂的硅基材。
9.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该外延硅层为一N型外延硅。
10.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该绝缘层包含二氧化硅。
11.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该硅化金属层包含镍硅或铂化硅或钛硅。
12.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该导电层包含钛或镍或银或其组合。
13.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该护环结构为一P+护环结构。
14.根据权利要求1所述的肖特基二极管元件结构，其特征在于，该导电层与该环状沟渠之间保持一带状间距。
15.一种肖特基二极管元件的制作方法，其特征在于，包含：
提供一硅基材；
于该硅基材上长出一外延硅层；
于该外延硅层上形成一第一介电层；
进行一离子植入工艺，于该外延硅层中形成一护环结构；
去除该第一介电层；
于该外延硅层上形成一第二介电层；
刻蚀一切割道区域内的该第二介电层、该护环结构、该外延硅层及该硅基材，形成一环状沟渠；
在该环状沟渠的内壁上形成一绝缘层；
去除该第二介电层，暴露出该外延硅层；
于该外延硅层上形成一硅化金属层；以及
于该硅化金属层上形成一导电层。
16.根据权利要求15所述的肖特基二极管元件的制作方法，其特征在于，该环状沟渠的深度大于该外延硅层的厚度。
17.根据权利要求15所述的肖特基二极管元件的制作方法，其特征在于，在去除该第二介电层之前，进行一热推阱工艺，活化该护环结构内的杂质。
18.根据权利要求15所述的肖特基二极管元件的制作方法，其特征在于，该第一介电层为硅氧层。
19.根据权利要求15所述的肖特基二极管元件的制作方法，其特征在于，该第二介电层为氮化硅层。
20.根据权利要求15所述的肖特基二极管元件的制作方法，其特征在于，该绝缘层具有一凸出部分，其凸出于该硅化金属层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910137640A CN101872790A (zh) | 2009-04-27 | 2009-04-27 | 具有外延式护环的肖特基二极管元件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910137640A CN101872790A (zh) | 2009-04-27 | 2009-04-27 | 具有外延式护环的肖特基二极管元件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101872790A true CN101872790A (zh) | 2010-10-27 |
Family
ID=42997552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910137640A Pending CN101872790A (zh) | 2009-04-27 | 2009-04-27 | 具有外延式护环的肖特基二极管元件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101872790A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633151A (zh) * | 2013-12-12 | 2014-03-12 | 天津中环半导体股份有限公司 | 一种中高压肖特基二极管芯片结构及其制备方法 |
| CN103887168A (zh) * | 2012-12-19 | 2014-06-25 | 竹懋科技股份有限公司 | 萧特基整流元件的制造方法及形成方法 |
| CN105470242A (zh) * | 2016-01-21 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 密封环及具有密封环的半导体结构 |
| CN106024761A (zh) * | 2016-05-26 | 2016-10-12 | 中山港科半导体科技有限公司 | 一种功率半导体芯片背面金属结构及其制备方法 |
| CN111344866A (zh) * | 2017-09-14 | 2020-06-26 | 株式会社电装 | 半导体装置及其制造方法 |
-
2009
- 2009-04-27 CN CN200910137640A patent/CN101872790A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887168A (zh) * | 2012-12-19 | 2014-06-25 | 竹懋科技股份有限公司 | 萧特基整流元件的制造方法及形成方法 |
| CN103887168B (zh) * | 2012-12-19 | 2017-03-01 | 竹懋科技股份有限公司 | 萧特基整流元件的制造方法及形成方法 |
| CN103633151A (zh) * | 2013-12-12 | 2014-03-12 | 天津中环半导体股份有限公司 | 一种中高压肖特基二极管芯片结构及其制备方法 |
| CN105470242A (zh) * | 2016-01-21 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 密封环及具有密封环的半导体结构 |
| CN105470242B (zh) * | 2016-01-21 | 2018-05-08 | 上海华虹宏力半导体制造有限公司 | 密封环及具有密封环的半导体结构 |
| CN106024761A (zh) * | 2016-05-26 | 2016-10-12 | 中山港科半导体科技有限公司 | 一种功率半导体芯片背面金属结构及其制备方法 |
| CN111344866A (zh) * | 2017-09-14 | 2020-06-26 | 株式会社电装 | 半导体装置及其制造方法 |
| CN111344866B (zh) * | 2017-09-14 | 2023-06-16 | 株式会社电装 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9905666B2 (en) | Trench schottky rectifier device and method for manufacturing the same | |
| US8569780B2 (en) | Semiconductor power device with embedded diodes and resistors using reduced mask processes | |
| US20100258899A1 (en) | Schottky diode device with an extended guard ring and fabrication method thereof | |
| CN1870301B (zh) | 氮化镓半导体器件 | |
| KR100879337B1 (ko) | 저전압 펀치스루 양방향 과도 전압 억압 디바이스 및 이를제조하는 방법 | |
| US8004009B2 (en) | Trench MOSFETS with ESD Zener diode | |
| US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
| US20090212321A1 (en) | Trench IGBT with trench gates underneath contact areas of protection diodes | |
| CN105074886B (zh) | 碳化硅半导体器件及其制造方法 | |
| JP2018129378A (ja) | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 | |
| JP3983671B2 (ja) | ショットキーダイオード | |
| US8283749B2 (en) | Bipolar junction transistor guard ring structures and method of fabricating thereof | |
| US6121122A (en) | Method of contacting a silicide-based schottky diode | |
| CN101872790A (zh) | 具有外延式护环的肖特基二极管元件及其制作方法 | |
| US20090166795A1 (en) | Schottky diode of semiconductor device and method for manufacturing the same | |
| US7820473B2 (en) | Schottky diode and method of manufacture | |
| US9508711B2 (en) | Semiconductor device with bipolar junction transistor cells | |
| TWI405318B (zh) | 靜電放電防護裝置及其製造方法與用於靜電放電裝置之汲極 | |
| JP4942255B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US11417778B2 (en) | Semiconductor MPS diode with reduced current-crowding effect and manufacturing method thereof | |
| CN113555448B (zh) | 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法 | |
| CN100431167C (zh) | 双极结型晶体管及其制造方法 | |
| JP2005005486A (ja) | 炭化けい素半導体装置 | |
| TWI597853B (zh) | 蕭基二極體結構及其形成方法 | |
| JP4957050B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20101027 |