CN103887168A - 萧特基整流元件的制造方法及形成方法 - Google Patents
萧特基整流元件的制造方法及形成方法 Download PDFInfo
- Publication number
- CN103887168A CN103887168A CN201210553498.5A CN201210553498A CN103887168A CN 103887168 A CN103887168 A CN 103887168A CN 201210553498 A CN201210553498 A CN 201210553498A CN 103887168 A CN103887168 A CN 103887168A
- Authority
- CN
- China
- Prior art keywords
- layer
- ditches
- irrigation canals
- oxide layer
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 230000002262 irrigation Effects 0.000 claims description 72
- 238000003973 irrigation Methods 0.000 claims description 72
- 230000004888 barrier function Effects 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 18
- 239000004744 fabric Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 9
- 229910052914 metal silicate Inorganic materials 0.000 claims description 7
- 238000004151 rapid thermal annealing Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 230000008654 plant damage Effects 0.000 claims description 3
- 230000035755 proliferation Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 abstract 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910010380 TiNi Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种萧特基整流元件的制造方法及形成方法，包含于含n-磊晶层/n+基板形成并图案化一绝缘层以定义主动区，随后，施以离子布植，再形成一绝缘层间隙壁，再以其为硬式罩幕，蚀刻该n-磊晶层，以形成沟渠；接着，在去除硬式罩幕后施以热氧化制造工艺，以全面形成第一氧化层，随后沈积一多晶硅层以填补该些沟渠，至少溢出该些沟渠，再施以非等向回蚀刻制造工艺。随后于定义接触区后，施以自对准金属硅化物制造工艺，再形成一顶部金属层。另一实施例是利用扩散退火制造工艺，替代形成绝缘层间隙壁。其余制造工艺同第一实施例。本发明也包含同时形成终止区沟渠的步骤。
Description
技术领域
本发明系有关于半导体制造工艺，特别是指一种新的沟槽型萧特基二极管结构及其制造方法，特别是在平台区和沟渠相接处设有p型布植区，藉由该p型布植区的形成可达到在反相电压时在通道的上方就形成空乏区以关闭电流以使漏电流降到最低。
背景技术
本发明系有关于半导体制造工艺，特别是指一种新的沟槽型萧特基二极管结构，并具有场氧化层形成于沟渠底部以使漏电流降到最低。
萧特基二极管系一种重要的功率元件，广范应用于电源供应器的开关、马达控制、电信开关、工厂自动化、电子自动化等等及许多高速电力开关应用。这些功率元件通常需要的特性包括可以承载极大的正向电流，及降低正向电流电阻率减少功耗。
有许多已公开的功率元件都可以达到上述高承载电流与耐高逆向偏压的特性。例如，Hsu等人于美国专利第2011/0227152号公开案，专利名称”Trench DMOS Device withImproved termination Structure for High Voltage Applications”。该元件的结构如图1A所示，主动区设有沟渠MOS结构包含沟渠栅极氧化层21、多晶硅14形成于n-漂移层10A中，另金属硅化物16则形成沟渠MOS结构及平台的上方，平台指的是沟渠MOS结构与沟渠MOS结构之间n-漂移层10A的上表面，一终止区沟渠结构12则相邻于平台的一侧，包含有多晶硅侧壁14S/栅极氧化层21、一终止区氧化层15覆盖部分之多晶硅侧壁14S并向终止区沟渠的底部延伸至终止区沟渠的另一侧壁及平台上，而另一顶部金属层18则覆盖主动区并延伸至覆盖终止区沟渠底部的终止区氧化层15。该公开案为增加耐压能力，另于终止区氧化层15下方先植入p-区22，以提高元件受逆偏压时的耐压能力及减少漏电流。该案系延续其于IEEE ELECTRON DEVICELETTERS,vol.22,No.11,p.531(2001);”A Novel Trench Termination Design For 100VTMBS Diode Application”中所揭露的一种萧特基整流结构。当时，并没有在终止区氧化层15下方先植入ｐ-区22。
事实上，在终止区沟渠结构下方引入ｐ-区22可参考吴在美国专利第7,078.780号专利名称”Schottky barrier diode and method of making the same”，如图1B所示即揭示先离子布植p型杂质于终止区沟渠底部再利用沟渠侧壁的氧化层21及氮化层35为罩幕高温氧化产生场氧化层50而将离子布植之p型杂质往场氧化层下方驱赶，而形成ｐ-区22。该专利同时也在主动区沟渠下方形成场氧化层50及p-区22。以提高耐高压的能力，图1B的38即为逆偏压时的空乏区。
本发明的一目的是揭露另一种萧特基整流元件，p-区是位于平台的左右两角落，用以降低逆偏压时的漏电流。
发明内容
本发明揭露一种萧特基整流元件(Schottky rectifier device)及其制造方法。该方法包含下列步骤：首先，提供一n+半导体基板具有一n-磊晶层形成于其上；此处的n-指的是轻掺杂n型导电性杂质，n+指的是重掺杂导电性杂质。接着，形成一绝缘层于n-磊晶层上；随后，图案化绝缘层以定义主动区与终止区，该主动区内包含复数个第一沟渠的预定图案，该终止区内形成一第二沟渠的预定图案；接着，施以离子布植于该n-磊晶层形成复数个p+重掺杂区，随后，形成绝缘层间隙壁，再施以一快速热退火工艺，活化离子，绝缘层间隙壁可确保该些p型重掺杂区都有一部分被绝缘层间隙壁所覆盖;紧接着，以该绝缘层为硬式罩幕，施以蚀刻制造工艺于该n-磊晶层形成第一沟渠及第二沟渠。随后移除硬式罩幕。
再施以热氧化制造工艺以形成第一氧化层于该些沟渠底部、侧壁、该第一沟渠彼此之间的平台，该第一氧化层作为栅极氧化层；再接着，沈积一导电性杂质掺杂之多晶硅层以填补该些沟渠；施以非等向蚀刻之回蚀刻制造工艺，以该些平台上的该第一氧化层为蚀刻终止层，而在该第二沟渠的侧壁形成多晶硅间硅壁；随后，以CVD形成一第二氧化层覆盖主动区及终止区。
定义接触区图案，以裸露该主动区接触，及裸露该第二沟渠侧壁多晶硅层的上半部；
施以自对准金属硅化物制造工艺，以使得裸露的该主动区接触及裸露的该第二沟渠侧壁多晶硅层的上半部形成金属硅化物层；再形成顶部金属层于该主动区及该终止层；紧接着，定义顶部金属层以形成阳极，以使该顶部金属层由主动区向第二沟渠区延伸至沟渠底部的部分第二氧化层上；研磨基板背面n+半导体至一定厚度，再接着，形成一金属层于该n+半导体基板背面，以做为n+半导体基板背面阴极。
依据本发明的第二实施例，上述，使每一平台顶部两侧都有p+重掺杂区的步骤，也可以如下变化:在离子布植以p+重掺杂区之后，施以一扩散退火制造工艺，活化离子，并横向扩大该些p型重掺杂区，以取代上述形成绝缘层间隙壁覆盖p型重掺杂区再快速热退火步骤;紧接着，以该绝缘层为硬式罩幕，施以蚀刻制造工艺于该n-磊晶层形成第一沟渠及第二沟渠。
另，依据本发明的一实施例，终止区沟渠可以是两侧壁形的水沟型，也可以仅单侧的峭壁平台型或者是数个和主动区沟渠相同的沟渠，有一様的沟渠氧化层、多晶硅层，而终止区沟渠及平台另有加厚的氧化层。
附图说明
图1A显示习知沟渠式DMOS结构。
图1B显示另一习知沟渠式整流元件结构。
图2A显示依据本发明之第一实施例制造工艺，在硬式罩幕形成后，进行离子布植的横截面示意图。
图2B显示依据本发明之第一实施例制造工艺，在去除光阻图案后形成再一氧化层于硬式罩幕上的横截面示意图。
图2C显示依据本发明之第一实施例制造工艺，施以非等向性蚀刻技术以形成间隙壁于硬式罩幕的侧壁以保护布植区的横截面示意图。
图2D显示依据本发明之第一实施例制造工艺，施以非等向性蚀刻技术以形成主动区沟渠及终止区沟渠，再去除硬式罩幕的横截面示意图。
图2E显示依据本发明之第一实施例制造工艺，先高温氧化以形成栅极氧化层再回填多晶硅的横截面示意图。
图2F显示依据本发明之第一实施例制造工艺，回蚀多晶硅层后在沉积氧化层，再以光阻图案定义接触区的横截面示意图。
图2G显示依据本发明之第一实施例制造工艺，施以蚀刻技术以光阻图案为罩幕以裸露接触区的横截面示意图。
图2H显示依据本发明之第一实施例制造工艺，施以自对准形成金属硅化物的横截面示意图。
图2I显示依据本发明之第一实施例制造工艺，沈积顶部金属层，再以光阻图案定义终止区的顶部金属层延伸部的横截面示意图。
图2J显示依据本发明之第一实施例制造工艺，蚀刻未被罩幕的顶部金属的横截面示意图。
图3A显示依据本发明之第二实施例制造工艺，在硬式罩幕形成后，进行离子布植的横截面示意图。
图3B显示依据本发明之第二实施例制造工艺，施以高温扩散退火以使布植区的横向延伸的横截面示意图。
图3C显示依据本发明之第二实施例制造工艺，施以非等向性蚀刻技术以形成主动区沟渠及终止区沟渠，再去除硬式罩幕的横截面示意图。
图3D显示依据本发明之第二实施例制造工艺，最后所得到的元件结构图。
图4显示依据本发明方法可形成另一种终止区平台。
图5显示依据本发明方法可形成再一种终止区平台。
主要元件符号说明：
场氧化层50 p-区22
空乏区38 氮化硅层35
重掺杂的n+半导体基板100、10B n-磊晶层105、10A
主动区115A 终止区115T、12
第一氧化层110 间隙壁氧化层110S
p+型重掺杂区120 p型掺杂的多晶硅140、14
多晶硅间隙壁140S、14S 栅极(或第三)氧化层110G、21
光阻图案115、145、185 终止区间(或第四)氧化层110D、40
金属硅化物层160、16 顶部金属层180、18
半导体背面金属层190
具体实施方式
本发明之沟渠型萧特基整流元件结构最特别的是在电流通道的两个上边角设有p+型掺杂区，而逆向偏压下除主动区沟渠的p型复晶硅产生空乏区，p+型掺杂区也产生空乏区将平台下的通道夹止，而达到防止漏电流的目的。以下将详述制造方法。以下的说明中，跟随于n或p后的“-”号代表轻掺杂，而“+”表示重掺杂。
请参考图2A所示的横截面示意图，首先提供一n型杂质重掺杂的n+半导体基板100具有一n型杂质掺杂的n-磊晶层105、一第一氧化层110形成于其上。该第一氧化层110系藉由热氧化制造工艺或化学气相沈积(CVD)形成，厚度约10~1000nm。
接着，定义一光阻图案115以做为第一氧化层110的蚀刻罩幕及离子布植的罩幕。光阻图案115包含定义终止区115T及主动区115A的图案。随后，以该光阻图案115为罩幕，以n-磊晶层105为蚀刻终止层，施以蚀刻步骤以去除未被光阻图案115所罩幕的第一氧化层110。紧接着，再进行p型杂质的离子布植，用以在n-磊晶层105的上表面形成p+型重掺杂区120。布植的能量和剂量分别为10-1000keV及1×1011-1×1016/cm2。
随后，请参考图2B，去光阻图案115之后，再进行快速热退火(RTA)以回复离子布植损伤。RTA的温度约为700-1100℃，30秒至120秒。再沉积一厚度约40-1000nm的第二氧化层110S利用化学气相沈积(CVD)形成于其上。
紧接着，请参考图2C，施以非等向性氧化层的回蚀步骤，以n-磊晶层105为蚀刻终止层，用以在第一氧化层110的图案上，形成间隙壁氧化层110S。间隙壁氧化层110S可以保护下方的p+型掺杂区120。
请参考图2D，以第一氧化层110及间隙壁氧化层110S氧化层为硬式罩幕，施以沟渠蚀刻步骤，以形成主动区115A内的沟渠122A及终止区115T的终止区沟渠122T。在主动区115A内，沟渠深宽比约为1:1-10:1。间隙壁氧化层110S下的p+型重掺杂区120受到保护而留存。在本步骤后，终止区沟渠122T具有两侧壁。随后，去除以稀释的氢氟酸去除第一氧化层110。
紧接着，请参考图2E，先施以沟渠氧化层的热氧化制造工艺步骤。例如，在炉管温度约为800-1200℃下导入氧气，以成长一厚度约20-1000nm的第三氧化层110G。第三氧化层110G可以做为栅极氧化层。另一方面，第三氧化层110G的成长过程也可以修复沟渠蚀刻损伤。随后，一包含p型导电性杂质的气氛下，以电浆辅助化学气相沉积法(PECVD)沈积一p型掺杂多晶硅140。p型掺杂多晶硅140至少要溢出主动区沟渠122A。
随后，请参考图2F，施以非等向性蚀刻技术，并以第三氧化层110G为蚀刻终止层的多晶硅回蚀技术，蚀刻p型掺杂的多晶硅140。此步骤后，将在终止区115T的沟渠122T侧壁形成多晶硅间隙壁140S。
紧接着，再次以化学气相沉积法沈积第四氧化层110D，第四氧化层110D的厚度以预定终止区氧化层的厚度为准，然后再以光阻图案145定义接触区。接触区包括裸露主动区及多晶硅间隙壁140S的上半部。
随后，请参考图2G，以光阻图案145为罩幕，去除未被光阻图案145罩幕的第四氧化层110D于形成接触区，以p型掺杂多晶硅140及通道n-磊晶层105为蚀刻终止层。随后，去除光阻图案145。
请参考图2H，于接触区再形成自对准金属硅化物层(self-aligned silicidelayer)160。金属硅化物层160藉由溅镀法沉积于n-磊晶层105的正表面上。阻障金属层材料可以选自Ti、Ni、Cr、Mo、Pt、Zr、W等。于氮气环境下实施高温退火制造工艺以形成金属硅化物层160，以作为阻障金属层。未反应之金属层再以湿蚀刻去除。
紧接着，在顶部金属层180沈积及终止区光阻图案185两个步骤下形成了顶部层金属层180的定义，再移除未被罩幕的顶部金属层180，如图2I所示。顶部金属层180的材料可以选自TiNi/Ag或TiW/Al或Al。
如图2J所示，去除光阻图案185，研磨基板背面n+半导体至一定厚度，沉积另一金属层190于基板背表面形成阴极。
本发明的结构也可以经由以下的第二实施例的变化来达成。例如，图3A的步骤与图2A相同。紧接着，参考图3B，去光阻图案115之后，再进行扩散退火，以回复离子布植损伤，同时将p+型重掺杂区120横向及纵向扩大深入于第一氧化层110下方。本步骤中，p型杂质的横向扩散宽度与深度与扩散退火的温度及杂质的种类相关。
请参考图3C，以第一氧化层110为蚀刻罩幕，进行干式蚀刻制造工艺，用以在n-磊晶层105形成沟渠，随后，以稀释的氢氟酸将氧化层去除。与第一实施例相较，第二实施例并没有使用氧化层间隙壁增加硬式罩幕的宽度，因此，若定义硬式罩幕的光阻图案115不变时，将使沟渠的宽度变窄，相对地，平台宽度变大。若p型导电性杂质横向扩散深度不足时将使得后续蚀刻后的平台上方两侧之两个p+型掺杂区120距离变大，这将影响逆向偏压时是否空乏区够大以阻挡漏电流。故，定义硬式罩幕时，这些因素必须一并考虑。
随后，一如第一实施例中的图2E至图2J的描绘，先施以沟渠氧化层的氧化步骤。随后，沈积一p型掺杂多晶硅140。
再施以非等向性蚀刻技术，以去除平台上方多余的p型掺杂的多晶硅140。此步骤后，将在终止区115T的沟渠侧壁形成间隙壁140S。紧接着、沈积第四氧化层110T，以光阻图案145为罩幕以增加终止区氧化层厚度，及形成主动区接触再形成自对准金属硅化物层160及顶部金属层180沈积及定义。一如前述，最后的结构如图3D所示，图3D相同于图2J。
另依据本发明的方法，终止区沟渠并不限于上述图示水沟型的终止区沟渠，例如终止区沟渠也可以如图4所式的终止区沟渠，在靠近主动区的一侧的峭壁后沟渠底是平台延伸至晶圆的切割道。
再一种终止区沟渠的态様，如图5所示，它没有像第一实施例所示的大水沟，而是和主动区相同的沟渠，它只是在全面沉积第四氧化层110D后，定义接触区时，保留切割道旁的数个沟渠作为终止区(该区的氧化层110D不移除)。其余的阻障金属层160形成、顶部金属层180及阴极金属层190都与第一实施例相同，故不再赘述。
依据本发明之方法，本发明至少可以获致以下的好处。
本发明的制造工艺方法要比传统方法简单。
主动区的平台上方两角落也具有p型掺杂区，于逆向偏压时，可增强空乏区夹止效果，而降低漏电流。
终止区氧化层既宽且又平坦，因此，空乏区的弯折区可预期要比传统的元件更远离主动区。
以上所述仅为本发明之较佳实施例而已，并非用以限定本发明之申请专利范围；凡其他未脱离本发明所揭示之精神下所完成之等效改变或修饰，均应包含在本发明权利要求范围内。
Claims (7)
1.一种萧特基整流元件的制造方法，其特征在于，所述的制造方法至少包含以下步骤:
提供一n+半导体基板由下到上包含一n-磊晶层及一绝缘层；
形成一光阻图案于所述的绝缘层/n-磊晶层上以定义主动区沟渠及终止区沟渠位置；
蚀刻所述的绝缘层，以所述的n-磊晶层为蚀刻终止层，所述的光阻图案为罩幕；
施以离子布植，以形成复数个p型重掺杂区于所述的n-磊晶层，以所述的光阻图案/绝缘层图案为罩幕；
去除所述的光阻图案；
形成间隙壁氧化层于绝缘层之侧壁，以覆盖部分之p型重掺杂区;
以所述的绝缘层及其间隙壁为硬式罩幕，蚀刻所述的n-磊晶层，以形成所述之主动区沟渠及终止区沟渠；
去除所述的硬式罩幕；
施以热氧化制造工艺以形成第一氧化层于所述的沟渠侧壁、底部及平台上；
沈积一导电性杂质掺杂之多晶硅层以填补所述的沟渠，至少溢出所述的主动区沟渠；
施以非等向回蚀刻制造工艺，以所述的平台上的所述的第一氧化层为蚀刻终止层，以移除多余之多晶硅层，并于所述的终止区沟渠侧壁形成多晶硅间隙壁；
全面形成第二氧化层以加厚所述的终止区底部的氧化层；
定义包含主动区及部分多晶硅间隙壁的接触区；
施以自对准金属硅化物制造工艺，以形成金属硅化物层于所述的接触区以作为阻障金属层；
形成顶部金属层于所述的阻障金属层，并延伸至所述的终止区沟渠底一预定长度；
研磨基板背面n+半导体至一定厚度；及
形成一金属层于所述的n+半导体基板背面，以做为n+半导体基板背面阴极。
2.如权利要求1所述的制造方法，其特征在于，所述的形成间隙壁于绝缘层之侧壁，包含先形成一氧化层以覆盖所述的绝缘层，再施以非等向性蚀刻技术，去除所述的绝缘层上方的氧化层。
3.如权利要求1所述的制造方法，其特征在于，所述的自对准金属硅化物制造工艺包含溅镀一金属层于裸露之表面，再施以退火制造工艺以形成金属硅化物，再湿蚀刻以移除未反应之金属层。
4.如权利要求1所述的制造方法，其特征在于，所述的制造方法更包含在离子布植及去光阻图案后，进行快速热退火(RTA)以回复离子布植损伤。
5.一种萧特基整流元件的制造方法，其特征在于，所述的制造方法至少包含以下步骤:
提供一n+半导体基板由下到上包含一n-磊晶层及一绝缘层；
形成一光阻图案于所述的绝缘层/n-磊晶层上以定义主动区沟渠及终止区沟渠位置；
蚀刻所述的绝缘层，以所述的n-磊晶层为蚀刻终止层，所述的光阻图案为罩幕；
施以离子布植，以形成复数个p型重掺杂区于所述的n-磊晶层，以所述的光阻图案/绝缘层图案为罩幕；
去除所述的光阻图案；
施以扩散退火制造工艺，以活化离子，除纵向扩散外并使p型重掺杂区横向扩散至所述的绝缘层下方而受到所述的绝缘层保护；
以所述的绝缘层为硬式罩幕，蚀刻所述的n-磊晶层，以形成所述之主动区沟渠及终止区沟渠；
去除所述的硬式罩幕；
施以热氧化制造工艺以形成第一氧化层于所述的沟渠侧壁、底部及平台上；
沈积一导电性杂质掺杂之多晶硅层以填补所述的沟渠，至少溢出所述的主动区沟渠；
施以非等向回蚀刻制造工艺，以所述的平台上的所述的第一氧化层为蚀刻终止层，以移除多余之多晶硅层，并于所述的终止区沟渠侧壁形成多晶硅间隙壁；
全面形成第二氧化层以加厚所述的终止区底部的氧化层；
定义包含主动区及部分多晶硅间隙壁的接触区；
施以自对准金属硅化物制造工艺，以形成金属硅化物层于所述的接触区以作为阻障金属层；
形成顶部金属层于所述的阻障金属层，并延伸至所述的终止区沟渠底一预定长度；
研磨基板背面n+半导体至一定厚度；
形成一金属层于所述的n+半导体基板背面，以做为n+半导体基板背面阴极。
6.如权利要求5所述的制造方法，其特征在于，所述的形成终止区氧化层步骤包含全面沈积一氧化层至一预定厚度再以光阻图案定义接触区，再移除未被罩幕之所述的氧化层。
7.一种萧特基整流元件之主动区的形成方法，其特征在于，所述的形成方法至少包含以下步骤:
提供一n+半导体基板由下到上包含一n-磊晶层及一绝缘层；
形成一光阻图案于所述的绝缘层/n-磊晶层上以定义主动区沟渠；
蚀刻所述的绝缘层，以所述的n-磊晶层为蚀刻终止层，所述的光阻图案为罩幕；
施以离子布植，以形成复数个p型重掺杂区于所述的n-磊晶层，以所述的光阻图案/绝缘层图案为罩幕；
去除所述的光阻图案；
形成间隙壁氧化层于所述的绝缘层之侧壁，以覆盖部分之p型重掺杂区;
以所述的绝缘层及其间隙壁为硬式罩幕，蚀刻所述的n-磊晶层，以形成所述之主动区沟渠；
去除所述的硬式罩幕；
施以热氧化制造工艺以形成第一氧化层于所述的主动区些沟渠侧壁、底部及平台上；
沈积一导电性杂质掺杂之多晶硅层以填补所述的沟渠，至少溢出所述的主动区沟渠；
施以非等向回蚀刻制造工艺，以所述的平台上的所述的第一氧化层为蚀刻终止层，以移除多余之多晶硅层，并于所述的终止区沟渠侧壁形成多晶硅间隙壁；
定义包含主动区及部分多晶硅间隙壁的接触区；
施以自对准金属硅化物制造工艺，以形成金属硅化物层于所述的接触区以作为阻障金属层；及
形成顶部金属层于所述的阻障金属层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210553498.5A CN103887168B (zh) | 2012-12-19 | 2012-12-19 | 萧特基整流元件的制造方法及形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210553498.5A CN103887168B (zh) | 2012-12-19 | 2012-12-19 | 萧特基整流元件的制造方法及形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887168A true CN103887168A (zh) | 2014-06-25 |
| CN103887168B CN103887168B (zh) | 2017-03-01 |
Family
ID=50956006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210553498.5A Active CN103887168B (zh) | 2012-12-19 | 2012-12-19 | 萧特基整流元件的制造方法及形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887168B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900719A (zh) * | 2015-05-12 | 2015-09-09 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管终端结构及其制备方法 |
| WO2016086689A1 (zh) * | 2014-12-05 | 2016-06-09 | 无锡华润上华半导体有限公司 | 沟槽型肖特基势垒二极管及其制备方法 |
| CN107123691A (zh) * | 2017-04-27 | 2017-09-01 | 中航（重庆）微电子有限公司 | 一种混合结沟槽型的肖特基势垒二极管 |
| CN107359209A (zh) * | 2017-07-27 | 2017-11-17 | 广微集成技术（深圳）有限公司 | 半导体器件及相应制造方法 |
| CN109473353A (zh) * | 2018-09-11 | 2019-03-15 | 上海芯导电子科技有限公司 | 一种tmbs器件的制备方法 |
| CN113078062A (zh) * | 2021-03-26 | 2021-07-06 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1738010A (zh) * | 2004-04-19 | 2006-02-22 | 竹懋科技股份有限公司 | 功率萧特基整流装置及其制造方法 |
| US20070290234A1 (en) * | 2006-06-16 | 2007-12-20 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| TW200921792A (en) * | 2007-11-14 | 2009-05-16 | Chip Integration Tech Co Ltd | High switching speed two mask schottky diode with high field breakdown |
| CN101872790A (zh) * | 2009-04-27 | 2010-10-27 | 得诣科技股份有限公司 | 具有外延式护环的肖特基二极管元件及其制作方法 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
-
2012
- 2012-12-19 CN CN201210553498.5A patent/CN103887168B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1738010A (zh) * | 2004-04-19 | 2006-02-22 | 竹懋科技股份有限公司 | 功率萧特基整流装置及其制造方法 |
| US20070290234A1 (en) * | 2006-06-16 | 2007-12-20 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| TW200921792A (en) * | 2007-11-14 | 2009-05-16 | Chip Integration Tech Co Ltd | High switching speed two mask schottky diode with high field breakdown |
| CN101872790A (zh) * | 2009-04-27 | 2010-10-27 | 得诣科技股份有限公司 | 具有外延式护环的肖特基二极管元件及其制作方法 |
| CN102157568A (zh) * | 2011-02-01 | 2011-08-17 | 英属维京群岛商节能元件股份有限公司 | 金属氧化物半导体p-n 结面二极管结构及其制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016086689A1 (zh) * | 2014-12-05 | 2016-06-09 | 无锡华润上华半导体有限公司 | 沟槽型肖特基势垒二极管及其制备方法 |
| CN105720109A (zh) * | 2014-12-05 | 2016-06-29 | 无锡华润上华半导体有限公司 | 一种沟槽型肖特基势垒二极管及其制备方法 |
| CN104900719A (zh) * | 2015-05-12 | 2015-09-09 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管终端结构及其制备方法 |
| CN107123691A (zh) * | 2017-04-27 | 2017-09-01 | 中航（重庆）微电子有限公司 | 一种混合结沟槽型的肖特基势垒二极管 |
| CN107359209A (zh) * | 2017-07-27 | 2017-11-17 | 广微集成技术（深圳）有限公司 | 半导体器件及相应制造方法 |
| CN109473353A (zh) * | 2018-09-11 | 2019-03-15 | 上海芯导电子科技有限公司 | 一种tmbs器件的制备方法 |
| CN113078062A (zh) * | 2021-03-26 | 2021-07-06 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管的制造方法 |
| CN113078062B (zh) * | 2021-03-26 | 2022-12-30 | 光华临港工程应用技术研发(上海)有限公司 | 一种肖特基二极管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103887168B (zh) | 2017-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887168A (zh) | 萧特基整流元件的制造方法及形成方法 | |
| US20150028414A1 (en) | Insulated gate semiconductor device structure | |
| TW200536128A (en) | Schottky barrier diode and method of making the same | |
| EP1742257A1 (en) | Method of manufacturing a semiconductor power device | |
| CN106449757A (zh) | 一种SiC基沟槽型场效应晶体管及其制备方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN104576743A (zh) | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 | |
| CN113053738A (zh) | 一种分裂栅型沟槽mos器件及其制备方法 | |
| CN104112768A (zh) | 半导体装置及其终端区结构 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| CN101567320A (zh) | 功率mos晶体管的制造方法 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| CN113921607B (zh) | 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法 | |
| CN101924103A (zh) | 沟槽式功率mosfet及其制造方法 | |
| CN115101592B (zh) | 沟槽型晶体管及其制造方法 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN106935645A (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| TWI511305B (zh) | 蕭特基整流元件之製造方法 | |
| CN113314592B (zh) | 一种集成sbr的低损耗高压超结器件及其制备方法 | |
| CN104241283B (zh) | 双沟渠式整流器及其制造方法 | |
| CN203733800U (zh) | 半导体装置及其终端区结构 | |
| CN208173597U (zh) | 一种超低正向压降的Trench肖特基器件 | |
| CN103824774B (zh) | 沟渠式mos整流器及其制造方法 | |
| CN108231560A (zh) | 一种控制电极制备方法及mosfet功率器件 | |
| CN101800193B (zh) | 沟渠式金氧半导体元件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190703 Address after: Hsinchu County, Taiwan, China Co-patentee after: Jinan Jingheng Electronics Co., Ltd. Patentee after: Chip Integration Technology Co., Ltd. Address before: Hsinchu County, Taiwan, China Patentee before: Chip Integration Technology Co., Ltd. |