JP5948148B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP5948148B2
JP5948148B2 JP2012118188A JP2012118188A JP5948148B2 JP 5948148 B2 JP5948148 B2 JP 5948148B2 JP 2012118188 A JP2012118188 A JP 2012118188A JP 2012118188 A JP2012118188 A JP 2012118188A JP 5948148 B2 JP5948148 B2 JP 5948148B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon semiconductor
silicon
single crystal
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012118188A
Other languages
English (en)
Other versions
JP2013008960A (ja
JP2013008960A5 (ja
Inventor
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012118188A priority Critical patent/JP5948148B2/ja
Publication of JP2013008960A publication Critical patent/JP2013008960A/ja
Publication of JP2013008960A5 publication Critical patent/JP2013008960A5/ja
Application granted granted Critical
Publication of JP5948148B2 publication Critical patent/JP5948148B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281Shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022433Particular geometry of the grid contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Description

本発明は、光電変換装置に関する。
近年、地球温暖化対策として、発電時に二酸化炭素の排出の無い光電変換装置が注目されている。その代表例としては、単結晶シリコンや多結晶シリコンなどの結晶性シリコン基板を用いた太陽電池が知られている。
結晶性シリコン基板を用いた太陽電池では、結晶性シリコン基板の導電型とは逆の導電型となる層を不純物の拡散によって該結晶性シリコン基板の一方の面側に形成する、所謂ホモ接合を有する構成が広く用いられている。
また、結晶性シリコン基板の一方の面、または両面に、該結晶性シリコン基板とは光学バンドギャップ及び導電型の異なる非晶質シリコンを成膜してヘテロ接合を形成し、界面特性を向上させた太陽電池が特許文献1、及び特許文献2に開示されている。
特開平4−130671号公報 特開平10−135497号公報
上述したヘテロ接合を有する太陽電池では、一導電型の単結晶シリコン基板と該単結晶シリコン基板とは逆の導電型を有する非晶質半導体層との間にi型の非晶質半導体層を介在したp−n接合を形成している。
上記p−n接合領域におけるi型の非晶質半導体層の介在は、単結晶シリコン基板の表面欠陥を終端するとともに急峻な接合を形成する効果を奏し、ヘテロ界面でのキャリアの再結合低減に寄与する。
一方、接合を形成するための非晶質半導体層は、不純物を多く含むため局在準位が多く、キャリアの再結合が起こりやすい領域である。また、非晶質であるが故に電気伝導度が小さいこともあり、横方向の伝導特性が十分でないことから、該非晶質半導体層上にはキャリアの移動を助長する透光性導電膜を必要とする。
透光性導電膜には、表面パッシベーション膜、及び反射防止膜としての効果を併せ持たせることができるが、酸化膜や窒化膜などの絶縁膜よりもその効果は劣る。また、透光性導電膜の単結晶半導体の光吸収波長範囲における透過率は90%前後であり、光吸収損失の要因ともなっている。
以上の問題点を顧み、本発明の一態様では、接合領域においてキャリアの再結合を低減する構造を有するヘテロ接合型の光電変換装置を提供することを目的の一つとする。また、透光性導電膜を用いない構成とすることで電気特性を向上させたヘテロ接合型の光電変換装置を提供することを目的の一つとする。
本明細書で開示する本発明の一態様は、単結晶シリコン基板の表面に形成された凸部の頂部にキャリア濃度の高い接合層が形成され、該接合層上に電流収集電極が設けられた構造の光電変換装置に関する。
本明細書で開示する本発明の一態様は、頂部が平坦な格子状の凸部、及び該凸部間の凹部からなる凹凸を一方の面に有する一導電型の単結晶シリコン基板と、凸部の頂部に形成されたi型の第1のシリコン半導体層と、第1のシリコン半導体層上に形成された単結晶シリコン基板とは逆の導電型を有する第2のシリコン半導体層と、第2のシリコン半導体層上に形成された第1の電極と、単結晶シリコン基板の一方の面において、単結晶シリコン基板、第1のシリコン半導体層、第2のシリコン半導体層、及び第1の電極の積層構造の表面を覆うように形成されたi型の第3のシリコン半導体層と、第3のシリコン半導体層上に形成された単結晶シリコン基板とは逆の導電型を有する第4のシリコン半導体層と、第4のシリコン半導体層上に形成された保護膜と、単結晶シリコン基板の他方の面に形成されたi型の第5のシリコン半導体層と、第5のシリコン半導体層上に形成された単結晶シリコン基板と同じ導電型を有する第6のシリコン半導体層と、第6のシリコン半導体層上に形成された第2の電極と、を有することを特徴とする光電変換装置である。
なお、本明細書等における「第1」、「第2」などの序数詞は、構成要素の混同を避けるために付すものであり、順序や数を限定するものではないことを付記する。
上記第1の電極の幅は、第2のシリコン半導体層の幅よりも小さくしても良い。
また、上記保護膜は、透光性を有する絶縁膜であることが好ましい。
また、本明細書で開示する本発明の他の一態様は、頂部が平坦な格子状の凸部、及び該凸部間の凹部からなる凹凸を両面に有する一導電型の単結晶シリコン基板と、単結晶シリコン基板の一方の面における凸部の頂部に形成されたi型の第1のシリコン半導体層と、第1のシリコン半導体層上に形成された単結晶シリコン基板とは逆の導電型を有する第2のシリコン半導体層と、第2のシリコン半導体層上に形成された第1の電極と、単結晶シリコン基板の一方の面において、単結晶シリコン基板、第1のシリコン半導体層、第2のシリコン半導体層、及び第1の電極の積層構造の表面を覆うように形成されたi型の第3のシリコン半導体層と、第3のシリコン半導体層上に形成された単結晶シリコン基板とは逆の導電型を有する第4のシリコン半導体層と、第4のシリコン半導体層上に形成された第1の保護膜と、単結晶シリコン基板の他方の面における凸部の頂部に形成されたi型の第5のシリコン半導体層と、第5のシリコン半導体層上に形成された単結晶シリコン基板と同じ導電型を有する第6のシリコン半導体層と、第6のシリコン半導体層上に形成された第2の電極と、単結晶シリコン基板の他方の面において、単結晶シリコン基板、第5のシリコン半導体層、第6のシリコン半導体層、及び第2の電極の積層構造の表面を覆うように形成された第7のシリコン半導体層と、第7のシリコン半導体層上に形成された単結晶シリコン基板と同じ導電型を有する第8のシリコン半導体層と、第8のシリコン半導体層上に形成された第2の保護膜と、を有することを特徴とする光電変換装置である。
上記凹部は、逆四角錐の形状とすることが好ましい。または上記凹部には上記凸部よりも高さの低い複数の凸部及び該凸部間の凹部からなる凹凸が形成されていても良い。換言すると、凹部の表面は鋸歯状の形状を有していても良く、鋸歯状の形状の凸部は該格子状の凸部よりも小さい。
第3のシリコン半導体層のうち、第2のシリコン半導体層及び第4のシリコン半導体層で挟まれ、かつ第2のシリコン半導体層及び第4のシリコン半導体層と接触している領域は、第2のシリコン半導体層及び第4のシリコン半導体と同じ導電型であり、その他の領域はi型であることが好ましい。
なお、本明細書において、同じ導電型の範囲には、キャリア濃度が異なるものを含める。従って、同じ導電型であっても意図的にキャリア濃度を異ならせた層や領域については、その都度説明を行う。
また、第2のシリコン半導体層は、第4のシリコン半導体層よりもキャリア濃度を高くすることが好ましい。
また、第6のシリコン半導体層は、上記単結晶シリコン基板よりもキャリア濃度を高くすることが好ましい。
また、単結晶シリコン基板の両面に凹凸が形成されている光電変換装置の構成において、第1の電極及び第2の電極の幅は、第2のシリコン半導体層及び第6のシリコン半導体層の幅よりも小さくしても良い。
また、単結晶シリコン基板の両面に凹凸が形成されている光電変換装置の構成において、第7のシリコン半導体層のうち、第6のシリコン半導体層及び第8のシリコン半導体層で挟まれ、かつ第6のシリコン半導体層及び第8のシリコン半導体層と接触している領域は、第6のシリコン半導体層及び第8のシリコン半導体と同じ導電型であり、その他の領域はi型であることが好ましい。
また、単結晶シリコン基板の両面に凹凸が形成されている光電変換装置の構成において、第6のシリコン半導体層は、第8のシリコン半導体層よりもキャリア濃度が高いことが好ましい。
また、上記第1の保護膜及び第2の保護膜は、透光性を有する絶縁膜であることが好ましい。
本発明の一態様を用いることにより、接合領域におけるキャリアの再結合の影響を低減することができる。また、透光性導電膜を用いない構成とすることで電気特性を向上させたヘテロ接合型の光電変換装置を提供することができる。
光電変換装置を説明する断面図。 光電変換装置を説明する断面図。 光電変換装置を説明する断面図。 光電変換装置を説明する平面図。 光電変換装置の作製方法を説明する断面図。 光電変換装置の作製方法を説明する断面図。 光電変換装置の作製方法を説明する断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
本実施の形態では、本発明の一態様における光電変換装置、及びその作製方法について説明する。
図1(A)、(B)は、本発明の一態様における光電変換装置を例示した断面図である。該断面図は、図4に示す本発明の一態様における光電変換装置の一部を例示する平面図の線分A1−A2の断面に相当する。なお、図4は、明瞭化のために第3のシリコン半導体層130、第4のシリコン半導体層140、及び保護層230を省いて図示している。
図1(A)に示す本発明の一態様における光電変換装置は、頂部が平坦な格子状の凸部、及び該凸部間の凹部からなる凹凸が一方の面に形成された一導電型の単結晶シリコン基板100を有する。単結晶シリコン基板100の一方の面において、該凸部の頂部には、第1のシリコン半導体層110、第2のシリコン半導体層120、及び第1の電極210が順に積層され、単結晶シリコン基板100の表面及び該積層構造の表面を覆うように第3のシリコン半導体層130、第4のシリコン半導体層140、及び保護層230が順に積層されている。また、単結晶シリコン基板100の他方の面においては、該単結晶シリコン基板上に第5のシリコン半導体層150、第6のシリコン半導体層160、及び第2の電極220が順に積層されている。なお、この光電変換装置の構造においては、凹凸がある側が受光面となる。
図1(B)に示す本発明の一態様における光電変換装置は、頂部が平坦な格子状の凸部、及び該凸部間の凹部からなる凹凸が両面に形成された一導電型の単結晶シリコン基板100を有する。単結晶シリコン基板100の一方の面において、該凸部の頂部には、第1のシリコン半導体層110、第2のシリコン半導体層120、及び第1の電極210が順に積層され、単結晶シリコン基板100表面及び該積層構造の表面を覆うように第3のシリコン半導体層130、第4のシリコン半導体層140、及び保護層230が積層されている。また、単結晶シリコン基板100の他方の面においては、該凸部の頂部に第5のシリコン半導体層150、第6のシリコン半導体層160、及び第2の電極220が順に積層され、単結晶シリコン基板100表面及び該積層構造の表面を覆うように第7のシリコン半導体層170、第8のシリコン半導体層180、及び保護層231が順に積層されている。なお、この光電変換装置の構造においては、両面を受光面とすることができる。
図1(A)の構造と図1(B)の構造は、単結晶シリコン基板100の表面に形成される凹凸、及びその頂部に積層される半導体層の積層構造が片面のみにあるか、両面にあるかの点で異なる。なお該凹凸の高さ、及び周期は、1μm以上100μm以下とすることが好ましい。ここで、該凹凸の高さとは、単結晶シリコン基板100の最も厚さの小さい部分の上表面から凸部の頂部までの距離を言う。
図1(A)の構造においては、受光面から入射された光は、表面の凹凸によって単結晶シリコン基板100内に光が斜めに進行することから、光路長の増大とともに光励起キャリアが増大する。また、裏面からの反射光が表面で全反射する、所謂光閉じ込め効果を起こさせることもできる。そして、凹凸が形成されていない裏面側は表面積が小さいため、表面欠陥量が比較的少なく、キャリアの再結合も比較的少なくすることができる。ただし、受光面は凹凸が形成された側に限られる。
一方、図1(B)の構造においては、単結晶シリコン基板100内に進行した光は、基板両面の凹凸によって基板内部で反射を繰り返しやすくなり、図1(A)の構造よりも更に光路長を増大させることができる。また、両面を受光面とすることができるため、光源からの直接光だけでなく、他の物体からの反射光などの間接光も光電変換に寄与させることができる。ただし、両面に凹凸のある単結晶シリコン基板は表面積が大きいため、表面欠陥量が比較的多く、図1(A)の構造と比較してキャリアは再結合しやすい構造となる。
従って、図1(A)の構造と図1(B)の構造は、設置場所等によって優劣が異なるため、実施者が目的に応じて選択すれば良い。
なお、凸部の頂部に形成された第1の電極210及び第2の電極220上の半導体層及び絶縁膜の一部が取り除かれ、該電極の一部が露出している構造とする(図示せず)。また、該電極が露出した領域に接する取り出し用の電極を設けても良い。このような構造とすることで、該光電変換装置と負荷、または他の光電変換装置との電気的な接続が容易となる。
上記構造において、単結晶シリコン基板100と接する第1のシリコン半導体層110、第3のシリコン半導体層130、第5のシリコン半導体層150、及び第7のシリコン半導体層170は、i型のシリコン半導体で形成されており、単結晶シリコン基板100の表面欠陥を終端することができる。従って、キャリアの再結合を低減することができ、特に開放電圧(Voc)及び曲線因子(F.F.)を向上させる効果を有する。なお、本明細書において、i型の半導体とは、フェルミ準位がバンドギャップの中央近傍に位置する所謂真性半導体の他、半導体に含まれるp型若しくはn型を付与する不純物が1×1020cm−3以下の濃度であり、光伝導度が暗伝導度よりも高い半導体を指す。
例えば、第1のシリコン半導体層110、第3のシリコン半導体層130、第5のシリコン半導体層150、及び第7のシリコン半導体層170は、非晶質シリコンまたは微結晶シリコンで形成することができる。または、結晶シリコン領域及び非晶質シリコン領域を含んでも良い。
上記結晶シリコン領域は、単結晶シリコン基板100と接する領域においては、該単結晶シリコン基板の原子配列を受け継いだ、結晶成長領域である。従って、該単結晶シリコン基板と該結晶シリコン領域との間には、明瞭な界面は形成されず、両者は実質的に一体となっている。すなわち、該結晶シリコン領域は、該単結晶シリコン基板と同程度の高い結晶性を有し、極めて不純物や欠陥の少ない領域であるといえる。
なお、SIMS分析における単結晶シリコン基板100と上記結晶シリコン領域との間の領域における大気成分等の不純物濃度は、酸素を5×1020cm−3以下、炭素を3×1019cm−3以下、窒素を2×1018cm−3以下とすることが好ましい。これらの濃度より多い該不純物が該領域に存在していると、結晶成長を不完全とさせる要因や光電変換装置の電気特性を低下させる要因となる。
また、単結晶シリコン基板100と接する上記結晶シリコン領域上には、非晶質シリコン領域が形成されている。該非晶質シリコン領域は、該結晶シリコン領域と連続形成された領域である。例えば、該結晶シリコン領域及び該非晶質シリコン領域は、プラズマCVD法などを用いて該結晶シリコン領域を形成した後に、洗浄や搬送などを含む他の工程を一切介さずに該非晶質シリコン領域を形成する。または、該結晶シリコン領域の形成プロセス終了前に該非晶質シリコン領域の形成プロセスを開始することにより形成する。
このように、他の工程が行われずに連続形成された上記結晶シリコン領域と上記非晶質シリコン領域の間には、不純物濃度の高い領域や酸化層などが生成されることなく、明瞭な界面が形成されない。従って、両者は実質的に連続した構造、または連続的に変化する構造を有しているということができる。
なお、上記結晶シリコン領域及び上記非晶質シリコン領域を含む領域においては、結晶シリコンは水素を含む非晶質シリコンで覆れており、これにより、欠陥の起因となる、結晶シリコンの表面に存在する未結合手が終端される。
上記の説明の通り、単結晶シリコン基板100と上記結晶シリコン領域、及び上記結晶シリコン領域と上記非晶質シリコン領域との間には明瞭な界面が形成されないため、界面に存在する欠陥や不純物により形成される局在準位の影響を排除することができる。また、該結晶シリコン領域は欠陥が少なく、該結晶シリコン領域及び該非晶質シリコン領域を含む領域全体における欠陥の絶対量を少なくすることができるため、キャリアの再結合を低減させることができる。
また、上記結晶シリコン領域の表面は、高さ及び周期がナノメートルサイズから数百ナノメートルサイズの凹凸形状をしており、この形状も前述した凹凸の光学的効果と同等の作用を有する。従って、図1(A)、(B)に示す光電変換装置は、マイクロメートルサイズの凹凸の表面にナノメートルサイズの凹凸を有する構造とすることができるため、光学的効果によって電気特性を大きく向上させることができる。
第2のシリコン半導体層120は、単結晶シリコン基板100とは逆の導電型を有する半導体層である。従って、単結晶シリコン基板100と第2のシリコン半導体層120との間には、第1のシリコン半導体層110を介してp−n接合が形成される。なお、第2のシリコン半導体層120は、導電性を付与する不純物を含む非晶質シリコンまたは微結晶シリコンで形成することができる。
第2のシリコン半導体層120上に形成される第1の電極210は、電流収集電極であり、図4の平面図で示すように格子状に形成される。なお、図4に示すように凸部の一辺を逆四角錐型の底辺の一辺とした凹部を形成するには、単結晶シリコン基板100として(100)面を初期表面とし、該一辺が<110>軸に水平または垂直となるように構成すれば良い。また、図4に示す格子の形状は一例であり、凸部または凹部の幅や形状は限定されない。ただし、図4の平面図において、凹部を開口領域とした場合、その開口率(開口領域と格子の全面積に対する開口領域の面積比)は50%以上とすることが好ましい。また、同平面図における凹部の一辺は、好ましくは1μm以上100μm以下とし、更に好ましくは、10μm以上50μm以下とする。
また、第1の電極210が形成された単結晶シリコン基板100の一方の面においては、該単結晶シリコン基板100、第1のシリコン半導体層110、第2のシリコン半導体層120、及び第1の電極210の積層構造の表面を覆うように第3のシリコン半導体層130、及び第4のシリコン半導体層140が順に形成されている。
前述したように、第3のシリコン半導体層130はi型のシリコン半導体層であり、単結晶シリコン基板100の一方の表面を覆い、その欠陥を終端するために設けられる。
また、第4のシリコン半導体層140は、単結晶シリコン基板100とは逆の導電型を有する半導体層である。従って、単結晶シリコン基板100と第4のシリコン半導体層140との間には、第3のシリコン半導体層130を介してp−n接合が形成される。なお、第4のシリコン半導体層140は、導電性を付与する不純物を含む非晶質シリコンまたは微結晶シリコンで形成することができる。
なお、第2のシリコン半導体層120は、第4のシリコン半導体層140よりもキャリア濃度を高く形成することが好ましい。このような構成を明瞭化するため、本明細書においては、第4のシリコン半導体層140などの相対的にキャリア濃度の低い半導体層の導電型をn型またはp型と呼称するのに対し、第2のシリコン半導体層120などの相対的にキャリア濃度の高い半導体層の導電型をp型またはn型と呼称することがある。
上述した構成によって、単結晶シリコン基板100の一方の面においては、ほぼ全面にp−n接合が形成されるが、第4のシリコン半導体層140と第1の電極210との間には、抵抗の高いi型の第3のシリコン半導体層130が介在するため、第4のシリコン半導体層140に流入したキャリアは第3のシリコン半導体層130を通して直接収集することができない。
しかしながら、第3のシリコン半導体層130の一部には、p型またはn型の領域240が形成されており、該領域がキャリアの収集に寄与する。領域240は、導電型を付与する不純物を含む第2のシリコン半導体層120及び第4のシリコン半導体層140で挟まれる領域であり、該領域が接している該半導体層から膜厚方向に導電型を付与する不純物が拡散することによって形成される。従って、領域240は、第2のシリコン半導体層120及び第4のシリコン半導体層140と同じ導電型を有するため、該領域を介して、第4のシリコン半導体層140は、第2のシリコン半導体層120と接続することができ、第4のシリコン半導体層140に流入したキャリアも有効に収集することができる。
p−n接合が形成されない側の単結晶シリコン基板100の他方の面においては、図1(A)と図1(B)では構造が異なるため、それぞれについて説明する。
図1(A)の構造においては、凹凸が形成されない単結晶シリコン基板100の他方の面に第5のシリコン半導体層150、第6のシリコン半導体層160、及び第2の電極220が順に積層されている。第5のシリコン半導体層150は前述したようにi型のシリコン半導体層であり、単結晶シリコン基板100の他方の面の表面を覆い、その欠陥を終端するために設けられる。
第6のシリコン半導体層160は、単結晶シリコン基板100と同じ導電型を有し、該単結晶シリコン基板100よりもキャリア濃度の高い不純物半導体層である。単結晶シリコン基板100と第6のシリコン半導体層160との間には、第5のシリコン半導体層150を介してp−p接合またはn−n接合が形成される。つまり、第6のシリコン半導体層160は、BSF(Back Surface Field)層として作用する。BSF層を設けることにより、少数キャリアがp−n接合側にはね返されることから、第2の電極220近傍でのキャリアの再結合を防止することができる。なお、第6のシリコン半導体層160は、導電性を付与する不純物を含む非晶質シリコンまたは微結晶シリコンで形成することができる。
図1(B)の構造においては、一方の面と同じように凹凸が形成された単結晶シリコン基板100の他方の面を有する。従って、第6のシリコン半導体層160及び第8のシリコン半導体層180以外は、単結晶シリコン基板100の一方の面に形成した積層構造と同様の構造を他方の面にも形成すれば良い。本実施の形態においては、第1のシリコン半導体層110と第5のシリコン半導体層150、第3のシリコン半導体層130と第7のシリコン半導体層170、第1の電極210と第2の電極220、保護層230と保護層231のそれぞれは、同じ材料及び膜厚で形成することができる。なお、第6のシリコン半導体層160、及び第8のシリコン半導体層180の導電型は、単結晶シリコン基板100と同じ導電型であり、かつ該単結晶シリコン基板よりもキャリア濃度の高いシリコン半導体層とする。また、第1の電極210と第2の電極220の材料や膜厚は異なっていても良い。第5のシリコン半導体層150、及び第7のシリコン半導体層170は、前述したようにi型のシリコン半導体層であり、単結晶シリコン基板100の他方の面の表面を覆い、その欠陥を終端するために設けられる。また、第6のシリコン半導体層160、及び第8のシリコン半導体層180は、BSF層として作用する。
まとめると、本発明の一態様における光電変換装置は、一導電型の単結晶シリコン基板100の少なくとも一方の面上に、格子状のi型シリコン半導体層(110、150)、該単結晶シリコン基板100と逆の導電型のシリコン半導体層(120、160)、および電極(210、220)をこの順で有し、これらで形成された格子の開口領域に凹部が設けられている。そして該凹部、格子状の該i型シリコン半導体層(110、150)、該シリコン半導体層(120、160)、及び該電極(210、220)を覆うように、i型シリコン半導体層(130、170)、該単結晶シリコン基板と導電型が逆であり、かつ該シリコン半導体層(120、160)よりもキャリア濃度の小さいシリコン半導体層(140、180)、および保護層(230、231)がこの順で設けられている。
なお、第7のシリコン半導体層170には、領域240と同様に表裏で接する不純物を含む半導体層から膜厚方向全体に不純物が拡散し、導電型が付与された領域241が形成されているため、第8のシリコン半導体層180は、第6のシリコン半導体層160と接続することができ、第8のシリコン半導体層180に流入したキャリアも有効に収集することができる。
なお、本発明の一態様における光電変換装置においては、前述した凹凸による光学的効果の他、p−n接合またはp−n接合を凸部の頂部に設けることによって光電変換装置の電気特性を向上させる特徴を有している。
p−n接合による光電変換装置では、p−n接合内の電界を高め、拡散電位を高めることが電気特性を向上させる一つの手段となる。一般的にはキャリア濃度の高いp型半導体またはn型半導体を用いて接合を形成することで拡散電位を高めることができるが、p型半導体及びn型半導体は導電型を付与する不純物を多く含み、該不純物は局在準位を増加させてしまう。また、該局在準位によって界面準位の生成が進み、接合部近傍でキャリアの再結合が誘発されてしまう。従って、光電変換装置の電気特性は逆に低下してしまう。
一方、本発明の一態様における光電変換装置では、単結晶シリコン基板100の一方の面において、キャリア濃度の高いp型半導体またはn型半導体を凸部の頂部のみに設けてp−n接合を形成し、その他の領域には、相対的にキャリア濃度の低いp型半導体及びn型半導体を設けてp−n接合を形成している。このような構造により、キャリア濃度の高いp型半導体及びn型半導体を用いたp−n接合領域の占有面積を小さくすることができ、拡散電位を高めながらも界面準位の影響によるキャリアの再結合を極力抑えることができる。従って、特に開放電圧、及び曲線因子を向上させることができる。
また、本発明の一態様における光電変換装置では、例えば数十μm間隔で第1の電極210を設けているため、凹部のp−n接合部から第4のシリコン半導体層140に流入したキャリアも効率良く第2のシリコン半導体層120を介して第1の電極210で収集することができる。
そのため、インジウム錫酸化物(ITO)などの透光性導電膜を必要としない構成とすることができる。透光性導電膜を不要とすることで、光電変換に有効な光の透過率の高い材料を保護層230、231として設けることができ、光吸収損失を低減させることができる。このような材料には、例えば酸化シリコン膜や窒化シリコン膜などの絶縁膜がある。該絶縁膜は透光性導電膜よりも半導体層表面のパッシベーション特性及び光の反射防止特性が優れており、特に短絡電流を向上させることができる。従って、本発明の一態様における光電変換装置は、開放電圧、曲線因子、及び短絡電流を向上させることができ、変換効率を高めることができる。
また、本発明の一態様の光電変換装置は、図2(A)、(B)に示す構造とすることもできる。図2(A)、(B)に示す構造は、図1(A)、(B)の構造とは、第2のシリコン半導体層120と第1の電極210の界面の幅に対して、第1の電極210の幅が小さく形成されている点で異なる。また、第2(B)に示す構造は、図1(B)の構造とは、第6のシリコン半導体層160と第2の電極220の界面の幅に対して、第2の電極220の幅が小さく形成されている点でも異なる。
図2(A)、(B)に示す構造では、凸部の頂部において第2のシリコン半導体層120の幅よりも第1の電極210の幅が小さく形成されている。そのため、第2のシリコン半導体層120と第4のシリコン半導体層140に挟まれる第3のシリコン半導体層130の一部の領域240が図1(A)、(B)の構造よりも拡大され、領域240を介した第2のシリコン半導体層120と第4のシリコン半導体層140のコンタクト特性を改善することができる。また、図2(B)における領域241も図1(B)の構造よりも拡大され、領域241を介した第6のシリコン半導体層160と第8のシリコン半導体層180のコンタクト特性を改善することができる。
また、本発明の一態様の光電変換装置は、図3(A)、(B)に示す構造とすることもできる。図3(A)、(B)に示す構造は、図1(A)、(B)の構造とは、凹部に複数の凹凸が形成されている点で異なる。換言すると、図3(A)、(B)に示す構造は、凹部に鋸歯状の表面を有している。なお、凹部に形成される凹凸の形状や数は図示されたものに限定されない。
図3(A)、(B)に示す構造では、凹部に微細な複数の凹凸を形成されているため、すなわち鋸歯状の表面を有しているため、単結晶シリコン基板100内に侵入した光の基板表裏での反射が助長され、光路長を増大することができる。
なお、本発明の一態様は、図1(B)、図2(B)、及び図3(B)の光電変換装置の構造を相互に取り入れた形状の光電変換装置であっても良い。例えば、p−n接合側を図1の構造とし、BSF側を図2(B)の構造などとしても良い。
次に、図1(A)に示す構造の光電変換装置の作製方法について説明する。また、図2(A)及び図3(A)の構造の光電変換装置の作製方法についても適宜説明する。なお、図1(B)、図2(B)及び図3(B)の構造の光電変換装置については、図1(A)、図2(A)及び図3(A)の作製方法を参照することにより作製することができるため、その詳細は省略する。
本発明の一態様に用いることのできる単結晶シリコン基板100の導電型、及び製法は限定されず、実施者が適宜選択すれば良い。本実施の形態では、n型の単結晶シリコン基板を用いる例を説明する。
まず、単結晶シリコン基板100の一方の面上にプラズマCVD法を用いて第1のシリコン半導体層110を形成する。第1のシリコン半導体層110の膜厚は3nm以上50nm以下とすることが好ましい。ここでは、第1のシリコン半導体層110は、i型の非晶質シリコンとし、膜厚は5nmとする。
第1のシリコン半導体層110は、例えば、反応室にモノシランを導入し、反応室内の圧力を100Pa以上200Pa以下、電極間隔を10mm以上40mm以下、カソード電極の面積を基準とする電力密度を8mW/cm以上50mW/cm以下、基板温度を150℃以上300℃以下とする条件で形成することができる。
次いで、第1のシリコン半導体層110上に第2のシリコン半導体層120を形成する。第2のシリコン半導体層120の膜厚は3nm以上50nm以下とすることが好ましい。ここでは、第2のシリコン半導体層120は、p型の非晶質シリコンとし、膜厚は10nmとする。
第2のシリコン半導体層120は、反応室にモノシラン:水素ベースのジボラン(0.1%)=1:(2〜50)の流量比率で導入し、反応室内の圧力を100Pa以上200Pa以下とし、電極間隔を10mm以上40mm以下とし、カソード電極の面積を基準とする電力密度を8mW/cm以上50mW/cm以下、基板温度を150℃以上300℃以下とする条件で形成することができる。
次いで、第2のシリコン半導体層120上に第1の電極210を形成するための導電層210a(図5(A)参照)。導電層210aには、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。
次いで、単結晶シリコン基板100の他方の面に、プラズマCVD法を用いて第5のシリコン半導体層150を形成する。第5のシリコン半導体層150の厚さは、3nm以上50nm以下とすることが好ましい。ここでは、第5のシリコン半導体層150は、i型の非晶質シリコンとし、膜厚は5nmとする。第5のシリコン半導体層150は、第1のシリコン半導体層110と同様の成膜条件にて形成することができる。
次いで、第5のシリコン半導体層150上に第6のシリコン半導体層160を形成する。第6のシリコン半導体層160の厚さは3nm以上50nm以下とすることが好ましい。ここでは、第6のシリコン半導体層160は、n型の非晶質シリコンであり、膜厚は10nmとする。
第6のシリコン半導体層160は、反応室にモノシラン:水素ベースのホスフィン(0.5%)=1:(1〜50)の流量比率で導入し、反応室内の圧力を100Pa以上200Pa以下とし、電極間隔を8mm以上40mm以下とし、カソード電極の面積を基準とする電力密度を8mW/cm以上50mW/cm以下、基板温度を150℃以上300℃以下とする条件で形成することができる。
なお、本実施の形態において、上記シリコン半導体層の形成に用いるプラズマCVDの電源には周波数60MHzのRF電源を用いるが、13.56MHz、27.12MHz、または100MHzのRF電源を用いても良い。また、連続放電だけでなく、パルス放電にて形成を行っても良い。パルス放電を行うことで、膜質の向上や気相中で発生するパーティクルを低減することができる。
次いで、第6のシリコン半導体層160上に第2の電極220を形成する(図5(B)参照)。第2の電極220には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法を用いて、銀ペーストや、銅ペーストなどの導電性材料を含有する樹脂を用いて形成しても良い。
次いで、図4の平面図に示すような第1の電極210の上面形状を有するレジストマスク300を導電層210a上に形成する。また、第2の電極220上にも全面にレジストマスク301を形成する。該レジストマスクには、公知のフォトリソグラフィ法、スクリーン印刷法、またはディスペンス法などを用いて形成することができる。
次いで、レジストマスク300で覆われた領域以外の導電層210aをウエットエッチングなどの公知の方法でエッチングし、第1の電極210を形成する。
そして、格子状の第1の電極210で囲われた領域が凹部となるように、第2のシリコン半導体層120、第1のシリコン半導体層110、単結晶シリコン基板100の一部をエッチングする(図5(C)参照)。
上記凹部は、結晶シリコンのアルカリエッチングにおける面方位に対するエッチングレートの違いを利用して逆四角錐状に形成する。エッチング液には比較的低濃度のアルカリ溶液、例えば、1〜6%の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができる。該エッチング液の温度は70〜90℃とし、30〜60分間、基板を該エッチング液に浸漬する。この処理により、単結晶シリコン基板100表面に、第1の電極が頂部に形成された凸部、及び該凸部間に形成される逆四角錐状の凹部を形成することができる。なお、この工程において、レジストマスク300、301が剥離されても、第1の電極210及び第2の電極220がマスクとなるため問題無い。
次に、上記エッチング工程で形成されたシリコン表層の酸化層を取り除き、該酸化層に残存するアルカリ溶液の成分を取り除く。アルカリ金属、例えばNaイオンやKイオンがシリコン中に侵入するとライフタイムが低減し、光電変換装置の電気特性が著しく低下してしまう。なお、この酸化層を除去するには、1〜5%の希フッ酸を用いれば良い。
次に、フッ酸と硝酸を混合した混酸、または、それらに酢酸を混合した混酸を用いて単結晶シリコン基板100の表面をエッチングし、金属成分などの不純物を除去することが好ましい。酢酸を混合することで、硝酸の酸化力を維持し、エッチング工程を安定にする効果、及びエッチングレートを調整する効果が得られる。例えば、各酸の体積比率は、フッ酸(約50%):硝酸(60%以上):酢酸(90%以上)=1:(1.5〜3):(2〜4)とすることができる。なお、この混合酸(フッ硝酢酸)を用いたエッチングを行う場合は、上述の希フッ酸を用いた酸化層の除去工程を省くこともできる。
なお、図2(A)の構造の光電変換装置を作製するには、上記凹部の形成後に第1の電極210を横方向からエッチングし、第1の電極210の幅を小さくすれば良い(図7(A)参照)。ただし、レジストマスク300のアルカリ耐性が弱い場合には、第1の電極210を形成後に第1の電極210を覆うレジストマスク302を形成し、その後に上記凹部の形成を行えば良い(図7(B)参照)。
また、図3(A)に示す構造の光電変換装置を作製するには、上記凹部を形成するためのエッチング条件を調整すれば良い。例えば、エッチング時間を短くすることで、該凹部には複数の凹凸(すなわち、鋸歯形状)を形成することができる。また、上記エッチング液にイソプロピルアルコールを添加すると該凹凸のサイズを小さくすることができるため、図3(A)に示す構造を形成しやすくなる。
次いで、レジストマスク300、301を除去し、適切な洗浄の後、露出した単結晶シリコン基板100の表面、並びに第1のシリコン半導体層110、第2のシリコン半導体層120、及び第1の電極210の積層構造の表面を覆うように第3のシリコン半導体層130を形成する(図6(A)参照)。第3のシリコン半導体層130は、第1のシリコン半導体層110と同様の方法で形成することができる。
次いで、第3のシリコン半導体層130上に第4のシリコン半導体層140を形成する。第4のシリコン半導体層140は、第2のシリコン半導体層120と同様の方法で形成することができる。ただし、前述したようにp−n接合近傍でのキャリアの再結合を極力抑えるために、第2のシリコン半導体層120のキャリア濃度は相対的に高く、第4のシリコン半導体層140のキャリア濃度は相対的に低くすることが好ましい。
キャリア濃度を調整して膜を形成するには、プラズマCVD法による成膜時にドーパントガス(ここでは、ジボラン)の流量比率を変化させれば良い。前述した成膜条件のジボランの流量比率の範囲において、流量比率が高いほどキャリア濃度を高くすることができる。または、成膜圧力、温度、電力密度などを変化させることにより、非晶質シリコンと微結晶シリコンを作り分けてキャリア濃度を調整しても良い。この場合、不純物の含有量が同じであれば、不純物の活性化率の高い微結晶シリコンの方がキャリア濃度を高くしやすい。
ここで、導電性を付与する不純物を含む第2のシリコン半導体層120及び第4のシリコン半導体層140に挟まれた第3のシリコン半導体層130の一部の領域は、第2のシリコン半導体層120及び第4のシリコン半導体層140からの不純物の拡散により、導電型がi型から変化した領域240が形成される。なお、ここでは、第2のシリコン半導体層120及び第4のシリコン半導体層140に含まれる不純物がホウ素であることから、領域240はp型となる。
次いで、第4のシリコン半導体層140上に保護層230を形成する。該保護層には、プラズマCVD法等で形成することのできる酸化シリコン膜、または窒化シリコン膜などの透光性を有する絶縁膜を用いることが好ましい。なお、該保護層には、物理的な保護の役割だけでなく、第4のシリコン半導体層140の表面欠陥を終端するパッシベーション効果、及び光の表面反射を防止し、効率良く単結晶シリコン基板100内に光を取り入れるための反射防止効果を併せ持つ。
次いで、必要に応じて光電変換装置のいずれかの領域において、第1の電極210上に形成された第3のシリコン半導体層130、第4のシリコン半導体層140、及び保護層230のそれぞれの一部を公知の方法で取り除き、第1の電極210の一部を露出させた構造とする。また、該電極が露出した領域に接する取り出し用の電極を設けても良い。該電極が露出した領域、または取り出し用電極は、負荷との接続や、同一構造の複数の光電変換装置を電気的に直列、または並列に接続するために用いることができる。
以上により、本発明の一態様における光電変換装置を作製することができる。
100 単結晶シリコン基板
110 第1のシリコン半導体層
120 第2のシリコン半導体層
130 第3のシリコン半導体層
140 第4のシリコン半導体層
150 第5のシリコン半導体層
160 第6のシリコン半導体層
170 第7のシリコン半導体層
180 第8のシリコン半導体層
210 第1の電極
210a 導電層
220 第2の電極
230 保護層
231 保護層
240 領域
241 領域
300 レジストマスク
301 レジストマスク
302 レジストマスク

Claims (7)

  1. 頂部が平坦な格子状の凸部、及び該凸部間の凹部からなる凹凸を一方の面に有する一導電型の単結晶シリコン基板と、
    前記凸部の頂部に形成されたi型の第1のシリコン半導体層と、
    前記第1のシリコン半導体層上に形成された前記単結晶シリコン基板とは逆の導電型を有する第2のシリコン半導体層と、
    前記第2のシリコン半導体層上に形成された第1の電極と、
    前記単結晶シリコン基板の一方の面において、前記単結晶シリコン基板、前記第1のシリコン半導体層、前記第2のシリコン半導体層、及び前記第1の電極の表面を覆うように形成されたi型の第3のシリコン半導体層と、
    前記第3のシリコン半導体層上に形成された前記単結晶シリコン基板とは逆の導電型を有する第4のシリコン半導体層と、
    記単結晶シリコン基板の他方の面に形成されたi型の第5のシリコン半導体層と、
    前記第5のシリコン半導体層上に形成された前記単結晶シリコン基板と同じ導電型を有する第6のシリコン半導体層と、
    前記第6のシリコン半導体層上に形成された第2の電極と、を有することを特徴とする光電変換装置。
  2. 請求項1において、
    前記第1の電極の幅は、前記第2のシリコン半導体層の幅よりも小さいことを特徴とする光電変換装置。
  3. 請求項1または請求項2において、
    前記凹部は、逆四角錐状の形状であることを特徴とする光電変換装置。
  4. 請求項1または請求項2において、
    前記凹部は、表面に鋸歯状の形状を有することを特徴とする光電変換装置。
  5. 請求項1乃至のいずれか一項において、
    前記第3のシリコン半導体層のうち、前記第2のシリコン半導体層及び前記第4のシリコン半導体層で挟まれる領域は、前記第2のシリコン半導体層及び前記第4のシリコン半導体と同じ導電型であり、その他の領域はi型であることを特徴とする光電変換装置。
  6. 請求項1乃至のいずれか一項において、
    前記第2のシリコン半導体層は、前記第4のシリコン半導体層よりもキャリア濃度が高いことを特徴とする光電変換装置。
  7. 請求項1乃至のいずれか一項において、
    前記第6のシリコン半導体層は、前記単結晶シリコン基板よりもキャリア濃度が高いことを特徴とする光電変換装置。
JP2012118188A 2011-05-25 2012-05-24 光電変換装置 Expired - Fee Related JP5948148B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012118188A JP5948148B2 (ja) 2011-05-25 2012-05-24 光電変換装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011116489 2011-05-25
JP2011116489 2011-05-25
JP2012118188A JP5948148B2 (ja) 2011-05-25 2012-05-24 光電変換装置

Publications (3)

Publication Number Publication Date
JP2013008960A JP2013008960A (ja) 2013-01-10
JP2013008960A5 JP2013008960A5 (ja) 2015-05-28
JP5948148B2 true JP5948148B2 (ja) 2016-07-06

Family

ID=47218409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012118188A Expired - Fee Related JP5948148B2 (ja) 2011-05-25 2012-05-24 光電変換装置

Country Status (2)

Country Link
US (1) US9012769B2 (ja)
JP (1) JP5948148B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077685A (ja) 2011-09-30 2013-04-25 Semiconductor Energy Lab Co Ltd 光電変換装置
JP5927027B2 (ja) 2011-10-05 2016-05-25 株式会社半導体エネルギー研究所 光電変換装置
JP5917082B2 (ja) 2011-10-20 2016-05-11 株式会社半導体エネルギー研究所 光電変換装置の作製方法
KR101925929B1 (ko) * 2013-01-16 2018-12-06 엘지전자 주식회사 태양 전지 및 그의 제조 방법
KR101925928B1 (ko) * 2013-01-21 2018-12-06 엘지전자 주식회사 태양 전지 및 그의 제조 방법
JP7206660B2 (ja) * 2018-07-17 2023-01-18 セイコーエプソン株式会社 光電変換素子、光電変換モジュールおよび電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5213628A (en) 1990-09-20 1993-05-25 Sanyo Electric Co., Ltd. Photovoltaic device
JPH0795603B2 (ja) 1990-09-20 1995-10-11 三洋電機株式会社 光起電力装置
JP3469729B2 (ja) 1996-10-31 2003-11-25 三洋電機株式会社 太陽電池素子
US6222117B1 (en) * 1998-01-05 2001-04-24 Canon Kabushiki Kaisha Photovoltaic device, manufacturing method of photovoltaic device, photovoltaic device integrated with building material and power-generating apparatus
JP2003031831A (ja) * 2001-07-13 2003-01-31 Sanyo Electric Co Ltd 光起電力素子及びその製造方法
JP2005175160A (ja) * 2003-12-10 2005-06-30 Sanyo Electric Co Ltd 光起電力装置
US8816191B2 (en) * 2005-11-29 2014-08-26 Banpil Photonics, Inc. High efficiency photovoltaic cells and manufacturing thereof
WO2010113750A1 (ja) * 2009-03-30 2010-10-07 三洋電機株式会社 太陽電池
US20110041910A1 (en) 2009-08-18 2011-02-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof

Also Published As

Publication number Publication date
US9012769B2 (en) 2015-04-21
US20120298191A1 (en) 2012-11-29
JP2013008960A (ja) 2013-01-10

Similar Documents

Publication Publication Date Title
US9508875B2 (en) Solar cell and method for manufacturing the same
US10084107B2 (en) Transparent conducting oxide for photovoltaic devices
JP5421701B2 (ja) 結晶シリコン太陽電池及びその製造方法
US20100193027A1 (en) Solar cell and method for manufacturing the same
US20110056545A1 (en) Solar cell
US20140014175A1 (en) Solar cell element and solar cell module
JP6254343B2 (ja) 光電変換装置
JP5948148B2 (ja) 光電変換装置
US20100218821A1 (en) Solar cell and method for manufacturing the same
US20130157404A1 (en) Double-sided heterojunction solar cell based on thin epitaxial silicon
US9761749B2 (en) Photoelectric conversion device
KR101878397B1 (ko) 태양전지 및 그 제조 방법
US9997647B2 (en) Solar cells and manufacturing method thereof
KR20130067208A (ko) 광기전력소자 및 그 제조 방법
JP2014082285A (ja) 太陽電池およびその製造方法、太陽電池モジュール
US20120167977A1 (en) Solar cell and method for manufacturing the same
KR101833941B1 (ko) 박막 태양 전지
JP2017005270A (ja) 光電変換装置の作製方法
KR20130035876A (ko) 광전 변환 장치
JP2014072416A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JP6143520B2 (ja) 結晶シリコン系太陽電池およびその製造方法
JP6285713B2 (ja) 結晶シリコン系太陽電池および太陽電池モジュール
KR101459650B1 (ko) 고성능 셀렉티브 에미터 소자 및 그 제조 방법
KR101303594B1 (ko) 표면 텍스처가 형성된 유리기판을 이용한 박막형 태양전지 및 이의 제조방법
KR20130113002A (ko) 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150410

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160606

R150 Certificate of patent or registration of utility model

Ref document number: 5948148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees