KR20130113002A - 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법 - Google Patents

식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법 Download PDF

Info

Publication number
KR20130113002A
KR20130113002A KR1020120035204A KR20120035204A KR20130113002A KR 20130113002 A KR20130113002 A KR 20130113002A KR 1020120035204 A KR1020120035204 A KR 1020120035204A KR 20120035204 A KR20120035204 A KR 20120035204A KR 20130113002 A KR20130113002 A KR 20130113002A
Authority
KR
South Korea
Prior art keywords
layer
etching solution
emitter layer
substrate
protective layer
Prior art date
Application number
KR1020120035204A
Other languages
English (en)
Inventor
이준신
박철민
송규완
김봉기
유경열
최재우
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020120035204A priority Critical patent/KR20130113002A/ko
Publication of KR20130113002A publication Critical patent/KR20130113002A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 실리콘 태양전지의 선택적 에미터층을 형성하는 방법으로서, 구체적으로는 식각 용액 보호층을 이용하여 습식 식각을 통해 선택적 에미터 층을 형성하는 방법에 관한 것이다.

Description

식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법 {Selective Emitter Solar Cells and Fabrication Method Using Acid Solution Protection Layer}
본 발명은 실리콘 태양전지의 선택적 에미터층을 형성하는 방법으로서, 구체적으로는 식각 용액 보호층을 이용하여 습식 식각을 통해 선택적 에미터 층을 형성하는 방법에 관한 것이다.
태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드라 할 수 있다.
태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지에 태양광이 입사되어 태양전지 내부에 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
한편, 태양전지는 p-n 접합층인 광흡수층의 형태나 불순물 이온 종류에 따라 다양하게 구분되는데 광흡수층으로는 대표적으로 실리콘(Si)을 들 수 있으며, 이와 같은 실리콘계 태양전지는 형태에 따라 실리콘 웨이퍼를 광흡수층으로 이용하는 실리콘 기판형과, 실리콘을 박막 형태로 증착하여 광흡수층을 형성하는 박막형으로
구분된다.
실리콘계 태양전지 중 실리콘 기판형의 일반적인 구조를 예들 들어 살펴보면 다음과 같다.
도 1에 도시한 바와 같이, 제 1 도전형 반도체층(11) 위에 에미터층인 제 2 도전형 반도체층(12)이 적층되며, 제 2 도전형 반도체층(12)의 상부에 전면 전극(14)이 구비되고 제 1 도전형 반도체층(11)의 하부에 후면 전극(15)이 구비된
구조를 갖는다. 이때, 제 1 도전형 반도체층(11) 및 제 2 도전형 반도체층(12)은 하나의 실리콘 기판(10)에 구현되는 것으로서, 실리콘 기판(10)의 하부는 제 1 도전형 반도체층(11), 실리콘 기판(10)의 상부는 제 2 도전형 반도체층(12)으로 구분되며, 제 2 도전형 반도체층(12)은 일반적으로 제 1 도전형 반도체층(11)에 제 2 도전형의 불순물 이온을 도핑(Doping)·확산(Diffusion)시켜 형성된다.
이러한 기판형 실리콘계 태양전지는 제 1 도전형의 실리콘 기판(10)을 준비하고, 준비된 실리콘 기판(10)의 표면 텍스쳐링, 제 2 도전형의 불순물 이온 주입·확산을 통한 제2도전형 반도체층(12) 형성, 전면 전극(14) 및 후면 전극(15) 형성 등의 공정을 거쳐 제조된다. 여기서, 전면 전극(14) 및 후면 전극(15)의 형성 전에, 제2도전형 반도체층(12) 위에 반사 방지막(13)을 형성하는 공정 등을 진행
하는 것이 바람직하다.
그러나, 이와 같은 기판형 실리콘계 태양전지는 일반적으로 제 2 도전형 반도체층(12) 내의 불순물 농도가 높기 때문에, 전면 전극(14)과 제 2 도전형 반도체층(12)의 접촉 저항이 작아 전자를 포집할 때 효율적이기는 하지만, 전자-정공의 표면 재결합율이 높아 광 발전 효율이 떨어지게 되는 단점이 있다.
이에, 최근에는 제 2 도전형 반도체층(12)에서 전면 전극(14)이 형성될 부위, 즉 에미터 전극부의 불순물 도핑 농도를 선택적으로 높여줌으로써, 전면 전극(14)이 형성될 부위의 접촉 저항을 감소시킴과 아울러 제 2 도전형 반도
체층(12)의 전자-정공의 표면 재결합율을 감소시키는 태양전지 제조 방법이 개발되고 있다.
이러한 종래의 태양전지 제조 방법을 살펴보면, 먼저 제 1 도전형의 실리콘 기판(10)을 준비하고, 준비된 실리콘 기판(10)에 제 2 도전형의 불순물 이온 주입·확산을 통한 제 2 도전형 반도체층(12)을 형성한 후, 확산 공정 시의 열처리에 의해 기판의 표면에 형성된 불순물을 포함한 산화막 제거 공정을 진행한 다음, 스크린 프린팅 및 소성 공정을 통해 제 2 도전형 반도체층(12) 상면에 버스바 및 핑거바 등의 형태로 금속성의 전면 전극(14)을 형성하고, 그 형성된 전면 전극(14)을 마스크로 사용하여 표면 텍스쳐링을 진행한 후, 전면 전극(14)이 형성되어 있는 제 2 도전형 반도체층(12) 위에 반사 방지막(13)을 형성하는 공정을 진행하게 된다.
이러한 종래의 태양전지 제조 방법에 따르면, 기판(10)의 표면 텍스쳐링시 전면 전극(14)에서도 식각이 일어나게 되고, 이에 따라 금속성의 불순물이 발생하여 기판(10) 전면, 즉 수광면을 오염시키게 된다.
그러나, 종래에는 태양전지 제조시 마스크로 사용되는 전면 전극(14)의 손상 우려로 인해, 기판(10)의 표면 텍스쳐링 후 불산(HF) 등을 사용한 습식 세정 공정을 통해 수광면 오염을 초래하는 금속성의 불순물 등을 포함한 잔사를 제거하고, 기판(10)의 표면 손상을 제거할 수 없는 문제점이 있다.
또한, 기판(10)의 표면에 잔사 및 표면 손상이 제거되지 않고 잔재됨으로써, 기판(10)의 표면 패시베이션 특성이 저하되는 문제점이 있다.
또한, 종래에는 태양전지 제조 시에 반사 방지막(13) 형성 공정이 전극 형성 이후에 진행됨에 따라 전면 전극(14) 위에 형성된 반사 방지막을 제거하는 공정을 추가적으로 진행해야만 하기 때문에, 공정이 복잡해지고 비효율적인 문제점이 있다.
본 발명은 식각용액 보호층을 이용하여 에미터층을 서로 다른 도핑농도를 가지는 선택적 에미터 구조로 형성함으로써 하기와 같은 특성 개선을 기대할 수 있다.
에미터층을 서로 다른 도핑농도를 가지는 선택적인 구조로 형성할 때, 도핑 농도가 낮은 영역에서는 불순물로 인한 결함밀도가 낮기 때문에 이동자(carrier)의 재결합률을 낮추어 단락전류의 특성을 향상시킬 수 있으며, 스크린 프린팅 방식을 이용하기 때문에 추가적으로 선택적인 에미터를 형성해 주기 위한 도핑공정이 필요하지 않은 장점을 기대할 수 있다.
또한, 식각용액 보호층의 형성 및 제거공정에 있어서 에미터층이 손상되지 않으므로 변환효율의 감소가 최소화되며, 형성 및 제거가 용이함으로 인해 일반적인 태양전지 공정에 쉽게 적용할 수 있는 장점이 있다.
본 발명의 일 실시예에 따르면, 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법이 제공되고, 이러한 방법은 제 1 도전형의 기판을 준비하는 단계; 제 1 도전형과 반대 도전형을 갖는 불순물을 이용하여 이온 주입 확산 공정을 통해 상기 기판의 상부에 제 2 도전형의 에미터 층을 형성하는 단계; 상기 에미터 층 위에 식각 용액 보호층을 패턴 증착시키는 단계; 습식 식각 용액을 이용하여 상기 에미터 층을 선택적으로 습식 식각하는 단계; 상기 기판 표면 상의 상기 식각 용액 보호층을 제거하는 단계; 상기 기판 표면 상에 반사 방지막층을 형성하는 단계; 및 고농도 도핑된 에미터 층 및 기판 후면에 각각 전극을 형성하는 단계를 포함한다.
이 경우 습식 식각 용액을 이용하여 상기 에미터 층을 선택적으로 식각하는 단계에 의해, 고농도 도핑된 에미터 층과 저농도로 도핑된 에미터 층이 형성되어 기판 표면 상에 요철이 생기게 된다.
이 경우에 습식 식각 용액은, 산 용액 및 탈이온수(Deionized Water)를 혼합한 용액이다.
한편, 상기 기판 표면 상의 상기 식각 용액 보호층은, 메탄올 및 탈이온수를 이용하여 제거된다.
도 1은 일반적인 태양 전지의 구조를 도시하는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법을 나타내는 순서도이다.
도 3은 본 발명의 일 실시예에 따른 식각용액 보호층을 이용한 선택적 에미터 구조를 갖는 태양전지 구조가 도시된 사시도이다.
도 4는 기판의 표면에 고농도 도핑을 이용하여 에미터 영역을 형성한 모습을 나타낸다.
도 5는 에미터 영역 위에 식각용액 보호층을 도포한 모습을 나타낸다.
도 6은 식각용액을 이용하여 에미터 영역을 선택적으로 제거한 모습을 나타낸다.
도 7은 식각용액 보호층을 제거한 모습을 나타낸다.
도 8은 에미터영역 위에 반사방지막을 형성한 모습을 나타낸다.
도 9는 전면전극과 후면전극을 형성한 모습을 나타낸다.
도 10은 식각용액의 희석량에 따른 보호층이 영향을 받지 않는 시간의 변화를 나타낸다.
도 11은 식각용액 보호층을 스크린 프린팅을 이용하여 형성한 후, 150도씨에서 소성하여 형성한 후의 모습을 나타낸다.
도 12는 소성 온도 및 시간에 따른 보호층의 최적 공정윈도우를 나타낸다.
도 13은 식각용액을 이용하여 에미터층을 식각할 경우 면저항의 변화와 반송자 수명을 나타낸다.
도 14는 선택적 에미터 공정을 통한 양자 효율의 변화를 나타낸다.
다양한 실시예들이 이제 도면을 참조하여 설명되며, 전체 도면에서 걸쳐 유사한 도면번호는 유사한 엘리먼트를 나타내기 위해서 사용된다. 설명을 위해 본 명세서에서, 다양한 설명들이 본 발명의 이해를 제공하기 위해서 제시된다. 그러나 이러한 실시예들은 이러한 특정 설명 없이도 실행될 수 있음이 명백하다. 다른 예들에서, 공지된 구조 및 장치들은 실시예들의 설명을 용이하게 하기 위해서 블록 다이아그램 형태로 제시된다.
하기 설명은 본 발명의 실시예에 대한 기본적인 이해를 제공하기 위해서 하나 이상의 실시예들의 간략화된 설명을 제공한다. 본 섹션은 모든 가능한 실시예들에 대한 포괄적인 개요는 아니며, 모든 엘리먼트들 중 핵심 엘리먼트를 식별하거나, 모든 실시예의 범위를 커버하고자 할 의도도 아니다. 그 유일한 목적은 후에 제시되는 상세한 설명에 대한 도입부로서 간략화된 형태로 하나 이상의 실시예들의 개념을 제공하기 위함이다.
도 3은 본 발명의 일 실시예에 따른 식각용액 보호층을 이용한 선택적 에미터 구조를 갖는 태양전지 구조가 도시된 사시도이다. 도 3에 도시된 바와 같이, 본 발명의 태양전지 구조에서 베이스(base)는 결정질 실리콘(c-Si) 기판(11)이며, 표면 조직화(texturing)를 공정을 통해 전면과 후면에 피라미드(pyramid)를 형성한다. 이 결정질 실리콘(c-Si) 기판(11)의 전면에 각각 고농도 도핑된 에미터층(12a)과 저농도 도핑된 에미터 층(12b)이 형성되어 있다. 서로 다른 도핑농도를 갖는 에미터의 형성은 식각용액 보호층을 이용한 에미터 식각공정을 통해 이루어진다.
본 발명에서와 같이, 전면 전극에서 전극 형성 지역은 고농도 도핑으로 그 외 지역은 저농도 도핑으로 수행함으로 태양전지의 단락전류와 개방전압을 향상시키고 궁극적으로는 효율을 향상시키는 것을 선택적 도핑법이라 한다. 선택적 도핑을 위해 우선 결정질 실리콘 웨이퍼에 웨이퍼와 반대 도전형을 갖는 불순물을 고농도로 도핑하여 형성한다.
이하에서는 이러한 본 발명의 태양 전지 구조를 이루는 방법에 대해서 차례대로 설명하도록 하겠다.
도 2는 본 발명의 일 실시예에 따른 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법을 나타내는 순서도로서, 그 방법은 제 1 도전형의 기판을 준비하는 단계(S10); 제 1 도전형과 반대 도전형을 갖는 불순물을 이용하여 이온 주입 확산 공정을 통해 기판의 상부에 제 2 도전형의 에미터 층을 형성하는 단계(S20); 에미터 층 위에 식각 용액 보호층을 패턴 증착시키는 단계(S30); 습식 식각 용액을 이용하여 에미터 층을 선택적으로 습식 식각하는 단계(S40); 기판 표면 상의 식각 용액 보호층을 제거하는 단계(S50); 기판 표면 상에 반사 방지막층을 형성하는 단계(S60); 및 고농도로 도핑된 에미터 층 및 기판 후면에 각각 전극을 형성하는 단계(S70)를 포함한다.
1. 제 1 도전형의 기판을 준비하는 단계 ( S10 )
특정 도전형(n 또는 p)을 갖는 반도체 기판(11)을 준비한다. 이러한 특정 도전형을 갖는 반도체 기판은 통상적으로 특정 도전형을 갖는 실리콘 기판이 일반적이다.
2. 제 1 도전형과 반대 도전형을 갖는 불순물을 이용하여 이온 주입 확산 공정을 통해 기판의 상부에 제 2 도전형의 에미터 층을 형성하는 단계 ( S20 )
도 4는 기판의 표면에 도핑을 이용하여 에미터 층을 형성한 모습을 나타낸다. 결정질 실리콘 웨이퍼에 고온 확산로를 이용하여 기판과 반대되는 도전형으로 에미터 영역을 형성한다.
전면의 에미터(emitter) 층은 결정질 실리콘 기판(11)과 반대 도전형의 불순물로 도핑된 에미터층(12)을 직접 형성한다. 예를 들어 결정질 실리콘 기판(11)이 p형 결정질 기판일 때, 상기 에미터(12)층의 불순물은 n형 불순물일 수 있으며, 결정질 실리콘 기판(11)이 n형 결정질 기판일 때, 상기 에미터(12)층의 불순물은 p형일 수 있다. 상기 선택적 에미터층(12a, 12b)의 형성법은 고온 확산로(High Temperature Furnace) 등을 이용하여 형성한다.
3. 에미터 층 위에 식각 용액 보호층을 패턴 증착시키는 단계 ( S30 )
본 단계에서는 차후에 에미터 층 위에 전극이 형성될 지역에 식각용액 보호층을 스크린 프린팅(screen printing)으로 도포하여 식각 용액 보호층을 패턴 증착시키게 된다.
도 5은 에미터 층(12) 영역 위에 식각 용액 보호층(31)을 도포한 모습을 나타낸다. 식각 용액 보호층의 도포는 스크린 프린팅 방식을 이용하고, 이후 소성 단계를 거치게 된다. 소성은 150℃에서 일정한 시간을 가짐으로써 소성하여 식각 용액 보호층 내에 존재하는 유기물을 제거한다.
도 11은 식각 용액 보호층을 스크린 프린팅 방법으로 형성한 뒤 소성 공정을 하여 최종적으로 형성된 식각 용액 보호층의 광학 이미지이다.
4. 습식 식각 용액을 이용하여 에미터 층을 선택적으로 습식 식각하는 단계 ( S40 )
도 6은 식각 용액을 이용하여 에미터 영역을 선택적으로 제거한 모습을 나타낸다. 식각 용액은 산 용액(Acid Solution)을 탈이온수(DI Water)와 혼합하여 일정 비를 갖는 용액으로 습식 식각한다. 습식 식각 이후에 식각 용액 보호층(31)이 존재하는 영역은 식각되지 않으므로 고농도 상태(12a 영역)를 유지하지만, 보호층이 존재하지 않는 영역(12b 영역)은 에미터 영역이 식각되어, 결국 상대적으로 저농도 상태가 되어 선택적인 에미터 영역이 만들어 지게 된다.
이 단계에서 사용되는 습식 식각 용액은, 산 용액 및 탈이온수(Deionized Water)를 혼합한 용액으로서, 구체적으로 이용되는 산 용액은 불산 (Hydrofluoric Acid, HF), 희석된 불산 (Buffered Hydrofluoric Acid, BHF), 질산과 불산의 혼합용액 (HNO3+HF) 등이 있다.
한편, 이 경우에 식각 용액의 희석량에 따라서, 도 10에서 보는 것처럼 식각 용액의 희석량이 달라지면 보호층의 영향을 받지 않는 시간이 변하게 된다. 도 10에서 보는 것처럼 탈이온수에 희석을 많이 할수록, 보호층이 식각 용액으로부터 영향을 받지 않는 시간이 늘어나게 된다. 하지만 희석을 너무 많이 하게 되면 에미터층의 식각 속도가 느려지게 되므로 적절한 희석 비율이 필요하다.
이러한 습식 식각 용액을 이용하여 이러한 에미터 층을 선택적으로 식각하는 단계에 의해, 기판 표면 상에는 고농도 도핑된 에미터 층과 저농도로 도핑된 에미터 층이 형성되어 도 6에서 보는 것처럼 단면도로 볼 때 기판 표면 상에 요철이 형성되게 된다. 이러한 요철 구조에 의해 기판 표면 상에서 빛의 반사도가 최소화될 수 있어, 태양전지의 효율이 높아질 수 있다.
본 발명에서는, 이와 같이 습식 식각을 이용하게 되므로, 종래의 방식인 RIE(Reactive Ion Etching)로 식각하게 될 경우 발생하는 추가적인 플라즈마 손상(Plasma Damage)을 제거하는 공정이 생략될 수 있다는 장점을 갖는다.
5. 기판 표면 상의 식각 용액 보호층을 제거하는 단계 ( S50 )
S40 단계에서 습식 식각 용액을 이용하여 에미터 층을 선택적으로 습식 식각한 이후, 본 단계(S50)에서는 기판 표면 상의 식각 용액 보호층(31)을 제거하는 단계를 거치게 된다.
도 7은 본 단계에 의해 식각 용액 보호층을 제거한 모습을 나타낸다. 식각 용액 보호층 및 식각 용액은 메탄올 또는 탈이온수 등을 이용하여 전면에 추가적인 식각이 없도록 제거한다. 메탄올은 식각용액 보호층을 제거함과 동시에 식각 용액을 제거하게 되고, 추가적으로 탈이온수가 잔류하는 식각 용액을 제거한다.
종래의 RIE 공정을 거칠 경우에는, O2 + SF6 가스를 이용하여 Ashing을 진행하게 되지만, 본 발명의 경우에는 습식 식각을 이용하고 이후 보호층 등을 바로 제거할 수 있으므로, 공정시간이나 대량생산 측면에서 매우 효과적이라고 할 수 있다.
6. 기판 표면 상에 반사 방지막층을 형성하는 단계 ( S60 )
도 8은 에미터 영역 위에 반사 방지막층(13)을 형성한 모습을 나타낸다. 반사 방지막층(13)은 실리콘 질화막과 실리콘 산화막을 이용하여 형성할 수 있으며, PECVD, Furnace 등을 이용하여 수십 nm두께를 가지도록 형성할 수 있다.
반사 방지막층 (Anti-Reflection Coating Layer;13)은 전면에 도핑된 에미터층(12a, 12b)위에 형성하며, 형성법은 PECVD(Plasma-Enhanced Chemical Vapor Deposition)등을 이용하여 수행될 수 있으며, 물질은 실리콘 질화막(SiNx), 실리콘 산화막(SiO2) 등일 수 있고, 수십nm 두께로 증착될 수 있다.
7. 고농도로 도핑된 에미터층 및 기판 후면에 각각 전극을 형성하는 단계 ( S70 )
전면 전극 및 후면전극(14, 15)은 알루미늄(Al), 은(Ag) 등을 이용하여 형성하며, 스크린 프린팅 방법 및 Evaporation을 이용하여 형성할 수 있다.
도 9는 전면전극과 후면전극을 형성한 모습을 나타낸다. 전면전극(고농도로 도핑된 에미터층 상에 형성됨)은 Ag를 사용하며 후면전극(기판 후면 상에 형성됨)은 Ag 및 Al을 사용할 수 있고, 전면전극과 후면전극 형성은 스크린 프린팅 방법이나 Evaporation법으로 형성가능하다.
이하에서는 본 발명에 따라 식각 용액 보호층을 이용하여 선택적 에미터층을 형성한 경우 그 특성 등에 대해서 설명하도록 하겠다.
도 12는 소성온도 및 시간에 따른 보호층의 최적 공정 윈도우를 나타낸다. 영역 A의 경우 소성온도가 낮고 시간도 짧아서 보호층에 함유된 유기물이 제대로 제거되지 않으므로 인해 전면에 좋지 않은 영향을 미치며, 영역 C의 경우 소성 온도가 높고 시간도 길어짐에 따라 보호층의 특성 자체가 변하거나, 이후 제거가 되지 않는 경우가 생긴다. 그러므로 최적 공정 윈도우인 영역 B에서 공정하는 것이 유효하다고 할 수 있다.
도 13은 식각용액을 이용하여 에미터층을 식각할 경우 면저항의 변화와 반송자 수명을 나타낸다. 식각량이 늘어날수록 면저항은 증가되고, 이는 곧 캐리어 수의 감소 및 결함 밀도의 감소를 가져오므로 인해 반송자 수명이 증가하게 되는 것을 볼 수 있다. 하지만 RIE (Reactive Ion-Etching) 식각방법을 할 경우 표면에 플라즈마에 대한 영향으로 인해 반송자 수명이 줄어들지만, 제안한 구조는 습식 식각방법을 이용하기 때문에 표면의 영향을 최소화 하여 반송자 수명이 증가하게 된다.
도 14는 선택적 에미터 공정을 통한 양자효율의 변화를 나타낸다. 기존에 제작하는 태양전지에 비해서 식각용액 보호층을 이용하여 습식식각으로 형성한 선택적 에미터 태양전지 구조는 단파장 영역 (400~600 nm 파장)영역에서 효율의 증가가 나타나는 것을 볼 수 있다.
본 발명은 선택적인 에미터 구조를 추가적인 공정 없이 형성하여 전자와 정공의 재결합을 최소화하여 단락전류를 높여 결정질 실리콘 태양전지의 변환효율을 극대화 시키는 제조방법이다. 본 발명에 따르면, 에미터층(12a, 12b)을 서로 다른 도핑농도를 가지는 이중층 구조로 각각 형성함으로써 하기와 같은 특성 개선을 기대할 수 있다. 에미터층을 서로 다른 도핑농도를 가지는 이중 구조로 각각 형성할 때, 상대적으로 도핑 농도가 낮고 두께가 얇은 영역인 저농도 도핑된 에미터층(12b)은 낮은 도핑농도로 인하여 불순물로 인한 결함밀도(defect density)가 낮기 때문에 이동자(carrier)의 재결합률(recombination rate)을 낮추어 단략전류의 특성을 향상시킬 수 있으며, 선택적인 에미터를 추가적인 공정 없이 형성할 수 있으므로 태양전지 제조 공정에 있어 시간 및 비용의 감소를 기대할 수 있다.
본 발명은 기존의 결정질 실리콘 태양전지에서 에미터(emitter)층을 선택적으로 형성하기 위하여 기존의 방식과는 다르게 스크린 프린트 공정을 이용하여 식각용액 보호 층을 형성하여 추가적으로 도핑공정을 사용하지 않고 선택적 에미터 구조를 갖는 결정질 태양전지를 제작하는 방법이다.
본 발명을 활용할 경우에는 기존 결정질 태양전지보다 단락전류의 특성 향상을 기대할 수 있는데, 이는 선택적 구조로 된 에미터 층에서 상대적으로 도핑농도가 낮은 영역에서 불순물로 인한 결함밀도(defect density)가 낮아 재결합률(recombination)을 낮출 수 있으므로 생성된 전하들이 전극까지 잘 수집 될 수 있도록 하여 단락전류 향상을 기대할 수 있다.
또한, 기존에 선택적 에미터를 형성하기 위해 추가적으로 공정이 필요했던 것과는 달리 스크린 프린트 공정을 이용하여 추가적인 공정이 필요하지 않으며, 그에 따른 공정순서와 공정비용의 축소를 기대할 수 있다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.

Claims (4)

  1. 제 1 도전형의 기판을 준비하는 단계;
    제 1 도전형과 반대 도전형을 갖는 불순물을 이용하여 이온 주입 확산 공정을 통해 상기 기판의 상부에 제 2 도전형의 에미터 층을 형성하는 단계;
    상기 에미터 층 위에 식각 용액 보호층을 패턴 증착시키는 단계;
    습식 식각 용액을 이용하여 상기 에미터 층을 선택적으로 습식 식각하는 단계;
    상기 기판 표면 상의 상기 식각 용액 보호층을 제거하는 단계;
    상기 기판 표면 상에 반사 방지막층을 형성하는 단계; 및
    고농도 도핑된 에미터 층 및 기판 후면에 각각 전극을 형성하는 단계를 포함하는,
    식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법.
  2. 제 1 항에 있어서,
    습식 식각 용액을 이용하여 상기 에미터 층을 선택적으로 식각하는 단계에 의해, 고농도 도핑된 에미터 층과 저농도로 도핑된 에미터 층이 형성되어 기판 표면 상에 요철이 생기는,
    식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 습식 식각 용액은, 산 용액 및 탈이온수(Deionized Water)를 혼합한 용액인,
    식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 기판 표면 상의 상기 식각 용액 보호층은, 메탄올 및 탈이온수를 이용하여 제거되는,
    식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법.
KR1020120035204A 2012-04-05 2012-04-05 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법 KR20130113002A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120035204A KR20130113002A (ko) 2012-04-05 2012-04-05 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120035204A KR20130113002A (ko) 2012-04-05 2012-04-05 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR20130113002A true KR20130113002A (ko) 2013-10-15

Family

ID=49633712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120035204A KR20130113002A (ko) 2012-04-05 2012-04-05 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR20130113002A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459650B1 (ko) * 2014-08-07 2014-11-13 인천대학교 산학협력단 고성능 셀렉티브 에미터 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101459650B1 (ko) * 2014-08-07 2014-11-13 인천대학교 산학협력단 고성능 셀렉티브 에미터 소자 및 그 제조 방법
WO2016021806A1 (ko) * 2014-08-07 2016-02-11 인천대학교 산학협력단 고성능 셀렉티브 에미터 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101160112B1 (ko) 함몰전극형 태양전지의 제조방법
KR101729304B1 (ko) 태양 전지 및 그 제조 방법
US20100193016A1 (en) Photovoltaic Cell and Production Thereof
KR20130092494A (ko) 태양 전지의 제조 방법 및 태양 전지
US20120094421A1 (en) Method of manufacturing solar cell
US20130284259A1 (en) Solar cells and manufacturing method thereof
JP5927027B2 (ja) 光電変換装置
JP5948148B2 (ja) 光電変換装置
JP6207414B2 (ja) 光起電力素子およびその製造方法
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
CN115020508A (zh) 一种全背接触太阳能电池及其制作方法
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20130113002A (ko) 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법
KR20120129016A (ko) 양면 수광형 국부화 에미터 태양전지
TWI443852B (zh) 太陽能電池形成方法
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101153378B1 (ko) 플로팅 접합을 이용한 후면전극 태양전지 및 그 제조방법
KR101199214B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR20120037121A (ko) 태양 전지의 제조 방법
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
JP5994895B2 (ja) 太陽電池の製造方法
KR101103144B1 (ko) 후면전극형 태양전지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140129

Effective date: 20140527