JP6207414B2

JP6207414B2 - 光起電力素子およびその製造方法

Info

Publication number: JP6207414B2
Application number: JP2014017658A
Authority: JP
Inventors: 達郎綿引; 川上　剛史; 剛史川上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-01-31
Filing date: 2014-01-31
Publication date: 2017-10-04
Anticipated expiration: 2034-01-31
Also published as: JP2015146335A

Description

本発明は、光起電力素子およびその製造方法に係り、特に受光面とは反対側である裏面側に電極を有する裏面コンタクト型の光起電力素子およびその製造方法に関する。

結晶系半導体基板を用いた結晶系太陽電池は、光電変換効率が高く、特に結晶系シリコン基板を用いた結晶シリコン太陽電池はすでに広く実用化されている。一般的な太陽電池の出力としては、短絡時の光電流（短絡電流）、開放電圧、およびダイオードの曲線因子の積となる。ただ、一般的に短絡電流を増加させると直列抵抗成分により曲線因子が悪化するため、結晶シリコン太陽電池では、モジュールにする際にセルを直列に連結させることで出力電流はセル１枚分と制限し、出力電圧をセルの枚数の積として高圧化させて、高出力化を図っている。ただ、結晶シリコン太陽電池の開放電圧はシリコンの半導体としての性能から高々０．７５Ｖ以下となっており、１枚のモジュールから出力される電圧はセルの枚数によってほぼ決定されており、セルの枚数を変更することなく出力電圧を変更することができない。このため、高短絡電流を出力する高効率セル、特にいわゆる裏面電極型太陽電池構造では抵抗損失によりその特性が劣化する。また、面積の限られたスペースにおいては、設置できるセルの枚数が制限され、そのままでは要求される電圧を満たすことができなくなってしまう。

このような要求に対して、例えばセルを小片に分割し、直列接続することで出力電圧を上げる方法がある。薄膜半導体材料を用いた太陽電池においては、レーザースクライブによりセルを分割し直列接続をすることで、高電圧を実現している。スクライブによる無効部の発生があるため、高効率を実現するには最適なセルの大きさが存在するものの、高電圧の実現への要求に応えることは比較的容易である。

これに対し、結晶シリコン太陽電池においても例えば特許文献１に記載されているような同様の技術を用いることが報告されている。特許文献１では、裏面電極型太陽電池としてシリコンウェハ内にくし状にエミッタ層、ＢＳＦ層を形成し、これを例えばダイシングソーにより切断または切り込み溝を形成することで、分割した後にはんだ等でセルを接続させる技術が報告されている。

しかしながらシリコンウェハを分割し小面積とすると、セルの外周長が増加し、周辺部の面積が増加する。周辺部は通常リーク等を防ぐ点から、通常のｐｎ接合を除去した構造となっている。または切断したことにより基板側面がダメージを受けたまま、むき出しになっている。そのため特性が劣化するという問題もある。通常のウェハサイズである１５６ｍｍ角といった面積では、この周辺部の影響は限定的ではあるが、これを２分割しただけでも周辺部の影響は、その面積の増加による影響により大幅に増大し、特性の劣化が起きやすい。周辺部の影響の範囲は、用いる半導体材料のライフタイムおよびキャリアの拡散係数の積の平方根によって決定され、高品質のシリコンウェハでは数ｍｍに及ぶ。そのため、小面積でセルの面積に対する外周長の比率が高くなり、その影響が拡大する。これに対して、薄膜半導体材料を用いた太陽電池においては、ライフタイムが低いため影響の範囲が１００μｍ以下となり、その影響が少ない。このため薄膜系太陽電池では、レーザースクライブでセルを分割しても特性の顕著な劣化は起こらず、高電圧が実現可能である。

この観点からセルの周辺部に対し、特性の劣化が起きないようにする技術が多く報告されており、すでに実用化されてはいるが、小面積のセルに適用するにはその分コストがかかり、実用的でない。また、周辺部の劣化を抑えるためのプロセスにより実質無効領域が形成され、特に小面積セルでは特性劣化の抑制にはつながらない。

特開平８-２１３６４６号公報

上述したように、セルの周辺部に対し、特性の劣化が起きないようにするための種々の技術が提案されている。しかしながら、上記従来の技術によれば、セルを物理的に分割することによる特性劣化が引き起こされ、効率の著しい減少を避けることができないという問題があった。

本発明は、上記に鑑みてなされたもので、セルを物理的に分割することなく、特性の劣化を最小限に抑えて、高電圧を得ることの可能な光起電力素子およびその製造方法を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明の光起電力素子は、受光面となる第１主面と裏面となる第２主面とを備えた第１導電型の結晶系半導体基板の、第２主面上に第２導電型半導体領域と第１導電型半導体領域が互いに隣接して形成され、第２主面における半導体基板と第２導電型の半導体領域との間のｐｎ接合でホール電子対を生成する素子構造を有する裏面コンタクト型太陽電池を構成する。そして第２主面上に形成された互いに隣接した複数の第２導電型半導体領域と第１導電型半導体領域を単位構造として、単位構造同士の間にノンドープ領域を有し、第１主面上において、ノンドープ領域の直上全体を覆い遮光する遮光層を備える。遮光層の幅がノンドープ領域の幅よりも広い。

本発明によれば、上記裏面コンタクト型太陽電池において、互いに隣接する導電型の異なる複数の半導体領域を単位構造とし、単位構造同士の間に、ノンドープ領域を有し、かつその直上の第１主面側に遮光層を形成することで、半導体基板の導電率の増加を抑制し、分離された素子同士で発生するリークを抑制することができる。このため入射する光によって半導体基板中に生成された少数キャリアが、その直下の第２の導電型半導体領域に効率よく収集され、その他の単位構造領域に流れ込むことを抑制できる。このような構造で電気的に分離することで、隣接する単位構造間に電圧差が生じるため、これらを電気的に直列に接続することで、高電圧を得ることが可能となる。

図１は、本発明の実施の形態１の光起電力素子を示す断面図である。図２は、本発明の実施の形態１の光起電力素子を示す図であり、（ａ）は裏面側から見た図、（ｂ）は受光面側より見た図（接続電極省略）である。図３は、本発明の実施の形態１の光起電力素子を受光面側から見た図（接続電極付き）である。図４（ａ）〜（ｅ）は、本発明の実施の形態１の光起電力素子の製造工程を示す工程断面図である。図５（ａ）〜（ｃ）は、本発明の実施の形態１の光起電力素子の製造工程を示す工程断面図である。図６は、本発明の実施の形態１の光起電力素子の製造工程を示すフローチャートである。図７は、本発明の実施の形態１の光起電力素子と比較例の出力特性を示す比較図である。図８は、本発明の実施の形態２の光起電力素子を示す図であり、（ａ）は裏面側から見た図、（ｂ）は受光面側より見た図（接続電極省略）である。図９は、本発明の実施の形態３の光起電力素子を示す図であり、（ａ）は裏面側から見た図、（ｂ）は受光面側より見た図（接続電極省略）である。

以下に、本発明にかかる光起電力素子およびその製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため各層あるいは各部材の縮尺が現実と異なる場合があり、各図面間においても同様である。また、平面図であっても、図面を見易くするためにハッチングを付す場合がある。

実施の形態１．
図１は、本発明にかかる光起電力素子の実施の形態を示す断面図、図２（ａ）および（ｂ）はそれぞれ受光面、裏面からみた平面図である。ただし、図２（ａ）および（ｂ）では構造をわかりやすくするため、図１にある電極およびパッシベーション膜は省略している。図３は、この光起電力素子を裏面側から見た図（接続電極付き）である。本実施の形態１の光起電力素子は、受光面となる第１主面１Ａ、裏面となる第２主面１Ｂをもつ高抵抗の第１導電型半導体基板において、第２主面１Ｂ上に基板と異なる導電型を有する第２導電型半導体領域（エミッタ領域）としてのｐ型ドープ領域２(２ａ〜２ｃ)、基板と同じ導電型を有する第１導電型半導体領域（コレクタ層）としてのｎ型ドープ領域３(３ａ〜３ｃ)を複数備える、裏面コンタクト型太陽電池である。上記第２導電型半導体領域・第１導電型半導体領域（エミッタ・コレクタ層）を一単位セル構造として、その単位セル領域Ｒ_a間にノンドープ領域（ノンドープの半導体領域）４を備える。そしてさらにこのノンドープ領域４の直上の第１主面１Ａに基板と異なる導電型を有する第２導電型高濃度領域としてのｐ⁺型ドープ領域５を備え、その直上には光を遮断する遮光層７を備える。この遮光層７を備えることで、光照射による半導体基板中での導電率の増加によるリーク電流の増加を抑制し、分離された太陽電池素子同士で、開放電圧を各々高く維持することが可能となる。第１主面１Ａ上のその他の領域には基板と同じ導電型を有する第１導電型低濃度領域としてを備える。この構造により、太陽電池素子で生成されたキャリアが容易に移動しやすくなり、直列抵抗の増加を抑制することが可能である。

ここでは、第１主面１Ａと第２主面１Ｂとを備え、厚さ１００〜５００μｍのｎ型の単結晶シリコン基板（以下基板ということもある）１を第１導電型半導体基板として用いる。ボロンをドーピングしたｐ型ドープ領域２ａ〜２ｃ、リンをドーピングしたｎ型ドープ領域３ａ〜３ｃ、高濃度にボロンをドーピングしたｐ⁺型ドープ領域５を用いる。パッシベーション膜８はＳｉＯ₂／ＳｉＮ積層膜である。それぞれの正極９（９ａ〜９ｃ）、負極１０（１０ａ〜１０ｃ）の電極材料にはＡｇを用いる。遮光層７は光を直下に透過しない材料であればよく、ここでは金属を用いる。好ましくは断面形状を三角形にすることで、照射される光を散乱させ、他の受光面に対して入射するようにする。

すなわち本実施の形態１の光起電力素子では、図１に示すようにｎ型単結晶シリコン基板１の裏面である第２主面側にｐ型ドープ領域２ａ〜２ｃ、およびｎ型ドープ領域３ａ〜３ｃで形成され、それぞれ２ａと３ａ、２ｂと３ｂ、２ｃと３ｃからなるセル構造素子領域Ｒ_a〜Ｒ_cを１単位とする。そして、隣接したセル構造同士の間にドーピングをしないノンドープ領域４を備え、ノンドープ領域４の直上の第１主面１Ａに高濃度にボロンをドーピングしたｐ⁺型ドープ領域５、その直上に光を遮断・散乱する遮光層７を備え、素子分離領域Ｒ₀を構成している。そしてこの素子分離領域Ｒ₀によって分離された素子領域Ｒ_a〜Ｒ_cが図３に示す接続部２０によって直列接続され、高起電力を生起できるようになっている。その他の第１主面１Ａには低濃度に不純物を含むｎ^-型ドープ領域６を備える。ｐ⁺型ドープ領域５と遮光層７の間およびｎ^-型ドープ領域６の上にパッシベーション膜８であるＳｉＯ₂／ＳｉＮ積層膜を備える。裏面である第２主面１Ｂ側のｐ型ドープ領域２ａ〜２ｃは各々正極９ａ〜９ｃと接し、ｎ型ドープ領域３ａ〜３ｃは各々負極１０ａ〜１０ｃと接する。その他の領域はパッシベーション膜８であるＳｉＯ₂／ＳｉＮ積層膜を備える。セルを直列接続で連結するため、負極１０ａは正極９ｂと、負極１０ｂは正極９ｃと最表面に設けた導体層からなる接続部２０によって各々電気的に接続され、３つのセル単位構造を連結させた構造となっている。

このように構成された光起電力素子では、太陽光が光起電力素子の受光面である第１の面１Ａ側からｎ型単結晶シリコン基板１のｐｎ接合（ｎ型単結晶シリコン基板１とｐ型ドープ領域２の界面）に照射されると、ホールと電子を生成する。生成した電子は、ｐｎ接合の電界によって、ｎ型単結晶シリコン基板１に形成されたｎ型ドープ領域３に向かって、ホールはｐ型ドープ領域２に向かって移動する。これにより、ｎ型単結晶シリコン基板１およびｎ型ドープ領域３には電子が、ｐ型ドープ領域２にホールが過剰となる結果、光起電力が発生する。この光起電力はｐｎ接合を順方向にバイアスする向きに生じ、ｐ型ドープ領域２に接続した第１の電極が正極９となり、ＢＳＦ層であるｎ型ドープ領域３を介してｎ型単結晶シリコン基板１に接続した第２の電極が負極１０となって、図示はしないが外部回路に電流が流れる。そして負極１０は隣接セルの正極９と、負極１０はさらに隣接セルの正極９と、それぞれ最表面に設けた導体層からなる接続部２０によって各々電気的に接続され、各セルが電気的に直列接続されて高電圧を生起できるようになっている。

また、遮光層７によって遮光された領域にはｐ⁺型ドープ領域５が形成されており、このｐ⁺型ドープ領域５からノンドープ領域４に向かって空乏層が延びることにより、素子分離領域Ｒ₀によって各素子領域Ｒ_a，Ｒ_b，Ｒ_cに分離される。また、ｐ⁺型ドープ領域５は、遮光層７によって遮光された領域にあるため、ｎ型単結晶シリコン基板１との間で電子正孔対が光励起されることがなく、電流発生が抑制される。従ってリーク電流を発生することなく、各素子領域Ｒ_a，Ｒ_b，Ｒ_cにおいて独立して光起電力が生起される。例えば素子領域Ｒ_bにおいて生成されたキャリア、例えばホールは空乏層によって阻止され、隣接素子領域Ｒ_a，Ｒ_cのｐ型ドープ領域２ａ，２ｃに流れ込むことなく、素子領域Ｒ_bのｐ型ドープ領域２ｂに効率よく流れ込む。このようにして生成されたキャリアの電気的な分離を確実に行うことができ、リーク電流を抑制できるため、特性劣化を抑制することができる。

また、ここで遮光層７およびｐ⁺型ドープ領域５の面内における幅Ｗ₀は、ｎ型単結晶シリコン基板１つまり基板の厚さｔ_sの５０％以上１００％以下が好ましい。５０％以下であると、生成されたキャリアの電気的な分離が難しくなりリーク電流が高くなり、特性の劣化が大きくなるためである。

また、基板の遮光層７およびｐ⁺型ドープ領域５の面内における幅Ｗ₀，Ｗ₂は、基板の厚さｔ_sと同程度であれば、リーク電流抑制による特性の改善は十分である。逆に基板の厚さｔ_sよりも幅を広くしても、リーク電流抑制による特性改善はすでに飽和しており、むしろ短絡電流の低下を引き起こすからである。

また、ノンドープ領域４の幅Ｗ₁はｎ型単結晶シリコン基板１の厚さｔ_sの５０％以上が好ましいが、遮光層７の幅Ｗ₀およびｐ⁺型ドープ領域の幅Ｗ₂に比べて小さくてもよい。ただし、ｎ型単結晶シリコン基板１の法線ｌ方向から見て、形成したノンドープ領域４全体が遮光層７およびｐ⁺型ドープ領域５の内側に入るようにすることが望ましい。そしてさらに遮光を確実にするためｐ⁺型ドープ領域５の幅Ｗ₂の幅は、遮光層７の幅Ｗ₀よりも小さい方がよい。つまり下式を満たすようにするのが望ましい。
Ｗ₀＞Ｗ₂＞Ｗ₁ （式）
Ｗ₀ 遮光層の幅
Ｗ₁ ノンドープ領域の幅
Ｗ₂ ｐ⁺型ドープ領域の幅

また、ｐ⁺型ドープ領域５の接合深さは、ｎ^-型ドープ領域６よりも深く、かつ単結晶シリコン基板１の厚さが１００μｍ以上の場合には、１μｍ以上、単結晶シリコン基板１の厚さが１００μｍ以下の時には基板１の厚さの１％以上が好ましい。ｎ^-型ドープ領域６の接合深さよりもｐ⁺型ドープ領域５の接合深さが浅いと、ｎ^-型ドープ領域６を移動する多数キャリアである電子を、ｐ⁺型ドープ領域５で分離することが難しくなる。またｐ⁺型ドープ領域５が１μｍ以下であると、単結晶シリコン基板１内で生成された正孔を追い返すことが難しくなる。いずれの場合でも開放電圧の低下を抑制することが困難になり、特性の大幅な劣化につながる。

また、ノンドープ領域４は、そのままでは、基板そのものであり、ｎ型であるが、軽いｐ型不純物を拡散させて、キャリアを消滅させ、ノンドープ領域を形成するようにしてもよい。少なくとも隣接する第２導電型半導体領域および第１導電型半導体領域すなわちｐ型ドープ領域２ａ〜２ｃ、およびｎ型ドープ領域３ａ〜３ｃよりも十分に高抵抗である必要がある。ただし、ノンドープ領域のキャリア濃度については、基板の厚さ、ｐ⁺型ドープ領域５の接合深さおよび両者のキャリア濃度に応じて、設定可能であり、ｐ⁺型ドープ領域５からの空乏層が、好ましくは基板の厚さの５％以上広がる程度であることが望ましい。

また、第２導電型の高濃度半導体領域であるｐ⁺型ドープ領域５のキャリア濃度についても、接合深さおよび基板のキャリア濃度に応じて、設定可能であり、ｐ⁺型ドープ領域５から空乏層が、好ましくは基板の厚さの５％以上広がる程度であることが望ましい。

次に、本実施の形態１の光起電力素子の製造方法について説明する。図４（ａ）〜（ｅ）および図５（ａ）〜（ｃ）は、工程断面図、図６はフローチャートである。ここで、被処理基板としては、ｎ型単結晶シリコン基板１すなわちｎ型シリコン基板を用いるが、通常、引き上げにより得られたインゴットをスライスすることにより切り出されたものであるため、表面に自然酸化膜、および構造的欠陥、金属等による汚染をはらんでいる。このため、ここで用いられるｎ型単結晶シリコン基板１に対して洗浄および、ダメージ層エッチングを行う。

この後、基板表面での光反射損失を低減させる目的でアルカリ溶液および添加剤を用いたウェットエッチングにより、テクスチャ１Ｔを形成する。アルカリ溶液には水酸化カリウム、水酸化ナトリウム等を、添加剤にはイソプロピルアルコール等を用いる。

テクスチャ形成後、接合界面となるｎ型単結晶シリコン基板１表面のパーティクル、有機物汚染、金属汚染を除去するために基板洗浄を実施する（図４（ａ）：Ｓ１０１）。洗浄には、いわゆるＲＣＡ洗浄や、ＳＰＭ洗浄（硫酸過酸化水素水洗浄）、ＨＰＭ洗浄（塩酸過酸化水素水洗浄）、ＤＨＦ洗浄（希弗酸洗浄）、アルコール洗浄等を用いる。

ここでＲＣＡ洗浄とは、まずウェーハを希フッ酸水溶液（ＨＦ）の中に入れ、表面の薄いシリコン酸化膜を溶出する。このときシリコン酸化膜が溶出すると同時に、その上に付着していた多くの異物も同時に取り去られる。さらに、アンモニア（ＮＨ₄ＯＨ）＋過酸化水素（Ｈ₂Ｏ₂）で、有機物やパーティクルを除去する。次いで塩酸（ＨＣ１）＋過酸化水素（Ｈ₂Ｏ₂）で金属類を除去し、最後に超純水で仕上げを行う方法である。

上記のいずれかの洗浄方法を用いて、基板洗浄を行った後、ｐｎ接合、ｎｎ接合を形成するために、ｎ型単結晶シリコン基板１上に、順次各導電型の半導体領域を形成する。上記テクスチャ形成工程、洗浄工程を経て得られたｎ型単結晶シリコン基板１は、厚さ１００〜５００μｍであった。

またｎ型単結晶シリコン基板１の比抵抗は１０Ωｃｍ以上であった。好ましくは１００Ωｃｍ以上の抵抗率を用いるのがよい。１０Ωｃｍ以下であると、導電率の増加から、素子間におけるリーク電流が増加し、特性の劣化につながる。

次に、ボロンを含んだペースト材料を用いて、第１主面１Ａ側の拡散層（ｐ⁺型ドープ領域５，ｎ^-型ドープ領域６を形成し、接合領域を形成する（図４（ｂ）：Ｓ１０２）。第１主面１Ａ側にｐ⁺型ドープ領域５を作製する面に、ボロンを含んだペースト材料５ｐをスクリーン印刷によって塗布し、２００℃程度の温度でアニールすることでペースト材料乾燥させる。その後、高温に加熱した石英管炉内でアニールを施し、ボロンをｎ型単結晶シリコン基板１内へ拡散させる。またこの時にＰＯＣｌ₃を含むガスを炉内に流すことで、第１主面１Ａ側のペーストがないところに同時にｎ^-型ドープ領域６を形成する（図４（ｃ））が、ｐ⁺型ドープ領域５の接合深さを深くするために、ＰＯＣｌ₃ガスを流す前に、例えば窒素雰囲気中で１１００℃１時間など十分な加熱を予め行い、接合深さを１μｍ以上にする必要がある。ｐ⁺型ドープ領域５の表面濃度はおおよそ１０¹⁹〜１０²⁰台となるようにペースト材に含まれる不純物濃度を調整する。またｎ^-型ドープ領域６の表面不純物濃度は１０¹⁷〜１０¹⁹台とｐ⁺型ドープ領域５の表面濃度よりも低くなるように調整する。このように表面不純物濃度および接合深さを調整することで、生成されたキャリアの分離を効率よく行うことができる。

その後、炉内から取り出し、ペーストを薄いアルカリ溶液またはＨＦ等で除去後、第２主面１Ｂ側にも形成されたｎ^-側層を除去する。これには裏面側片面だけＨＦと硝酸（ＨＮＯ₃）溶液につける方式である片面エッチング処理装置を用いると容易に行える。この際、裏面側に形成したテクスチャの形状がエッチングにより変化し、反射率の増加を招くが、裏面側であるため特性にはほとんど影響がなく、また反射率が増加すると、その後の工程でペースト材料塗布の作製精度が向上するために、反射率を増加させるほうが好ましい。

次に、リンおよびボロンを含んだペースト材料を用いて、裏面側の接合を作製する。スクリーン印刷を用いて、ｎ型ドープ領域３の作製を行う領域に、リンを含んだペースト材料３ｐを塗布する。ペースト材の乾燥を行った後、さらにｐ型ドープ領域２の作製を行う領域に、ボロンを含んだペースト材料２ｐを塗布する（図４（ｄ）：Ｓ１０３）。この後、液体材料から形成できる酸化膜をスピンコートにより塗布する。これによりペーストから脱理した不純物が隣接した基板へ転写されることを防ぐことができ、ノンドープ領域４がドープされるのを防ぐ。その後、高温に熱した石英管炉中でアニールを行い、各ドーパントであるリン、ボロンを拡散する。拡散終了（図４（ｅ））後、シリコン基板を石英管炉から取り出し、ＨＦにより酸化膜およびペースト材料を除去する。

以上のように、本実施の形態１の深い接合を有するｐ⁺型ドープ領域５とノンドープ領域４が形成される。今回は気相拡散およびドーパントを含んだペースト材料を用いて作製したが、ＳｉＮ膜をマスクとした気相拡散またはイオン注入、ハードマスクを使用したイオン注入法によっても作製することは可能であり、前述した製造方法に限定するわけではない。

次に図５（ａ）に示すように、第１主面１Ａ、第２主面１Ｂの両面にパッシベーション膜８の形成を行う（Ｓ１０４）。ｎ型単結晶シリコン基板１をＲＣＡ洗浄等で洗浄後、高温に加熱した石英管炉内で酸素を流すことで酸化膜を第１主面１Ａと第２主面１Ｂの両側に形成する。炉内温度および酸化時間は例えば８００〜１０００℃で１０〜６０分程度であり、酸化膜の厚さは５〜３０ｎｍ程度である。その後ＣＶＤ装置を用いてＳｉＮ膜を堆積する。表側の厚さは、ＳｉＯ₂膜の厚さによって調整し、光学的に反射率が低くなるようにする。ＳｉＯ₂／ＳｉＮ積層膜からなるパッシベーション膜８を形成するが、ＳｉＯ₂／ＳｉＮ積層膜の合計の厚さは６０〜８０ｎｍ程度である。

裏面側はＳｉＯ₂／ＳｉＮ積層構造の厚さは光学的には考慮しなくてよいが、電極材料とのコンタクト性を考慮し、おおよそ２００ｎｍ程度以下になるようにする。
ここではパッシベーション膜８としてＳｉＯ₂／ＳｉＮ積層膜を用いているが、これは他のパッシベーション膜、例えばＳｉＮやＳｉＯ₂単体、Ａｌ₂Ｏ₃、非晶質シリコン、微結晶シリコンなどの材料でもよい。

次に正極９（９ａ〜９ｃ）・負極１０（１０ａ〜１０ｃ）を形成する（図５（ｂ）：Ｓ１０５）。スクリーン印刷でそれぞれｐ型ドープ領域２ａ〜２ｃ、ｎ型ドープ領域３ａ〜３ｃ上のＳｉＯ₂／ＳｉＮ積層膜上にガラスフリットを含んだＡｇペーストを塗布する。この時、隣接する２ｂと３ａ、３ｂと２ｃ上の領域の金属材料は、お互い電気的に接続するようにするが、それ以外は接続しないようにする。その後高温焼成を行うことでＡｇペーストがＳｉＯ₂／ＳｉＮ積層膜を浸食し、下地のドープ領域に接触する。

最後に、第１主面１Ａの遮光層７を形成する。第１主面１Ａ上にスクリーン印刷でＡｇペーストを塗布する（図５（ｃ）：Ｓ１０６）。この時、断面形状が三角形になるように調整し、入射した光を反射し、他の受光面に入射するようにすることで、シャドーロスを低減することができる。また、薄く金属を塗布した後、その上に樹脂等の透明かつ屈折率の高い材料で断面三角形状を形成してもよい。

また、本実施の形態１では基板内を３つの素子領域Ｒ_a〜Ｒ_cに分離し、各素子領域Ｒ_a〜Ｒ_cに形成した３つの素子を連結した場合について述べたが、基板内で２以上のさらに多くの分割を行っても構わない。その場合、すでに述べた設計項目に従えば、素子の特性劣化は起こらず、さらなる高電圧素子を作製することも容易である。また、本実施の形態１では１組のｐｎ接合を有する領域を単位セル構造としたが、並列に並べた複数のｐｎ接合を有する領域を単位セル構造としても構わない。ただし、短絡電流が一致するように、おのおの直列で連結する単位セル構造は同じ総面積を有している必要がある。

以上のように本実施の形態の光起電力素子によれば、抵抗損失を低減でき、開放電圧を各々のセルで維持できるので、直列に接続することで高電圧・高効率な特性を得ることができる。ｐ⁺型ドープ領域５とノンドープ領域４で生成されたキャリアの分離を容易にすることで高い開放電圧を維持することができる。ｐ⁺型ドープ領域５上に設けられた遮光層７によってノンドープ領域４にキャリアが生成されることを抑制し、導電率の上昇を抑制することで素子間のリーク電流を低減させることができる。これに対し、特許文献１のように素子間を物理的に切断すると、リーク電流を完全に抑制することはできるが、切断面における再結合速度の増加に伴い、そもそも高い開放電圧を維持することが困難になる。また分割数を増やしていくことで必然的に切断面の面積が増加するため、開放電圧を含むセルの特性は著しく劣化していく。

図７は本実施の形態の光起電力素子において、遮光層７、ｐ⁺型ドープ領域５とノンドープ領域４の効率に与える影響を比較した図である。Ｐ１は、ノンドープ領域４と遮光層７とを形成したもの、Ｐ２はノンドープ領域４と遮光層７とｐ⁺型ドープ領域５を形成したものを示す。比較例１の構造としてＲ１で示すように、ダイシングソーなどでセルを物理的に３分割して作製した時のセルの効率を１としている。この場合、ダイシングソーによりシリコン基板が削れるため、その減少した面積を用いて効率を補正した。また物理的に切断せずにセルを構成した場合をＲ２とした。遮光層幅は１００μｍとしている。図７から明らかなように、物理的に切断せずにセルを構成した場合、Ｒ２で示すように、電気的分離構造および遮光構造がない場合は、特性の劣化が起きるが、本実施の形態の光起電力素子の例としてＰ１で示すように遮光層７を設けることで、物理的に切断した場合よりも効率は向上し、さらに本実施の形態の光起電力素子のもう一つの例としてＰ２で示すようにｐ⁺型ドープ領域５を設けることで効率の改善を成すことができる。この時の出力開放電圧は、３分割で２Ｖ以上である。本比較はセルの分割数が３の場合であるが、さらに高電圧化するためにセルを分割した際には、物理的に切断した時は著しく効率低下が起きるのに対し、本実施の形態では大幅な効率の改善を行うことができる。

図７の比較例として示すＲ１，Ｒ２のうち比較構造Ｒ１は切り込み溝を形成した場合で、ソーによる切り込みはおおよそ１００〜２００μｍ幅である。切断した場合はシリコンが削り取られるため、切断すると面積が減少する。このため、その分を面積補正したとしても、本実施の形態１のように遮光層７の幅を最少１００μｍとした場合、特性的には図７に示したとおり、本発明の実施の形態の構造Ｐ１，Ｐ２が優位である。また切断しない場合であるＲ２については、切り込みを作製したところは遮光層７と同じく電流を生成できない。仮にレーザーなどの他の手法を使ってこの幅を狭めることができたとしても、切断面の影響で短絡電流が低下するため、遮光層７の最低１００μｍによる特性低下抑制効果を上回ることは困難である。特性としてはむしろ切断した方がよいので、比較対象を切断した場合とした。

なお、遮光層７は、第１主面１Ａ上に形成された遮光層７直下に位置するノンドープ領域４に対して光を遮蔽し、かつ光を散乱させて、ノンドープ領域４で囲まれた他の領域に光を入射する機能を有するものであるのが望ましい。これにより、光電変換効率が向上する。また、遮光層７の幅は広くなると短絡電流が低下するが、それ以外の特性の劣化はない。よって、遮光層７の幅を一定以下に抑えることで、特性の低下を最小限に抑えることができる。周辺部の面積が多くなると、セルの効率は悪化するが、物理的に切断しない手法を用いることで、従来構造と比べて特性劣化を最小限に防ぐことができる。

実施の形態２．
図８（ａ）および（ｂ）は、実施の形態２のそれぞれ受光面および裏面側からみた光起電力素子の平面図である。本実施の形態では、平面構造において、ｐ型ドープ領域２ａ〜２ｃ、ｎ型ドープ領域３ａ〜３ｃがくし形に配置されている。他は、実施の形態１と同様であるため、ここでは説明を省略する。同一部位には同一符号を付した。

以上のように、ｐ型ドープ領域２ａ〜２ｃ、ｎ型ドープ領域３ａ〜３ｃのパターンがくし形に形成されているため、各ドープ領域（ｐ型ドープ領域２ａ〜２ｃ、ｎ型ドープ領域３ａ〜３ｃ）の周囲の長さの合計に対して、相互に隣接しあうｎ型ドープ領域３ａとｐ型ドープ領域２ｂ（または３ｂと２ｃ）の隣接面に形成されるノンドープ領域４の長さすなわち隣接面の長さが占める割合が低い。

このため、生成されたキャリアの分離およびリークの抑制が容易となり、より高い特性を得ることができる。

製造方法についても、ｐ型ドープ領域２ａ〜２ｃおよびｎ型ドープ領域３ａ〜３ｃを形成するためのペースト材料の印刷に、異なるマスクを用いること以外は実施の形態１と同様であるため、ここでは説明を省略する。

実施の形態３．
図９（ａ）および（ｂ）は、実施の形態３のそれぞれ受光面および裏面側からみた光起電力素子の平面図である。本実施の形態では、平面構造において、２次元の周期構造を有し、隣接する素子間のドープ領域は互いに逆導電型で構成し、ｎ／ｐと必ず異なるように配置されている。２ａ〜２ｃは、ｐ型ドープ領域２ａ〜２ｃ、３ａ〜３ｃはｎ型ドープ領域３ａ〜３ｃである。他は、実施の形態１と同様であるため、ここでは説明を省略する。同一部位には同一符号を付した。

以上のように、隣接する素子間のドープ領域は互いに逆導電型で構成されていることにより、各素子間を連結し、それぞれの素子で異なる電位をもつようになっても、ｐｎ接合による整流性が機能するため、リーク電流の抑制をはかることができる。そのため、同じシリコン基板の面積に対して、より高い開放電圧を実現できる構造となっている。仮に同じ導電型の層が隣接した場合、素子間の電位が異なることでリーク電流が発生するため、特性の劣化が起こる。

また、素子の設計に際して、基板と同じ導電型を有する領域におけるいかなる点からみても、素子内の基板と異なる導電型を有する領域までの距離が、少数キャリアの拡散長以下になるように設計する。この要件を満たせば、必ずしも図９（ａ）および（ｂ）にあるような形状にする必要はない。これにより、生成された少数キャリアが、よりｐ型ドープ領域に収集しやすいようにする。

製造方法についても、ｐ型ドープ領域２ａ〜２ｃおよびｎ型ドープ領域３ａ〜３ｃを形成するためのペースト材料の印刷に、異なるマスクを用いる以外は実施の形態１と同様であるため、省略する。

なお、拡散領域の形成に際し、不純物元素を含有するペースト材料からの拡散によって行ったが、これに限定されることなく、気相からの拡散を用いてもよいことはいうまでもない。

また、隣接セル同士の接続に際しては、実施の形態１で接続部２０として説明したように、基板上に層間絶縁膜を介して形成される導体層によって各電極間を相互接続してもよいし、実装工程において導体リボンなどを用いて接続するようにしてもよい。

遮光層としては、銀ペーストを用いた印刷パターンで形成したが、銀に限定されることなく、また、スパッタリングなどにより形成した金属薄膜であってもよい。あるいは隣接セル間を接続するための配線導体として用いることも可能である。あるいは、太陽光が、基板に入射するのを遮光する材料であればよく、散乱性、遮光性を有するものであれば、遮光層を導体に代えて、絶縁膜を用いてもよい。

また、ノンドープ領域は、前記実施の形態１では、基板そのものであり、ｎ型であるが、軽いｐ型不純物を拡散させて、キャリアを消滅させ、ノンドープ領域を形成するようにしてもよい。少なくとも隣接する第２導電型半導体領域および第１導電型半導体領域よりも十分に高抵抗である必要がある。ただし、ノンドープ領域のキャリア濃度については、基板の厚さ、第２導電型の高濃度半導体領域の接合深さおよび両者のキャリア濃度に応じて、設定可能であり、第２導電型の高濃度半導体領域からの空乏層が、好ましくは基板の厚さの５％以上広がる程度であることが望ましい。また、第２導電型の高濃度半導体領域のキャリア濃度についても、接合深さおよび基板のキャリア濃度に応じて、設定可能であり、第２導電型の高濃度半導体領域から空乏層が、好ましくは基板の厚さの５％以上広がる程度であることが望ましい。

また、結晶系半導体基板としては、単結晶シリコン基板、多結晶シリコン基板などの結晶シリコン基板の他、シリコンカーバイド基板などのシリコン化合物基板をはじめとする結晶シリコン系基板などにも適用可能である。

また、実施の形態では、結晶系半導体基板表面から拡散により接合を形成する、拡散型太陽電池について説明したが、結晶系半導体基板上に非晶質薄膜などを形成したいわゆるヘテロ接合型太陽電池にも適用可能である。

以上のように、本発明にかかる光起電力素子は、同一基板内で、基板の物理的な切断をせずに、複数のセル構造単位を直列に接続し、高い開放電圧および高い出力を維持することが可能である。

１ｎ型単結晶シリコン基板、１Ａ第１主面（受光面）、１Ｂ第２主面（裏面）、２，２ａ〜２ｃｐ型ドープ領域、３，３ａ〜３ｃｎ型ドープ領域、４ノンドープ領域、５ｐ⁺型ドープ領域、６ｎ^-型ドープ領域、７遮光層、８パッシベーション膜、９，９ａ〜９ｃ正極、１０，１０ａ〜１０ｃ負極、２０接続部。

Claims

受光面となる第１主面と、裏面となる第２主面とを備えた第１導電型を有する結晶系の半導体基板の、前記第２主面上に第２導電型半導体領域と第１導電型半導体領域が互いに隣接して形成され、前記第２主面における前記半導体基板と前記第２導電型半導体領域との間のｐｎ接合でホール電子対を生成する素子構造を有する裏面コンタクト型太陽電池において、
前記第２主面上に形成された互いに隣接した複数の前記第２導電型半導体領域と前記第１導電型半導体領域を単位構造として、前記単位構造同士の間にノンドープ領域を有し、前記第１主面上において、前記ノンドープ領域の直上全体を覆い遮光する遮光層を備え、
前記遮光層の幅が前記ノンドープ領域の幅よりも広いことを特徴とする光起電力素子。
受光面となる第１主面と、裏面となる第２主面とを備えた第１導電型を有する結晶系の半導体基板の、前記第２主面上に第２導電型半導体領域と第１導電型半導体領域が互いに隣接して形成され、前記第２主面における前記半導体基板と前記第２導電型半導体領域との間のｐｎ接合でホール電子対を生成する素子構造を有する裏面コンタクト型太陽電池において、
前記第２主面上に形成された互いに隣接した複数の前記第２導電型半導体領域と前記第１導電型半導体領域を単位構造として、前記単位構造同士の間にノンドープ領域を有し、前記第１主面上において、前記ノンドープ領域の直上に前記結晶系の半導体基板と異なる導電型の第２導電型の高濃度半導体領域を備え、前記第２導電型の高濃度半導体領域以外の第１主面上に前記結晶系の半導体基板と同じ導電型である第１導電型の低濃度半導体領域を備え、さらに前記第２導電型の高濃度半導体領域上であって、前記ノンドープ領域の直上全体を覆い遮光する遮光層を有することを特徴とする光起電力素子。
前記遮光層の幅が前記ノンドープ領域の幅よりも広いことを特徴とする請求項２に記載の光起電力素子。
前記第１主面上において遮光層の直下に形成された第２導電型の高濃度半導体領域が、第１主面上に形成された第１導電型領域の不純物濃度よりも高く、かつ深さはより深くまで不純物が拡散されていることを特徴とする請求項２または３に記載の光起電力素子。
前記単位構造同士においてノンドープ領域を挟んで互いに異なる導電型を有するように配置されたことを特徴とする請求項１から４のいずれか１項に記載の光起電力素子。
前記遮光層は、第１主面上に形成された遮光層直下に位置するノンドープ領域に対して光を遮蔽し、かつ光を散乱させて、前記ノンドープ領域で囲まれた他の領域に光を入射する機能を有することを特徴とする請求項１から５のいずれか１項に記載の光起電力素子。
受光面となる第１主面と裏面となる第２主面とを備えた第１導電型を有する結晶系の半導体基板の第２の面にノンドープ領域を残し、前記ノンドープ領域で囲まれた領域内に、前記第２主面側から第２導電型半導体領域と第１導電型半導体領域が互いに隣接して形成され、前記第２主面における前記半導体基板と前記第２導電型半導体領域との間のｐｎ接合でホール電子対を生成する素子領域を形成する工程と、
第１主面上であって、前記ノンドープ領域の直上全体を覆い遮光する遮光層を形成する工程とを有し、
前記遮光層は、前記ノンドープ領域の幅よりも広いことを特徴とする光起電力素子の製造方法。
受光面となる第１主面と裏面となる第２主面とを備えた第１導電型を有する結晶系の半導体基板の第２の面にノンドープ領域を残し、前記ノンドープ領域で囲まれた領域内に、前記第２主面側から第２導電型半導体領域と第１導電型半導体領域が互いに隣接して形成され、前記第２主面における前記半導体基板と前記第２導電型半導体領域との間のｐｎ接合でホール電子対を生成する素子領域を形成する工程と、
第１主面上であって、前記ノンドープ領域の直上全体を覆い遮光する遮光層を形成する工程と、前記遮光層を形成する工程に先立ち、前記結晶系の半導体基板と異なる導電型の第２導電型の高濃度半導体領域を形成する工程およびその他の第１主面上に前記結晶系の半導体基板と同じ導電型である第１導電型の低濃度半導体領域を形成する工程を有することを特徴とする光起電力素子の製造方法。
前記素子領域を形成する工程は、
前記第２主面に、第１導電型の不純物を含有する第１のペースト材料のパターンを塗布する工程と、
前記第２主面に、前記第１のペースト材料のパターンに隣接するように第２導電型の不純物を含有する第２のペースト材料のパターンを塗布する工程と、
前記第１および第２のペースト材料から、前記第１および第２導電型の不純物を拡散させ、前記第１および第２導電型半導体領域を形成する拡散工程を含むことを特徴とする請求項８に記載の光起電力素子の製造方法。
前記第２導電型の高濃度半導体領域を形成する工程は、
前記第１主面に、第２導電型の不純物を含有する第３のペースト材料のパターンを塗布する工程と、
前記第３のペースト材料から、前記第２導電型の不純物を拡散させ、前記第２導電型の高濃度半導体領域を形成する拡散工程を含むことを特徴とする請求項８または９に記載の光起電力素子の製造方法。
前記拡散工程は、
前記第１導電型の不純物を含有するガス雰囲気中で加熱する工程であり、
前記第３のペースト材料から、前記第２導電型の不純物を拡散させ、前記第２導電型の高濃度半導体領域を形成するとともに、前記第３のペースト材料の存在しない領域に前記第１導電型の不純物を拡散させ、第１導電型の低濃度半導体領域を形成する工程であることを特徴とする請求項１０に記載の光起電力素子の製造方法。