JP2005101158A - ショットキーバリアダイオード素子 - Google Patents

Abstract

【課題】耐圧が高く、動作特性および信頼性が良好であるとともに、容易に集積化が可能なショットキーバリアダイオード素子を提供する。
【解決手段】この発明のショットキーバリアダイオード素子では、ｐ^＋型ＳｉＣ基板１上に、ｐ⁻型ＳｉＣ層２、所定の間隔を隔てて形成されているｎ^＋型ＳｉＣ層３、３、…、ｎ⁻型ＳｉＣ層４、４、…、および、ｎ⁻型ＳｉＣ層４、４、…との間でショットキー接合を形成する金属層５、５、…がこの順序で積層され、ｎ⁻型ＳｉＣ層４、４、…、および、金属層５、５、…から構成される複数のショットキーバリアダイオード構造６、６、…が形成されている。また、各隣接するショットキーバリアダイオード構造６、６、…の間には、ｎ^＋型ＳｉＣ層３、３、…の上面の一部３ａ、３ａ、…上と、金属層５、５、…の上面上とを接続し、ｎ^＋型ＳｉＣ層３、３、…との間でオーミック接合を形成する接続電極８、８、…が形成されている。
【選択図】図１

Description

本発明は、ショットキーバリアダイオード素子に関し、特に、ワイドバンドギャップを有する半導体を用いたショットキーバリアダイオード素子に関する。

従来、ＳｉＣからなる高耐圧のショットキーバリアダイオード素子が知られている（例えば、特許文献１参照）。

図９は、従来の高耐圧のショットキーバリアダイオード素子の構造を説明するための断面図である。図９を参照して、従来の高耐圧のショットキーバリアダイオード素子の構造について説明する。

従来の高耐圧のショットキーバリアダイオード素子では、図９に示すように、約３００μｍの厚みを有するｎ^＋型ＳｉＣ基板１０１上に、ｎ⁻型ＳｉＣ層１０４と、ｎ⁻型ＳｉＣ層１０４とショットキー接合されているアノード電極１０５とがこの順序で形成されている。また、ＳｉＣ基板１０１の下面上には、ＳｉＣ基板１０１とオーミック接合されているカソード電極１０９が形成されている。また、アノード電極１０５の端部周縁付近のｎ⁻型ＳｉＣ層１０４には、アノード電極１０５の端部の電界集中を緩和するためのｐ^＋型ＳｉＣ領域１１０が形成されている。このようにして、従来のＳｉＣからなるショットキーバリアダイオード素子が形成されている。

従来の高耐圧のショットキーバリアダイオード素子では、上記したように、ｎ⁻型ＳｉＣ層１０４とアノード電極１０５との間のショットキー接合を利用して、ショットキーバリアダイオード素子が形成されている。ＳｉＣからなる従来のショットキーバリアダイオード素子は、ＳｉＣのバンドギャップが大きく（Ｅｇ：約３ｅＶ）、例えば、Ｓｉと比べると１０倍以上の高い絶縁破壊電界強度を有しているので、耐圧を大きくすることができる。また、上記従来のショットキーバリアダイオード素子では、アノード電極１０５からカソード電極１０９に向って、ｎ^＋型ＳｉＣ基板１０１の内部を動作電流が流れるので、従来のショットキーバリアダイオード素子では、ｎ^＋型ＳｉＣ基板１０１およびｎ⁻型ＳｉＣ層１０４の抵抗が直列に加わる。この場合、従来のショットキーバリアダイオード素子においては、ｎ⁻型ＳｉＣ層１０４の層厚は薄く、その抵抗は小さいので、ショットキーバリアダイオード素子のオン抵抗に対しては、基板１０１の抵抗の寄与が大きい。
特開２００１−２４５４７９号公報

しかしながら、所定の機械的強度を得るためには、ｎ^＋型ＳｉＣ基板１０１の厚さを小さくすることは困難であるので、ｎ^＋型ＳｉＣ基板１０１の抵抗を小さくすることは困難であった。その結果、従来の高耐圧のショットキーバリアダイオード素子では、ショットキーバリアダイオード素子のオン抵抗が高いという問題点があった。

また、ｎ^＋型ＳｉＣ基板１０１内部に結晶欠陥などが存在する場合には、耐圧を十分高めることができないという不都合があった。このため、従来の高耐圧のショットキーバリアダイオード素子では信頼性および歩留まりが低いという問題点があった。

また、従来の高耐圧のショットキーバリアダイオード素子では、アノード電極１０５の端部での電界集中による耐圧の低下を防止するために、アノード電極１０５の端部周縁付近のｎ⁻型ＳｉＣ層１０４上に、ｐ^＋型ＳｉＣ領域１１０を形成する必要があった。しかしながら、このｐ^＋型ＳｉＣ領域１１０の形成は、一般に、約５００℃〜約８００℃の高温でドーパント材料をイオン注入するというプロセスで行われる。このため、上記ｐ^＋型ＳｉＣ領域１１０の形成は非常に困難であるという問題点があった。

また、従来の高耐圧のショットキーバリアダイオード素子をＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）などの他の半導体素子と複合化する場合、集積化が困難であるので、半導体装置として大型になるという問題点があった。

この発明は、上記のような課題を解決するためになされたものであり、
この発明の目的は、耐圧が高く、動作特性および信頼性が良好であるとともに、容易に集積化が可能なショットキーバリアダイオード素子を提供することである。

上記目的を達成するために、この発明の第１の局面によるショットキーバリアダイオード素子は、基板と、基板上に所定の間隔を隔てて形成され、ワイドバンドギャップを有する複数の第１半導体層と、複数の第１半導体層の上面上にそれぞれ形成され、第１半導体層との間でショットキー接合を形成する複数の金属層と、隣接する各金属層と各第１半導体層との間をオーミック接続している接続電極とを備えている。

この第１の局面によるショットキーバリアダイオード素子では、上記のように、ドリフト層として機能するワイドバンドギャップを有する第１半導体層とアノード電極として機能する金属層とをショットキー接合することにより、大きな耐圧を有するショットキーバリアダイオード構造を形成することができる。また、接続電極により、隣接する各金属層と各第１半導体層との間をオーミック接続することにより、隣接するショットキーバリアダイオード構造同士は直列接続されるので、耐圧をより大きくすることができる。また、上記のように複数のショットキーバリアダイオード構造を直列接続することによって、各々のショットキーバリアダイオード構造に印加される電圧は電圧分配により小さくなる。これにより、ショットキーバリアダイオード素子に必要とされる耐圧に対して、各ショットキーバリアダイオード構造の耐圧は小さくてもよい。従って、金属層と接する第１半導体層上には、金属層端部の電界集中を緩和するための領域を形成する必要はなく、形成プロセスを簡略化することができる。

また、本発明のショットキーバリアダイオード素子が形成される基板上に、ＭＯＳＦＥＴやＩＧＢＴなどの他の半導体素子も形成することもできるので、それらの半導体素子との集積化も容易に行うことができる。これらの結果、本発明の第１の局面においては、耐圧が高く、集積化を容易に行うことができるショットキーバリアダイオード素子を得ることができる。

上記第１の局面によるショットキーバリアダイオード素子において、好ましくは、各第１半導体層に接するように形成され、各第１半導体層の導電型と同じ導電型であるとともに各第１半導体層よりも高い導電性を有する第２半導体層をさらに備え、接続電極は、第２半導体層を介して第１半導体層と接続されている。このように構成すれば、接続電極と第２半導体層との間の接合を容易にオーミック接合とすることができるので、第１半導体層と金属層との間をオーミック接続することができる。これにより、本発明のショットキーバリアダイオード素子中の直列接続を低抵抗に行うことができる。

上記第１の局面によるショットキーバリアダイオード素子において、好ましくは、第２半導体層は、第１半導体層の上面上に形成されている。このように構成すれば、基板に対して同一面側で、第２半導体層と接続電極、および、金属層と接続電極をそれぞれ接続するｋとができる。これにより、各ショットキーバリアダイオード構造をさらに容易に直列接続することができる。

上記第１の局面によるショットキーバリアダイオード素子において、好ましくは、基板と各第１半導体層との間に各第１半導体層とは異なる導電型を有する第３半導体層をさらに備える。このように構成すれば、第１半導体層と第３半導体層との間にはｐｎ接合が形成されるので、基板を介した第１半導体層同士の接続は、逆方向のｐｎ接合を含む。これにより、上記直列接続された複数のショットキーバリアダイオード構造の間では、動作電流は基板を介して流れにくい。その結果、動作電流は基板抵抗の影響を受けにくいので、オン抵抗を小さくすることができる。また、動作電流は基板中の結晶欠陥などの影響も受けにくいので、上記ショットキーバリアダイオード素子の信頼性および歩留まりを向上することができる。

上記第１の局面によるショットキーバリアダイオード素子において、好ましくは、第１半導体層は、ＳｉおよびＣを主成分とする。このように構成すれば、第１半導体層のバンドギャップは約３ｅＶ程度と大きいので、ショットキーバリアダイオード構造の耐圧を大きくすることができる。また、上記のようにショットキーバリアダイオード構造の耐圧は大きいので、第１半導体層の層厚を小さくすることができる。これにより、第１半導体層による電力損失を小さくすることができる。また、例えば、Ｓｉと比較して小数キャリアが少ないので、ショットキー接合における蓄積キャリアはほとんどない。これにより、優れた逆回復特性を有するショットキーバリアダイオード素子を得ることができる。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１は、本発明の第１実施形態によるＳｉＣからなるショットキーバリアダイオード素子の構造を説明するための断面図である。まず、図１を参照して、本発明の第１実施形態によるＳｉＣからなるショットキーバリアダイオード素子の構造について説明する。

第１実施形態によるＳｉＣからなるショットキーバリアダイオード素子では、約３００μｍの厚みを有し、ＡｌまたはＢなどのｐ型不純物ドーパントが約１×１０^２０ｃｍ^−３含まれる、４Ｈ構造のｐ^＋型ＳｉＣ基板１の（０００１）面から［１１２０］方向に約８°オフした面の全面上に、約１０μｍの層厚を有し、ＡｌまたはＢなどのｐ型不純物ドーパントが約５×１０^１５ｃｍ^−３含まれている４Ｈ構造のｐ⁻型ＳｉＣ層２が形成されている。ｐ⁻型ＳｉＣ層２上には、約１μｍの層厚を有し、Ｎ（窒素）などのｎ型不純物ドーパントが約１×１０^２０ｃｍ^−３含まれている、カソード電極として機能する４Ｈ構造のｎ^＋型ＳｉＣ層３、３、…が約１０μｍの間隔を隔てて形成されている。ここで、ｎ^＋型ＳｉＣ層３、３、…、およびｐ⁻型ＳｉＣ層２は、それぞれ、本発明の「第２半導体層」および「第３半導体層」の一例である。

また、ｎ^＋型ＳｉＣ層３、３、…上には、ｎ^＋型ＳｉＣ層３、３、…の上面の一部を露出するように、約２μｍの層厚を有し、Ｎ（窒素）などのｎ型不純物ドーパントが約１×１０^１７ｃｍ^−３含まれている４Ｈ構造のドリフト層として機能するｎ⁻型ＳｉＣ層４、４、…がそれぞれ形成されている。ここで、ｎ⁻型ＳｉＣ層４、４、…は、本発明の「第１半導体層」の一例である。

ｎ⁻型ＳｉＣ層４、４、…上には、ｎ⁻型ＳｉＣ層４、４、…との間でショットキー接合を形成するＭｏ、ＮｉまたはＴｉなどからなり、アノード電極として機能する約０．１μｍの層厚を有する金属層５、５、…がそれぞれ形成されている。これにより、ｎ⁻型ＳｉＣ層４、４、…、および金属層５、５、…から構成される複数のショットキーバリアダイオード構造６、６、…が形成されている。

また、ｐ⁻型ＳｉＣ層２、ｎ^＋型ＳｉＣ層３、３、…、およびｎ⁻型ＳｉＣ層４、４、…上には、ＳｉＯ_２などからなる絶縁層７が形成されている。絶縁層７は、隣接するｎ^＋型ＳｉＣ層３、３、…の間を埋め込むとともｎ⁻型ＳｉＣ層４、４、…の一方の端部側面および上面の一部に形成された絶縁層７ａ、７ａ、…と、ｎ^＋型ＳｉＣ層３、３、…の上面、ｎ⁻型ＳｉＣ層４、４、…の他方の端部側面および上面の一部に形成された絶縁層７ｂ、７ｂ、…とから構成されている。

さらに、各絶縁層７ａ、７ａ、…の上面上、各ｎ^＋型ＳｉＣ層３、３、…の上面の一部３ａ、３ａ、…の上面上、および、各金属層５、５、…の上面上に、ｎ^＋型ＳｉＣ層３、３、…の上面の一部３ａ、３ａ、…との間でオーミック接合を形成するＡｌなどからなる接続電極８、８、…がそれぞれ形成されている。また、各隣接する接続電極８、８、…は、絶縁層７ｂ、７ｂ、…により絶縁されている。これにより、複数のショットキーバリアダイオード構造６、６、…は電気的に直列に接続されている。このようにして、本発明の第１実施形態によるショットキーバリアダイオード素子が形成されている。

図２〜図４は、本発明の第１実施形態によるＳｉＣからなるショットキーバリアダイオード素子の製造プロセスを説明するための断面図である。図１〜図４を参照して、次に、本発明の第１実施形態によるＳｉＣからなるショットキーバリアダイオード素子の製造プロセスについて説明する。

まず、図２に示すように、結晶成長面として（０００１）面から［１１２０］方向に約８°オフした面を有する４Ｈ構造のｐ^＋型ＳｉＣ基板１を準備する。次に、ＣＶＤ法を用いて、ｐ^＋型ＳｉＣ基板１の上記結晶成長面上に、ｐ⁻型ＳｉＣ層２、ｎ^＋型ＳｉＣ層１１３、および、ｎ⁻型ＳｉＣ層１１４をこの順序に連続形成する。

次に、図３に示すように、リソグラフィー技術とＣＦ_４とＯ_２またはＨ_２などを用いるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によるエッチング技術とにより、ｎ⁻型ＳｉＣ層１１４およびｎ^＋型ＳｉＣ層１１３の一部を順に除去する。これにより、図３に示すように、ｐ⁻型ＳｉＣ層２が露出するとともに、各々約１０μｍの間隔を隔てて分離された矩形状のｎ^＋型ＳｉＣ層３、３、…と、ｎ^＋型ＳｉＣ層３、３、…の上面上の一部を露出するように位置するｎ⁻型ＳｉＣ層４、４、…とを形成する。次に、ｎ^＋型ＳｉＣ層３、３、…、および、ｎ⁻型ＳｉＣ層４、４、…を覆うように、ｐ⁻型ＳｉＣ層２上に、ＣＶＤ法を用いて、絶縁層７を形成する。

次に、図４に示すように、フォトリソグラフィー技術とＨＦなどを用いるエッチング技術とにより、ｎ⁻型ＳｉＣ層４、４、…の上面の一部と、ＳｉＣ層４、４、…から露出しているｎ^＋型ＳｉＣ層３、３、…の上面の一部３ａ、３ａ、…とを露出するように、絶縁層７の一部を除去する。これにより、隣接するｎ^＋型ＳｉＣ層３、３、…の間を埋め込むとともｎ⁻型ＳｉＣ層４、４、…の一方の端部側面および上面の一部に形成された絶縁層７ａ、７ａ、…と、ｎ^＋型ＳｉＣ層３、３、…の上面、ｎ⁻型ＳｉＣ層４、４、…の他方の端部側面および上面の一部に形成された絶縁層７ｂ、７ｂ、…とを形成する。次に、絶縁層７から露出したｎ⁻型ＳｉＣ層４、４、…の上面上に、マスクなどを用いて真空蒸着法などにより金属層５、５、…を形成する。このようにして、ｎ⁻型ＳｉＣ層４、４、…、および、金属層５、５、…から構成される複数のショットキーバリアダイオード構造６、６、…が形成される。

最後に、図１に示すように、マスクなどを用いて真空蒸着法などにより、各絶縁層７ａ、７ａ、…の上面上、各ｎ^＋型ＳｉＣ層３、３、…の上面の一部３ａ、３ａ、…の上面上、および、各金属層５、５、…の上面上に、ｎ^＋型ＳｉＣ層３、３、…の上面の一部３ａ、３ａ、…との間でオーミック接合を形成するＡｌなどからなる接続電極８、８、…をそれぞれ形成する。これにより、隣接するショットキーバリアダイオード構造６、６、…を電気的に直列に接続する。このようにして、本発明の第１実施形態によるショットキーバリアダイオード素子を形成する。

第１実施形態では、上記のように、各ショットキーバリアダイオード構造６、６、…がワイドバンドギャップを有するｎ⁻型ＳｉＣ層４、４、…および金属層５、５、…から構成されているので、各ショットキーバリアダイオード構造６、６、…は、例えば、Ｓｉ系のショットキーバリアダイオード素子に比べて、耐圧の大きいショットキーバリアダイオード特性を得ることができる。しかも、本実施形態のショットキーバリアダイオード素子は、複数のショットキーバリアダイオード構造６、６、…を接続電極８、８、…により、隣接する各金属層５、５、…と各ｎ⁻型ＳｉＣ層４、４、…との間をオーミック接続することにより、隣接するショットキーバリアダイオード構造６、６、…同士は直列接続されているので、耐圧をより大きくすることができる。また、上記のように複数のショットキーバリアダイオード構造６、６、…を直列接続することによって、各々のショットキーバリアダイオード構造６、６、…に印加される電圧は電圧分配により小さくなる。これにより、本発明のショットキーバリアダイオード素子に必要とされる耐圧に対して、各ショットキーバリアダイオード構造６、６、…の耐圧は小さくてもよい。従って、金属層５、５、…と接するｎ⁻型ＳｉＣ層４、４、…上には、従来の高耐圧のショットキーバリアダイオード素子のように、金属層５、５、…の端部の電界集中を緩和するためのｐ^＋型ＳｉＣ領域１１０（図９参照）を形成する必要はなく、形成プロセスを簡略化することができる。

また、本発明のショットキーバリアダイオード素子が形成されるｐ^＋型ＳｉＣ基板１上に、ＭＯＳＦＥＴやＩＧＢＴなどの他の半導体素子も形成することもできるので、それらの半導体素子との集積化も容易に行うことができるので、それらの半導体素子と集積化された電力用半導体モジュールを容易に製造することができる。

また、本素子は、ドリフト層として機能するｎ⁻型ＳｉＣ層４、４、…に接するように形成され、ｎ⁻型ＳｉＣ層４、４、…と同じ導電型であるとともにより導電性の高い、カソード電極として機能するｎ^＋型ＳｉＣ層３、３、…をさらに備え、接続電極８、８、…は、ｎ^＋型ＳｉＣ層３、３、…を介してｎ⁻型ＳｉＣ層４、４、…と接続されている。これにより、ｎ^＋型ＳｉＣ層３、３、…と接続電極８、８、…との間の接合を容易にオーミック接合とすることができるので、ｎ^＋型ＳｉＣ層３、３、…と金属層５、５、…との間をオーミック接続することができる。これにより、ショットキーバリアダイオード構造６、６、…の直列接続を低抵抗に行うことができる。

また、本素子は、ｐ^＋型ＳｉＣ基板１の上面方向から見て、それぞれ露出した金属層５、５、…の上面上、および、ｎ^＋型ＳｉＣ層３、３、…の上面の一部３ａ、３ａ、…の上面上において、接続電極８、８、…が接続されている。これにより、各ショットキーバリアダイオード構造６、６、…の直列接続を容易に行うことができる。

また、本素子は、ｐ^＋型ＳｉＣ基板１とｎ^＋型ＳｉＣ層３、３、…との間に、ｎ^＋型ＳｉＣ層３、３、…とは異なる導電型を有するｐ⁻型ＳｉＣ層２を設けることによって、ｎ^＋型ＳｉＣ層３、３、…とｐ⁻型ＳｉＣ層２との間にｐｎ接合を形成している。さらに、ｐ⁻型ＳｉＣ層２の不純物濃度はｐ^＋型ＳｉＣ基板１より小さいので、ｐ⁻型ＳｉＣ層２の導電率は小さく、これらの結果、ｎ^＋型ＳｉＣ層３、３、…からｐ⁻型ＳｉＣ層２への電流を、阻止することができる。すなわち、ｐ⁻型ＳｉＣ層２は電流阻止層として機能する。これにより、本素子の動作電流は、ｐ^＋型ＳｉＣ基板１およびｐ⁻型ＳｉＣ層２を流れにくく、それらの影響を受けにくい。これにより、各ショットキーバリアダイオード構造６、６、…のオン抵抗を、より一層、小さくすることができるとともに、本素子の信頼性および歩留まりを向上させることができる。

また、本素子は、上記隣接するショットキーバリアダイオード構造６、６、…の間は、接続電極８、８、…で接続されている以外は絶縁層７により、絶縁されている。これにより、隣接するショットキーバリアダイオード構造６、６、…の間の耐圧を、さらに大きくすることができる。

（第２実施形態）
図５は、本発明の第２実施形態によるＳｉＣからなるショットキーバリアダイオード素子の構造を説明するための断面図である。まず、図５を参照して、本発明の第２実施形態によるＳｉＣからなるショットキーバリアダイオード素子の構造について説明する。

第２実施形態によるＳｉＣからなるショットキーバリアダイオード素子では、約３００μｍの厚みを有し、ＡｌまたはＢなどのｐ型不純物ドーパントが約１×１０^２０ｃｍ^−３含まれる６Ｈ構造のｐ^＋型ＳｉＣ基板１１の（１１−２０）面から［１１２０］方向に約３．５°オフした面の全面に、約４μｍの層厚を有し、ＡｌまたはＢなどのｐ型不純物ドーパントが約５×１０^１５ｃｍ^−３含まれている６Ｈ構造のｐ⁻型ＳｉＣ層１２が形成されている。ｐ⁻型ＳｉＣ層１２上には、約１μｍの層厚を有し、Ｎ（窒素）などのｎ型不純物ドーパントが約２×１０^１７ｃｍ^−３含まれているドリフト層として機能する６Ｈ構造のｎ⁻型ＳｉＣ層１３、１３、…が約２μｍの間隔を隔てて形成されている。ここで、ｎ⁻型ＳｉＣ層１３、１３、…、および、ｐ⁻型ＳｉＣ層１２は、本発明の「第１半導体層」および「第３半導体層」の一例である。

ｎ⁻型ＳｉＣ層１３、１３、…の上面側縁部領域には、Ｐ（リン）などのｎ型不純物ドーパントが約１×１０^２０ｃｍ^−３含まれているカソード電極として機能する６Ｈ構造のｎ^＋型ＳｉＣ領域１４、１４、…がそれぞれ形成されている。ここで、ｎ^＋型ＳｉＣ領域１４、１４、…は、本発明の「第２半導体層」の一例である。また、ｎ⁻型ＳｉＣ層１３、１３、…の上面上には、ｎ^＋型ＳｉＣ領域１４、１４、…と接触しないように、ｎ⁻型ＳｉＣ層１３、１３、…との間でショットキー接合を形成するＭｏ、ＮｉおよびＴｉなどからなるアノード電極として機能する約０．１μｍの層厚を有する金属層１５、１５、…が形成されている。このようにして、ｎ⁻型ＳｉＣ層１３、１３、…、および、金属層１５、１５、…から構成される複数のショットキーバリアダイオード構造１６、１６、…が形成されている。

また、ｐ⁻型ＳｉＣ層１２およびｎ^＋型ＳｉＣ領域１４、１４、…上には、ＳｉＯ_２などからなる絶縁層１７が形成されている。絶縁層１７は、隣接するｎ^＋型ＳｉＣ層１３、１３、…の間を埋め込むように形成されている絶縁層１７ａ、１７ａ、…と、ｎ⁻型ＳｉＣ層１３、１３、…の上面上の中央部付近とｎ^＋型ＳｉＣ領域１４、１４、…の上面上の一部に形成されている絶縁層１７ｂ、１７ｂ、…とから構成されている。

さらに、各絶縁層１７ａ、１７ａ、…の上面上と、互いに隣接する各ｎ^＋型ＳｉＣ領域１４、１４、…の上面上、および、各金属層１５、１５、…の上面上とに、ｎ^＋型ＳｉＣ領域１４、１４、…との間でオーミック接合を形成するＡｌなどからなる接続電極１８、１８、…がそれぞれ形成されている。また、各隣接する接続電極１８、１８、…は、絶縁層１７ｂ、１７ｂ、…により絶縁されている。これにより、複数のショットキーバリアダイオード構造１６、１６、…は電気的に直列に接続されている。このようにして、本発明の第２実施形態によるショットキーバリアダイオード素子が形成されている。

図６〜図８は、本発明の第２実施形態によるＳｉＣからなるショットキーバリアダイオード素子の製造プロセスを説明するための断面図である。図５〜図８を参照して、次に、本発明の第２実施形態によるＳｉＣからなるショットキーバリアダイオード素子の製造プロセスについて説明する。

まず、図６に示すように、結晶成長面として（１１−２０）面から［１１２０］方向に約３．５°オフした面を有する６Ｈ構造のｐ^＋型ＳｉＣ基板１１を準備する。次に、ＣＶＤ法を用いて、ｐ^＋型ＳｉＣ基板１１の上記結晶成長面上に、ｐ⁻型ＳｉＣ層１２、および、６Ｈ構造のｎ⁻型ＳｉＣ層１２３を連続形成する。次に、ｎ⁻型ＳｉＣ層１２３の上面側に、所定の間隔を隔てて、イオン注入によりＰ（リン）などが約１×１０^２０ｃｍ^−３含まれている６Ｈ構造のｎ^＋型ＳｉＣ領域１４、１４、…を形成する。

次に、図７に示すように、リソグラフィー技術とＣＦ_４とＯ_２またはＨ_２などを用いるＲＩＥ法によるエッチング技術とにより、ｐ⁻型ＳｉＣ層１２が露出するように、ｎ⁻型ＳｉＣ層１１４の一部を除去する。これにより、約１０μｍの間隔を隔てて分離され、上面端部にｎ^＋型ＳｉＣ領域１４、１４、…を各々有するｎ⁻型ＳｉＣ層１３、１３、…が形成される。次に、ｎ⁻型ＳｉＣ層１３、１３、…の間を埋め込むように、ｐ⁻型ＳｉＣ層１２、ｎ⁻型ＳｉＣ層１３、１３、…、および、ｎ^＋型ＳｉＣ領域１４、１４、…の上面上に、ＣＶＤ法を用いて絶縁層１７を形成する。

次に、図８に示すように、リソグラフィー技術とＨＦなどを用いるエッチング技術とにより、ｎ⁻型ＳｉＣ層１３、１３、…の間の絶縁層１７ａ、１７ａ、…と、ｎ⁻型ＳｉＣ層１３、１３、…上面の中央付近に位置する絶縁層１７ｂ、１７ｂ、…とを除いて、絶縁層１７を除去する。次に、絶縁層１７から露出したｎ⁻型ＳｉＣ層１３、１３、…の上面上に、マスクなどを用いて真空蒸着法などにより金属層１５、１５、…を形成する。このようにして、ｎ⁻型ＳｉＣ層１３、１３、…、および、金属層１５、１５、…から構成される複数のショットキーバリアダイオード構造１６、１６、…が形成される。

最後に、図５に示したように、マスクなどを用いて真空蒸着法などにより、絶縁層１７ａ、１７ａ、…の上面上、金属層１５、１５、…の上面上、および、ｎ^＋型ＳｉＣ領域１４、１４、…の上面上に、ｎ^＋型ＳｉＣ領域１４、１４、…との間でオーミック接合を形成する接続電極１８、１８、…をそれぞれ形成する。これにより、隣接するショットキーバリアダイオード構造１６、１６、…を電気的に直列に接続する。このようにして、本発明の第２実施形態によるショットキーバリアダイオード素子を形成する。

第２実施形態では、上記のように、動作電流がドリフト層として機能するｎ⁻型ＳｉＣ層１３、１３、…を横方向に流れるショットキーバリアダイオード構造１６、１６、…を有するショットキーバリアダイオード素子を得ることができる。また、本素子では、ｎ^＋型ＳｉＣ領域１４、１４、…は、ｎ⁻型ＳｉＣ層１３、１３、…の上面上に形成されている。これにより、ｎ⁻型ＳｉＣ層１３、１３、…と接続電極１８、１８、…との接続をｎ⁻型ＳｉＣ層１３、１３、…の上面で行うことができる。その結果、ｎ⁻型ＳｉＣ層１３、１３、…の上面上に形成されているアノード電極として機能する金属層１５、１５、…、とカソード電極として機能するｎ^＋型ＳｉＣ領域１４、１４、…との接続をｐ^＋型ＳｉＣ基板１１に対して同一面側である上面にて行うことができるので、各ショットキーバリアダイオード構造１６、１６、…の直列接続を容易に行うことができる。

なお、今回開示された実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１および第２実施形態では、４Ｈ構造および６Ｈ構造を有するＳｉＣからなる基板および半導体層を用いたが、本発明はこれに限らず、３Ｃなど他の結晶構造を有するＳｉＣであってもよい。また、結晶面および基板のオフ角度については特に制限はないが、基板には、約１°〜約１０°のオフ角を付けておく方がより好ましい。これにより、ＳｉＣからなる基板上に、良好な結晶性を有するＳｉＣからなる半導体層を形成することができるので、良好な動作特性を有するショットキーバリアダイオード素子を得ることができる。

また、上記第１および第２実施形態では、金属層５、５、…、および、１５、１５、…とショットキー接合を形成するのに、ｎ⁻型ＳｉＣ層４、４、…、および、１３、１３、…を用いたが、本発明はこれに限らず、ｐ型のＳｉＣ層であってもよいし、あるいは、約３ｅＶ、または、それ以上のバンドギャップを有する窒化物系半導体などの他のワイドバンドギャップを有する半導体であってもよい。これにより、ショットキーバリアダイオード素子の耐圧を大きくすることができるとともに、電力損失が小さく、優れた逆回復特性を有するショットキーバリアダイオード素子を得ることができる。

また、上記第１および第２実施形態では、導電性を有するｐ^＋型ＳｉＣ基板１および１１を用いたが、本発明はこれに限らず、絶縁性基板であってもよく、また、少なくとも表面が絶縁性を有する基板であってもよい。

また、上記第１および第２実施形態では、３個のショットキーバリアダイオード構造６、６、…、および、１６、１６、…が直列接続された図を用いて説明したが、本発明はこれに限らず、２個以上のショットキーバリアダイオード構造が直列接続されていればよい。

また、上記第１および第２実施形態では、ショットキーバリアダイオード構造６、６、…、および、１６、１６、…だけを直列に接続したショットキーバリアダイオード素子を形成していたが、本発明はこれに限らず、他のコンデンサやＭＯＳＦＥＴなどの素子も同時に集積化してもよい。例えば、本発明のショットキーバリアダイオード素子をインバータ回路における還流ダイオードや一石フォワードＤＣ／ＤＣコンバータにおける２次側ダイオードとして用いることにより、電力半導体モジュールを形成することができる。

また、上記第２実施形態では、イオン注入により、ｎ^＋型ＳｉＣ領域１４、１４、…を形成したが、本発明はこれに限らず、ＣＶＤ法などの薄膜成長によりｎ^＋型ＳｉＣ領域１４、１４、…を形成してもよい。

以上のように、本発明によれば、耐圧が高く、動作特性および信頼性が良好であるとともに、容易に集積化が可能なショットキーバリアダイオード素子を提供することができる。

本発明の第１実施形態によるショットキーバリアダイオード素子の構造を説明するための断面図である。 本発明の第１実施形態によるショットキーバリアダイオード素子の製造プロセスの第１工程を説明するための断面図である。 本発明の第１実施形態によるショットキーバリアダイオード素子の製造プロセスの第２工程を説明するための断面図である。 本発明の第１実施形態によるショットキーバリアダイオード素子の製造プロセスの第３工程を説明するための断面図である。 本発明の第２実施形態によるショットキーバリアダイオード素子の構造を説明するための断面図である。 本発明の第２実施形態によるショットキーバリアダイオード素子の製造プロセスの第１工程を説明するための断面図である。 本発明の第２実施形態によるショットキーバリアダイオード素子の製造プロセスの第２工程を説明するための断面図である。 本発明の第２実施形態によるショットキーバリアダイオード素子の製造プロセスの第３工程を説明するための断面図である。 従来の高耐圧のショットキーバリアダイオード素子の構造を説明するための断面図である。

符号の説明

１、１１ ｐ^＋型ＳｉＣ基板
２、１２ ｐ⁻型ＳｉＣ層（第３半導体層）
３、 ｎ^＋型ＳｉＣ層（第２半導体層）
４、１３ ｎ⁻型ＳｉＣ層（第１半導体層）
５、１５ 金属層
６、１６ ショットキーバリアダイオード構造
７、１７ 絶縁層
８、１８ 接続電極
１４ ｎ^＋型ＳｉＣ領域（第２半導体層）

Claims (5)

1. 基板と、
   前記基板上に所定の間隔を隔てて形成され、ワイドバンドギャップを有する複数の第１半導体層と、
   前記複数の第１半導体層の上面上にそれぞれ形成され、前記第１半導体層との間でショットキー接合を形成する複数の金属層と、
   隣接する前記各金属層と前記各第１半導体層との間をオーミック接続している接続電極とを備えた、ショットキーバリアダイオード素子。
2. 前記各第１半導体層に接するように形成され、前記各第１半導体層の導電型と同じ導電型であるとともに前記各第１半導体層よりも高い導電性を有する第２半導体層をさらに備え、
   前記接続電極は、前記第２半導体層を介して前記第１半導体層と接続されている、請求項１に記載のショットキーバリアダイオード素子。
3. 前記第２半導体層は、前記第１半導体層の上面上に形成されている請求項２に記載のショットキーバリアダイオード素子。
4. 前記基板と前記各第１半導体層との間に前記各第１半導体層とは異なる導電型を有する第３半導体層をさらに備える、請求項１〜３のいずれか１項に記載のショットキーバリアダイオード素子。
5. 前記第１半導体層は、ＳｉおよびＣを主成分とする、請求項１〜４のいずれか１項に記載のショットキーバリアダイオード素子。

Images