JP2021009961A - 半導体集積回路 - Google Patents

Abstract

【課題】電流能力をより向上させ、かつ電流能力の変更が容易な半導体集積回路を提供する。【解決手段】Ｐ型半導体基板１１と、Ｐ型半導体基板１１上に形成されたＮ型ウェル１２と、Ｎ型ウェル１２内に、各々独立して形成された複数のＰ型不純物領域１３と、Ｐ型不純物領域１３を囲むＮ型不純物領域１４を含む。各々のＰ型不純物領域１３を接続するコンタクト電極２１が、Ｎ型不純物領域１４と接続するコンタクト電極２２に囲まれて配置される。【選択図】図１

Description

本発明は、半導体集積回路、特に電流能力の増大が図られたダイオードを含む半導体集積回路に関する。

ダイオードの電流能力に関連した文献として、例えば特許文献１が知られている。特許文献１に開示された半導体集積回路は、静電保護回路の保護素子を形成するために、第１導電型の半導体領域Ｐ−Ｗｅｌｌと第２導電型の第１不純物領域Ｎと第１導電型の第２不純物領域Ｐにより形成されたガードリングＧｒｄ＿Ｒｎｇを具備している。特許文献１に開示された半導体集積回路では、このような構成を備えることにより、電流による静電破壊が軽減されるとしている。

ダイオードにおいては、特許文献１のように逆方向の耐圧が問題となる場合もあるが、順方向の電流能力、すなわち、流せる電流の容量が問題となる場合もある。図４（ａ）は、電流能力の増大を意図した比較例に係るダイオード５０を示している。図４（ａ）に示すように、ダイオード５０は、Ｐ型半導体基板１１上に形成されたＮ型ウェルと、Ｎ型ウェル内に形成されたＰ型不純物領域とで形成されたＰＮ接合（図示省略）を備えている。図４（ａ）に示すアノード電極１７は、コンタクト電極２１を介して該Ｐ型不純物領域に接続され、カソード電極１６は、コンタクト電極２２を介して該Ｎ型不純物領域に接続されている。

一方、ダイオードのレイアウトにおいては、ある電流能力のダイオードを設計する場合に、所定の大きさのＰ型不純物領域を有する単位ダイオードを複数配置して設計する場合がある。図４（ａ）に示すダイオード５０は、平面視で１辺の長さがＬの単位ダイオードを９個、密集配置して形成されている。従って、Ｐ型不純物領域の大きさは平面視で、１辺が３Ｌの正方形となっている。ただし、図４（ａ）では、理解のし易さから、平面視でのアノード電極１７の大きさと、Ｐ型不純物領域の大きさとは同じ大きさとされている。

特開２０１３−０４８２０９号公報

ここで、ダイオードの電流能力は、主としてＰＮ接合の面積、つまりダイオード５０ではＰ型不純物領域の表面積によって決定され（比例し）、該表面積が大きい方が電流能力は大きい。図４（ｂ）は、上記のダイオード５０のＰ型不純物領域５１の外観を示している。図４（ｂ）に示すＰ型不純物領域５１の表面積Ｓｔ３は以下に示す（式１）で表される。
Ｓｔ３＝３Ｌ・３Ｌ＋３Ｌ・Ｘｊ・４＝９・Ｌ^２＋１２・Ｌ・Ｘｊ ・・・ （式１）
ここで、符号「・」は乗算を示し、ＸｊはＰ型不純物領域５１の高さ（深さ）を示している。また、Ｐ型不純物領域５１の上面はＰＮ接合に寄与しないので除外している。つまり、（式１）に示す表面積Ｓｔ３は、Ｐ型不純物領域５１の上面を除く５面の面積の合計である。

一方、特定の製造プロセスを仮定した場合、Ｐ型不純物領域５１の深さＸｊは共通なので、換言すれば、電流能力はＰ型不純物領域５１の平面視における周囲長によって決まる。図４（ｂ）から、Ｐ型不純物領域５１の周囲長Ｌｔ３は以下に示す（式２）で表される。
Ｌｔ３＝３Ｌ・４＝１２・Ｌ ・・・ （式２）

ここで、ダイオード５０では単位ダイオードを密集配置させているため、単位ダイオードの周囲長の多くの部分が重なり、有効な周囲長は最外周の周囲長だけとなっている。結果として電流能力に寄与しない周囲長が発生する。換言すれば、ダイオード５０では単位ダイオードの個数分の周囲長を生かし切れていない。そのため、本来想定する単位ダイオードの個数分の電流能力より小さな電流能力となっていたので、この点を改善すれば電流能力をより向上させることができる。さらに電流能力を改善することにより、例えばダイオードを用いて基準電圧を発生させる回路等の発生電圧の精度を向上させることも可能となる。

一方、単位ダイオードを複数配置させる他の目的に、電流容量の調整がある。すなわち、接続する（用いる）単位ダイオードの個数を増減させてダイオード全体としての電流能力を設定する。しかしながら、ダイオード５０のように単位ダイオードを密集配置させると、電流能力を調整する場合、Ｐ型不純物領域の大きさ自体を変える必要があり、製造プロセスにおいて不純物領域のマスクから変更する必要があった。この点を改善すれば、製造プロセスがより簡便なものとなる。

本発明は、上記の点に鑑みてなされたものであり、電流能力をより向上させ、かつ電流能力の変更が容易な半導体集積回路を提供することを目的とする。

本発明の第１実施態様に係る半導体集積回路は、基板と、基板上に形成された第１の導電型の不純物領域と、第１の導電型の不純物領域内に、各々独立して形成された複数の第２の導電型の不純物領域と、を含む。

第１実施態様に係る半導体集積回路は、基板上に形成された第１の導電型の不純物領域と、第１の導電型の不純物領域内に、各々独立して形成された複数の第２の導電型の不純物領域とを含んでいる。

ここで、第１の導電型の不純物領域と複数の第２の導電型の不純物領域の各々の界面にはＰＮ接合が存在し、複数の単位ダイオードが独立して形成されている。このため、単位ダイオードの個数に比例した電流能力を有することになるので、電流能力がより向上し、かつ電流能力の変更が容易な半導体集積回路が提供される。

本発明の第２実施態様に係る半導体集積回路では、第１の導電型の不純物領域と接続される複数の第１のコンタクト電極と、複数の第２導電型の不純物領域の各々と接続される複数の第２のコンタクト電極と、複数の第１のコンタクト電極同士を接続する第１の電極と、複数の第２のコンタクト電極の各々に接続された複数の第２の電極と、をさらに含み、第１の電極は、複数の第２の電極を囲んで配置される。

第２実施態様に係る半導体集積回路によれば、第１の導電型の不純物領域は複数の第１のコンタクト電極を介して第１の電極に接続され、複数の第２導電型の不純物領域の各々は対応する第２のコンタクト電極を介して各々対応する第２の電極に接続されている。そして、第１の電極は複数の第２の電極を囲んで配置されている。このため、複数の単位ダイオードにおける電流の流れが均一になる。

本発明の第３実施態様に係る半導体集積回路では、第１の電極を含む第１の配線層、および複数の第２の電極を含む第２の配線層を備える多層配線層をさらに含み、第２の配線層は多層配線層の最上層の配線層である。

第３実施態様に係る半導体集積回路によれば、第１の電極は第１の配線層の一部をなし、複数の第２の電極は第２の配線層の一部をなし、第１の配線層、第２の配線層を備える多層配線層をさらに含んでいる。そして、第２の配線層が多層配線層の最上層の配線層となっている。このため、複数の単位ダイオードにおける個数の調整が容易である。

本発明の第４実施態様に係る半導体集積回路では、半導体集積回路に含まれる他の回路に基準電圧を供給する基準電圧生成回路をさらに含み、基準電圧生成回路は、第１の導電型の不純物領域と複数の第２の導電型の不純物領域とで形成される複数のダイオードを用いて基準電圧を生成する。

第４実施態様に係る半導体集積回路によれば、半導体集積回路に含まれる他の回路に基準電圧を供給する基準電圧生成回路をさらに含んでいる。そして、基準電圧生成回路は、第１の導電型の不純物領域と複数の第２の導電型の不純物領域とで形成される複数のダイオードを用いて基準電圧を生成している。このため、基準電圧生成回路で生成される基準電圧の精度を向上させることができる。

本発明によれば、電流能力をより向上させ、かつ電流能力の変更が容易な半導体集積回路を提供することができる、という優れた効果を奏する。

本発明の実施の形態に係る半導体集積回路の構成の一例を示す、（ａ）は平面図であり、（ｂ）は断面図である。 本発明の実施の形態に係る半導体集積回路のＰ型不純物領域の外形を示す斜視図である。 本発明の実施の形態に係る基準電圧生成回路の回路図である。 比較例に係るダイオードの、（ａ）は平面図を、（ｂ）はＰ型不純物領域の外観を示す斜視図である。

以下、図１から図３を参照して、本発明の一実施の形態に係る半導体集積回路１０について説明する。以下の実施の形態では、本発明に係る半導体集積回路をダイオードに適用した形態を例示して説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。

図１（ａ）は半導体集積回路１０の平面図を、図１（ｂ）は図１（ａ）におけるＸ−Ｘ’線に沿って切断した断面図を、各々示している。図１（ａ）に示すように、半導体集積回路１０は、Ｐ型半導体基板１１上に配置された複数のアノード電極１７、およびカソード電極１６を備えている。アノード電極１７は、コンタクト電極２１を介してＰ型不純物領域１３（図１（ｂ）参照）に接続され、カソード電極１６は、コンタクト電極２２を介してＮ型不純物領域１４（図１（ｂ）参照）に接続されている。アノード電極１７は、図示を省略する配線によってアノード端子用のパッドに接続され、カソード電極１６は、図示を省略する配線によってカソード端子用のパッドに接続されている。なお、「カソード電極１６」、および複数の「アノード電極１７」は、各々本発明に係る「第１の電極」、および「第２の電極」の一例である。

図１（ａ）に示すように、本実施の形態に係る半導体集積回路１０では、各々異なるＰ型不純物領域１３に接続された９個のアノード電極１７を配置している。すなわち、半導体集積回路１０では、９個の単位ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｄ９を用いた形態を例示している。なお、９個の単位ダイオードは一例であって、半導体集積回路１０の全体の電流能力等を勘案して、８個以下でもあっても、１０個以上であってもよい。また、図１（ａ）では、１個の単位ダイオードに１個のコンタクト電極２１を配置させる形態を例示して説明するが、これに限られず複数のコンタクト電極２１を配置させる形態としてもよい。

一方、カソード電極１６は略矩形の枠形状をなし、アノード電極１７の各々を取り囲んで配置されている。また、カソード電極１６には複数のコンタクト電極２２（図１（ｂ）では４８個を例示している）が接続されている。なお、カソード電極１６は、必ずしもアノード電極１７の各々を取り囲んで配置させる必要はなく、少なくとも１個のコンタクト電極２２と接続されていれば１片の電極であってもよい。

図１（ｂ）を参照して、半導体集積回路１０の断面構造について説明する。図１（ｂ）に示すように、半導体集積回路１０は、Ｐ型半導体基板１１、Ｐ型半導体基板１１上に形成されたＮ型ウェル１２、Ｎ型ウェル１２の内部に形成された複数のＰ型不純物領域１３、および複数のＮ型不純物領域１４を含んで構成されている。そして、複数のＰ型不純物領域１３、および複数のＮ型不純物領域１４の間は、絶縁膜１５で分離されている。絶縁膜１５は一例としてシリコンの酸化物（シリコン酸化膜）で構成され、例えばＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法によって形成されている。Ｐ型不純物領域１３、およびＮ型不純物領域１４は、各々コンタクト電極２１、コンタクト電極２２にオーミック接触されるコンタクト層であり、各々Ｐ＋拡散層、Ｎ＋拡散層で構成されている。本実施の形態において、Ｐ＋、Ｎ＋は各々相対的に高い濃度を有する不純物領域を意味している。

図１（ｂ）に示すように、半導体集積回路１０は、さらに第１の配線層２３、第２の配線層２４を備えている。図１（ａ）に示す複数のアノード電極１７、およびカソード電極１６は第１の配線層で形成されている。複数のアノード電極１７は実際は第１の配線層２３の一部をなし（図１（ａ）では分かり易さ観点から複数のアノード電極１７として分離して描いている）、ビア２５を介して第２の配線層２４に接続されている。第２の配線層２４はさらにアノード端子用のパッドに接続され、第１の配線層２３はビアを介して第２の配線層２４に接続され、さらにカソード端子用のパッドに接続されている、

Ｐ型半導体基板１１の表面と第１の配線層２３との間には絶縁分離のための絶縁膜１８が設けられ、第１の配線層２３と第２の配線層２４との間には絶縁分離のための絶縁膜１９が設けられている。半導体集積回路１０の表面には回路素子を保護するための保護膜２０が設けられている。そして、第１の配線層２３はコンタクト電極２２を介してＮ型不純物領域１４に接続されるとともに、カソード電極１６に接続されている。一方、第２の配線層２４はビア２５、コンタクト電極２１を介してＰ型不純物領域１３に接続されるとともに、アノード電極１７に接続されている。

次に、図２を参照して、単位ダイオードＤｉ（ｉ＝１〜９）の構成について説明する。図２は、単位ダイオードＤｉのＰＮ接合部、すなわち、Ｐ型不純物領域１３の外形を示している。図２に示すように、Ｐ型不純物領域１３は略直方体の形状をなしており、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６の６つの面を有している。Ｐ型不純物領域１３の辺ＡＢ、ＢＣ、ＣＤ、ＤＡ、ＥＦ、ＦＧ、ＧＨ、およびＨＥの長さは各々Ｌとされ、深さ（高さ、例えば辺ＣＧ）はＸｊとされている。ここで、本実施の形態では、理解のし易さから、Ｐ型不純物領域１３の形状、大きさが、アノード電極１７の形状、大きさと同じである形態を例示している。しかしながら、これに限られず、両者の形状、大きさは独立して決めてもよい。

面Ｓ５およびＳ６は各々下面、上面であり、面Ｓ１〜Ｓ４は４つの側面である。上述したように、これらの面のうち、上面Ｓ６はＰＮ接合に寄与しない。従って、Ｐ型不純物領域１３の表面積Ｓｔ２、および周囲長Ｌｔ２は各々以下に示す（式３）、および（式４）で表される。
Ｓｔ２＝Ｌ・Ｌ＋４・Ｌ・Ｘｊ ・・・ （式３）
Ｌｔ２＝４・Ｌ ・・・ （式４）

半導体集積回路１０は、９個の単位ダイオードＤｉを含んでいるため、全体の表面積Ｓｔ１、および周囲長Ｌｔ１は、各々以下に示す（式５）、および（式６）で表される。
Ｓｔ１＝９・（Ｌ^２＋４・Ｌ・Ｘｊ）＝９・Ｌ^２＋３６・Ｌ・Ｘｊ ・・・ （式５）
Ｌｔ１＝９・４・Ｌ＝３６・Ｌ ・・・ （式６）

すなわち、比較例に係るダイオード５０の表面積Ｓｔ３（（式１））と、本実施の形態に係る半導体集積回路１０の表面積Ｓｔ１との差分である表面積差分ΔＳは以下に示す（式７）で、比較例に係るダイオード５０の周囲長Ｌｔ３（（式２））と、本実施の形態に係る半導体集積回路１０の周囲長Ｌｔ１との差分である周囲長差分ΔＬは以下に示す（式８）で表される。
ΔＳ＝２４・Ｌ・Ｘｊ ・・・ （式７）
ΔＬ＝２４・Ｌ ・・・ （式８）
つまり、半導体集積回路１０では、ダイオード５０と比較して、表面積で表面積差分ΔＳだけ、周囲長で周囲長差分ΔＬだけ改善していることがわかる。

以上詳述したように、本実施の形態に係る半導体集積回路１０によれば、単位ダイオードＤｉを独立して配置したことにより、単位ダイオードＤｉの個数分の電流が流せるので、比較例に係るダイオード５０と比較して電流能力をより向上させることが可能となる。また、接続する単位ダイオードＤｉの個数は、主に第２の配線層２４のレイアウトパターンを変えることで調整が可能なので、容易に電流能力の変更を行うことができる。また、半導体集積回路１０の電流能力は、独立した単位ダイオードＤｉの個数で決まるので、例えば半導体集積回路１０を、ダイオードを用いて基準電圧を発生させ、他の回路部分に供給する基準電圧生成回路に用いた場合、基準電圧の精度を向上させることができる。

図３は、上記の構成を備えた基準電圧生成回路３０の一例を示している。図３に示すように、基準電圧生成回路３０は、Ｐ型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱＰ１、ＱＰ２、ＱＰ３、Ｎ型ＭＯＳトランジスタＱＮ１、ＱＮ２、ダイオード３１、３２、３３、および抵抗Ｒ１、Ｒ２を含んで構成されたバンドギャップレファレンス回路である。図３に示すＶＤＤおよびＶＳＳは電源である。Ｐ型ＭＯＳトランジスタＱＰ１、ＱＰ２、Ｎ型ＭＯＳトランジスタＱＮ１、ＱＮ２、ダイオード３１、３２、および抵抗Ｒ１によってカレントミラー回路が構成され、Ｐ型ＭＯＳトランジスタＱＰ３、ダイオード３３、および抵抗Ｒ２によって出力バッファが構成され、出力端子３４から基準電圧ＶＲＥＦが出力される。

ここで、基準電圧生成回路３０では、Ｐ型ＭＯＳトランジスタＱＰ２およびＮ型ＭＯＳトランジスタＱＮ２に流れる電流が、Ｐ型ＭＯＳトランジスタＱＰ１およびＮ型ＭＯＳトランジスタＱＮ１に流れる電流のＫ倍とされている。そのため、ダイオード３２の電流容量は、ダイオード３１の電流容量のＫ倍とされている。そして、ダイオード３２として本実施の形態に係る半導体集積回路１０と同様の構成のダイオードが用いられている。すなわち、ダイオード３２は、図１（ａ）において、単位ダイオードＤｉの個数をＫ個としたものである。従って、ダイオード３２は、従来技術と比較して電流能力が向上しているので、基準電圧ＶＲＥＦの精度も高くなっている。

なお、上記実施の形態では、平面視略正方形の単位ダイオードＤｉ（Ｐ型不純物領域１３）を用いる形態を例示して説明したが、これに限られず、円形状、多角形等、半導体集積回路１０のレイアウト等を勘案して、適宜な形状としてもよい。

また、上記実施の形態では、単位ダイオードＤｉ（Ｐ型不純物領域１３）を格子状に配列させる形態を例示して説明したが、これに限られず、千鳥状、同心円状等、単位ダイオードＤｉ（Ｐ型不純物領域１３）の平面視での形状等を勘案して、適宜な配列としてもよい。例えば、単位ダイオードＤｉ（Ｐ型不純物領域１３）の平面視での形状を円形状とする場合は同心円状に配列したり、あるいは、正六角形とする場合はハニカム構造のように緻密に配列させることができる。

また、上記実施の形態では、平面視略正方形の枠形状のカソード電極１６を用いる形態を例示して説明したが、これに限られず、単位ダイオード（Ｐ型不純物領域１３）の平面視での形状、あるいは例えば、単位ダイオードＤｉ（Ｐ型不純物領域１３）の平面視での配列等を勘案して、円形状、多角形形状等適宜な形状としてもよい。例えば、単位ダイオード（Ｐ型不純物領域１３）の平面視での形状を正六角形とする場合はカソード電極１６の形状を正六角形としたり、単位ダイオードＤｉ（Ｐ型不純物領域１３）の平面視での配列を同心円状とする場合は、カソード電極の形状を円形状としてもよい。このことにより、単位ダイオードＤｉの各々に流れる電流を均一化させることができる。

また、上記実施の形態では、２層配線を用いる形態を例示して説明したが、これに限られず３層以上の多層配線を用いる形態としてもよい。また、上記実施の形態では、アノード電極１７を第１の配線層２３で形成する形態を例示して説明したが、これに限られず、多層配線の最上層（２層配線であれば第２の配線層）で形成する形態としてもよい。この場合、最上層のパターンのみを変えればよいので、単位ダイオードＤｉの個数の調整がより容易である。

また、上記実施の形態では、Ｐ型の半導体基板を用いた形態を例示して説明したが、Ｎ型基板を用いた形態としてもよい。この場合は、上記において、Ｐ型をＮ型に、Ｎ型をＰ型に読み替えればよい。

１０・・・半導体集積回路、１１・・・Ｐ型半導体基板、１２・・・Ｎ型ウェル、１３・・・Ｐ型不純物領域、１４・・・Ｎ型不純物領域、１５・・・絶縁膜、１６・・・カソード電極、１７・・・アノード電極、１８・・・絶縁膜、１９・・・絶縁膜、２０・・・保護膜、２１・・・コンタクト電極、２２・・・コンタクト電極、２３・・・第１の配線層、２４・・・第２の配線層、２５・・・ビア、３０・・・基準電圧生成回路、３１〜３３・・・ダイオード、３４・・・出力端子、５０・・・ダイオード、５１・・・Ｐ型不純物領域、Ｄ１〜Ｄ９・・・単位ダイオード、Ｄｉ・・・単位ダイオード、Ｌｔ１〜Ｌｔ３・・・周囲長、Ｓｔ１〜Ｓｔ３・・・表面積、ＱＰ１、ＱＰ２、ＱＰ３・・・Ｐ型ＭＯＳトランジスタ、ＱＮ１、ＱＮ２・・・Ｎ型ＭＯＳトランジスタ、Ｒ１、Ｒ２・・・抵抗、ＶＲＥＦ・・・基準電圧、ＶＤＤ、ＶＳＳ・・・電源

Claims (4)

1. 基板と、
   前記基板上に形成された第１の導電型の不純物領域と、
   前記第１の導電型の不純物領域内に、各々独立して形成された複数の第２の導電型の不純物領域と、を含む
   半導体集積回路。
2. 前記第１の導電型の不純物領域と接続される複数の第１のコンタクト電極と、
   前記複数の第２導電型の不純物領域の各々と接続される複数の第２のコンタクト電極と、
   前記複数の第１のコンタクト電極同士を接続する第１の電極と、
   前記複数の第２のコンタクト電極の各々に接続された複数の第２の電極と、をさらに含み、
   前記第１の電極は、前記複数の第２の電極を囲んで配置される
   請求項１に記載の半導体集積回路。
3. 前記第１の電極を含む第１の配線層、および前記複数の第２の電極を含む第２の配線層を備える多層配線層をさらに含み、
   前記第２の配線層は前記多層配線層の最上層の配線層である
   請求項２に記載の半導体集積回路。
4. 前記半導体集積回路に含まれる他の回路に基準電圧を供給する基準電圧生成回路をさらに含み、
   前記基準電圧生成回路は、前記第１の導電型の不純物領域と前記複数の第２の導電型の不純物領域とで形成される複数のダイオードを用いて前記基準電圧を生成する
   請求項１から請求項３のいずれか１項に記載の半導体集積回路。