JP2010225782A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2010225782A JP2010225782A JP2009070515A JP2009070515A JP2010225782A JP 2010225782 A JP2010225782 A JP 2010225782A JP 2009070515 A JP2009070515 A JP 2009070515A JP 2009070515 A JP2009070515 A JP 2009070515A JP 2010225782 A JP2010225782 A JP 2010225782A
- Authority
- JP
- Japan
- Prior art keywords
- power switch
- power supply
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】論理ブロック領域2において、電源スイッチ部14は、論理ブロック領域2,3の両辺側にそれぞれレイアウトするのではなく、論理ブロック領域2の内側に分割して等間隔でレイアウトし、各々の基準電位VSS用のパッド11との距離が短くなるようにする。たとえば、論理ブロック領域2では、電源スイッチ部14が3つに分散されて配置されており、各々のパッド11と電源スイッチ部14との距離が短くなるようにしている。これにより、エリアバンプ構造の半導体集積回路装置における電源供給の電圧低下を大幅に低減することができる。
【選択図】図3
Description
図1は、本発明の実施の形態1による半導体集積回路装置におけるチップレイアウトの一例を示すレイアウト図、図2は、図1の半導体集積回路装置の構成例を示す説明図、図3は、図2の半導体集積回路装置に設けられた電源スイッチ部のレイアウト例を示す説明図、図4は、本発明者が検討した一般的な電源スイッチ部のレイアウト例を示した説明図、図5は、図4のレイアウトを採用した半導体装置のA−B線の断面構造を示した図、図6は、図4の等価回路を示す説明図、図7は、図4のA−B線におけるパッドが電源供給に寄与するパッドの試算結果を示す説明図、図8は、図4の等価回路を示す説明図、図9は、図2の電源スイッチ部におけるレイアウトの他の例を示す説明図、図10は、図9における電源スイッチ部とパッドとのレイアウトの一例を示した説明図、図11は、図9における電源スイッチ部とパッドとのレイアウトの他の例を示した説明図、図12は、図2の電源スイッチ部のレイアウトの他の例を示す説明図である。
ここで、Nは電源スイッチ部の分割数、Aは論理ブロック領域の幅、Lは近傍の2つの電源スイッチ部間の距離とする。このような電源スイッチの配置を用いることで後述するように電源スイッチ部分の面積を増加させることなく論理ブロック内での実質的な電源電圧低下を防止することができる。
図13は、本発明の実施の形態2による電源スイッチ部と論理ブロック領域との接続関係を示す説明図、図14は、図13の電源スイッチ部に設けられた第2のトランジスタ部のレイアウト例を示した説明図、図15は、図14の一部領域における電源スイッチ部を拡大した説明図である。
図16は、本発明の実施の形態3によるシミュレーション解析結果の一例を示す説明図、図17は、図16のシミュレーション解析結果を説明する説明図、図18は、本発明の実施の形態3によるバンプの配置例を示す説明図、図19は、図18のA−A’線における電源電圧VDD、および基準電位VSSの電圧低下量を示した説明図、図20は、図18に示す電流供給に寄与しないパッド領域における電源配線の一例を示す説明図、図21は、図20の電源配線に最上層となる第8配線層に電源配線を形成した例を示す説明図である。
図22は、本発明の実施の形態4による低消費電力制御部の構成例を示す説明図、図23は、図22の低消費電力制御部に設けられたダイオードのレイアウト例を示す説明図、図24は、図23のダイオードの詳細な配置例を示す説明図、図25は、図24のA−B断面図である。
2〜9 論理ブロック領域
10 低消費電力制御部
10a 低消費電力制御部
10b 低消費電力制御部
11 パッド
12 電源スイッチコントローラ
13 電源スイッチコントローラ
14 電源スイッチ部
14a 電源スイッチ部
14a1 第1のトランジスタ部
14a2 第2のトランジスタ部
15 電源スイッチ部
16 ビア
17 電源配線
18 パッド
19 電源配線
20 電源配線
21 電源配線
22 ダイオード
23 ダイオード
24 WELL分離層
25 N−WELL領域
26 P型半導体領域
27 P型半導体領域
28 N型半導体領域
50 電源スイッチ部
51 電源スイッチ部
52 論理ブロック領域
53 論理ブロック領域
54 パッド
54a パッド
55 パッド
100 パッシベーション層
101 金属層
102 バンプ
M1〜M9 金属配線層
V1〜V8 ビア
CONTACT コンタクト層
Claims (7)
- 外周部、およびそれより内側に、グリッド状、または千鳥足状に配置された複数のパッドを備えた半導体チップを有し、
前記半導体チップは、
低消費電力制御の対象となる論理ブロック領域と、
前記論理ブロック領域の低消費電力制御が可能と判断した際に、電源スイッチコントロール信号を出力する電源スイッチ制御部と、
前記電源スイッチ制御部から出力された電源スイッチコントロール信号に基づいて、前記論理ブロック領域に供給される基準電位を遮断し、前記論理ブロック領域を低電力制御する電源スイッチ部とを備え、
前記複数のパッドのうち、前記電源スイッチ部がレイアウトされている領域に近いパッドを基準電位用パッドとしてレイアウトすることを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記電源スイッチ部は、
低消費電力制御の対象となる前記論理ブロック領域に任意に分割されてレイアウトされていることを特徴とする半導体集積回路装置。 - 請求項1または2記載の半導体集積回路装置において、
前記基準電位用パッド以外のパッドは、
前記基準電位以外の他の電源用パッド、または信号用パッドとして用いることを特徴とする半導体集積回路装置。 - 請求項1〜3のいずれか1項に記載の半導体集積回路装置において、
前記基準電位用パッド以外のパッドが形成された領域には、
基準電位用電源幹線以外の他の電源幹線をレイアウトすることを特徴とする半導体集積回路装置。 - 外周部、およびそれより内側に、グリッド状、または千鳥足状に配置された複数のパッドを備えた半導体チップを有し、
前記半導体チップは、
低消費電力制御の対象となる論理ブロック領域と、
前記論理ブロック領域の低消費電力制御が可能と判断した際に、電源スイッチコントロール信号を出力する電源スイッチ制御部と、
前記電源スイッチ制御部から出力された電源スイッチコントロール信号に基づいて、前記論理ブロック領域に供給される電源電圧を遮断し、前記論理ブロック領域を低電力制御する電源スイッチ部とを備え、
前記複数のパッドのうち、前記電源スイッチ部がレイアウトされている領域に近いパッドを基準電位用パッドとしてレイアウトすることを特徴とする半導体集積回路装置。 - 請求項5記載の半導体集積回路装置において、
前記電源スイッチ部は、
低消費電力制御の対象となる前記論理ブロック領域に任意に分割されてレイアウトされていることを特徴とする半導体集積回路装置。 - 請求項5または6記載の半導体集積回路装置において、
前記基準電位用パッド以外のパッドは、
前記基準電位以外の他の電源用パッド、または信号用パッドとして用いることを特徴とする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070515A JP2010225782A (ja) | 2009-03-23 | 2009-03-23 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070515A JP2010225782A (ja) | 2009-03-23 | 2009-03-23 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225782A true JP2010225782A (ja) | 2010-10-07 |
JP2010225782A5 JP2010225782A5 (ja) | 2012-03-29 |
Family
ID=43042674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070515A Pending JP2010225782A (ja) | 2009-03-23 | 2009-03-23 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010225782A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014188514A1 (ja) * | 2013-05-21 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
WO2020065916A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社ソシオネクスト | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251835A (ja) * | 2007-03-30 | 2008-10-16 | Renesas Technology Corp | 半導体装置 |
-
2009
- 2009-03-23 JP JP2009070515A patent/JP2010225782A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008251835A (ja) * | 2007-03-30 | 2008-10-16 | Renesas Technology Corp | 半導体装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014188514A1 (ja) * | 2013-05-21 | 2014-11-27 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
CN105229782A (zh) * | 2013-05-21 | 2016-01-06 | 瑞萨电子株式会社 | 半导体集成电路装置 |
JP6028097B2 (ja) * | 2013-05-21 | 2016-11-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JPWO2014188514A1 (ja) * | 2013-05-21 | 2017-02-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
TWI628447B (zh) * | 2013-05-21 | 2018-07-01 | 瑞薩電子股份有限公司 | Semiconductor integrated circuit device |
US10090829B2 (en) | 2013-05-21 | 2018-10-02 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
WO2020065916A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社ソシオネクスト | 半導体装置 |
JPWO2020065916A1 (ja) * | 2018-09-28 | 2021-08-30 | 株式会社ソシオネクスト | 半導体装置 |
JP7160105B2 (ja) | 2018-09-28 | 2022-10-25 | 株式会社ソシオネクスト | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI496225B (zh) | Semiconductor integrated circuit device | |
JP5190913B2 (ja) | 半導体集積回路装置 | |
CN109155284B (zh) | 半导体集成电路装置 | |
US8525552B2 (en) | Semiconductor integrated circuit device having a plurality of standard cells for leakage current suppression | |
JP2005072607A (ja) | 静電気保護素子とパワークランプで構成された入出力静電気放電保護セルを具備する集積回路装置 | |
JP2007150150A (ja) | 半導体装置 | |
US9379100B2 (en) | Semiconductor integrated circuit device | |
US8102024B2 (en) | Semiconductor integrated circuit and system LSI including the same | |
US20100219476A1 (en) | Electrostatic protection device for semiconductor circuit | |
US10748933B2 (en) | Semiconductor device | |
US7893518B2 (en) | Method for generating a layout, use of a transistor layout, and semiconductor circuit | |
US9048140B2 (en) | Semiconductor integrated circuit | |
CN114600242A (zh) | 半导体集成电路装置 | |
JP2013120852A (ja) | スタンダードセル、および、半導体集積回路 | |
JP2009289797A (ja) | 半導体装置 | |
JP2010225782A (ja) | 半導体集積回路装置 | |
JP2010283269A (ja) | 半導体装置 | |
JP2008147376A (ja) | 半導体装置 | |
JP2008193019A (ja) | 半導体集積回路装置 | |
JP5168872B2 (ja) | 半導体集積回路 | |
JP2008021852A (ja) | 半導体装置 | |
WO2022215485A1 (ja) | 半導体集積回路装置 | |
JP6118923B2 (ja) | 半導体集積回路装置 | |
WO2023037467A1 (ja) | 半導体集積回路装置 | |
JP6163393B2 (ja) | Esd保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20120209 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Effective date: 20120209 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140520 |