JPH02283454A - 記録ヘッド及び記録装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複写機、ファクシミリ、ワードプロセッサ、
ホストコンピュータの端末の出力用プリンタ、ビデオ出
力プリンタ等に用いられる記録ヘッド及び記録装置に関
し、特に電気熱変換素子と記録用機能素子を同一基板上
に形成した記録ヘッドおよび記録装置に関する。

［発明の背景コ 従来、半導体素子を複数個配列し、これを同時にまたは
単独で動作させることにより制御対象となる各セグメン
トにあたるエネルギー発生素子への電流供給を制御する
半導体装置を有する記録ヘッドが知られている。

上記の半導体装置の一例を第１４図（ａ）に示す。図に
おいて、２４は絶縁性基板、２５は半導体基板、２６は
アノード領域、２７はカソード領域である。

このような半導体装置の特徴は、ダイオード単品を絶縁
性基板の上にそれぞれ互いに間隔を設けて配置し、これ
らを接着した構成を採用していることにある。このよう
な構成は、ダイオードの規格の要求に対する自由度が大
きく、その利用目的にあわせて広範囲にダイオードを選
択することができるものである。さらには、絶縁性基板
により、各ダイオード間の電気的な相互干渉を防止でき
るので、高い逆バイアス電圧を素子でき、かつ大電流の
通電が可能となり、高耐圧で大電流に耐え得るものであ
った。

第１４図（ｂ）は、第１４図（ａ）に示した半導体装置
を使用した場合に採用される電気回路の一例を示す構成
図である。

このような回路において、例えば負荷抵抗等のセグメン
ト２８に電流を供給するために、スイッチ２９を閉とし
て正電位Ｈ１にてバイアスし、さらにスイッチ３０を閉
とすることで、電流を供給するべきセグメントに対応す
るダイオード３１をターンオンさせる。こうして、他の
セグメントには影響を与えることなく、セグメント２８
のみを単独動作させることができる。

記録ヘッドにおいても上述した回路構成を採用し各ダイ
オードに電気熱変換素子等の各セグメントをそれぞれ電
気的に結線することにより、セグメントの単独動作を可
能としていた。

しかし、上記従来例では、単品の半導体素子を絶縁性基
板上に配置した構成にしているために、以下に示すよう
な解決すべき技術課題が内在していた。

■単品のダイオードを１個毎に絶縁性基板に配置し、こ
れを接着するため、必要工数が非常に多く、半導体装置
のコストが高くなる。

■単品のダイオードを使用するため、それぞれの特性偏
差が大きく、多数個使用する場合には、システム設計の
全体的なバランスを考える上で、前裕度を大きくするこ
とができない。

■各ダイオード間を電気的に結合するためのボンディン
グを行う際にダイオードを配置する上でのスペースとレ
イアウトを考慮しながら、かつ各ダイオード間を電気的
に分離するためのギャップを設ける必要があるため、単
位面積当りの収率が低くなり、半導体装置全体の小型化
が制限される。

■■■を解決する為には、ＵＳＰ４，４２９３２１Ｍａ
ｔｓｕｍｏｔｏに記載されているように半導体基板に各
素子を作り込むことが考えられる。しかしながら、半導
体基板内に半導体素子としてのトランジスタを設け、第
１４図、（Ｃ）に示されるような回路構成とした場合、 ■各トランジスタに電流増幅率のばらつきがあると、一
定の電流増幅率の大きいトランジスタに電流集中が生じ
る。

上述した半導体装置を記録ヘッド、例えばインクを吐出
する為の吐出口と、吐出口に連通ずる液路と、吐出口に
対応して液路内部または液路外部に設けられた吐出エネ
ルギー発生素子としての電気熱変換体とを有するインク
ジェット記録ヘッドや熱転写記録、感熱記録等に用いら
れるサーマルヘッドに用いる場合には、上記原因による
記録ヘッドの大型化、高価格化を避けることが難かしく
、更には記録装置全体の大型化、高価格化を招いていた
。

とりわけ、インクジェット記録装置に用いられる記録ヘ
ッドにおいては、液体（インク）を用いる為に、半導体
装置において発生する熱による影響や、電気熱変換体の
発熱による影響等を十分考慮した上で、記録ヘッドの構
成を決定しなければならないことが、本発明者等の数多
くの実験により判明した。

即ち、インク吐出に利用される熱エネルギーを発生する
電気熱変換体と半導体機能素子とを同じ半導体基板に作
り込むヘッド構成では、それらの電気配線、素子構造駆
動条件等により画像品位が大きく左右される。具体的に
は、吐出されたインクの記録紙面上への付着点のばらつ
きが大きく変化することである。

そうすると、良好なインクジェット記録を行うにはこの
ドツトのばらつきを最小限に抑えることのできる構成を
見い出さねばならないのである。

［発明が解決しようとする課題］ 本発明は、上述した技術課題に鑑みてなされたものであ
る。

本発明の第１の目的は、製造が比較的容易に行え、かつ
、低コストの記録ヘッドを提供することである。

また、本発明の第２の目的は、特にエネルギー発生素子
および半導体素子を複数そなえた記録ヘッドにおいて、
各素子間のバラツキを抑え、それぞれ均一な素子からな
り良好な記録を行える記録ヘッドを提供することである
。

さらに、本発明の第３の目的は、集積度の高い、小型化
された記録ヘッドを提供することである。

本発明の第４の目的は、寄生ＰＮ接合構造による漏れ電
流を抑え、効率のよい記録ヘッドを提供することである
。

本発明第５の目的は、特に素子を複数備えた半導体装置
において、隣接する素子への影響を防止し、誤動作する
ことのない記録ヘッドを提供することである。

本発明の第６の目的は、吐出特性に優れ、高解像度の高
速記録を行うことのできる記録装置を提供することであ
る。

［課題を解決するための手段］ 本発明の記録ヘッドは、半導体基体と、前記半導体基体
に設けられたトランジスタ素子と、前記半導体基体に設
けられた電気熱変換素子と、を有する記録ヘッドであっ
て、前記トランジスタ素子のベースとコレクタとが短絡
された第１の配線電極と、前記半導体基板に電気的に接
続された第２の配線電極と、前記電気熱変換素子の電極
の一方に接続された第３の配線電極と、を有し、前記ト
ランジスタ素子のエミッタと前記電気熱変換素子の電極
の他方とが電気的に接続されていることを特徴とする。

更に、本発明の記録ヘッドは、半導体基体と、前記半導
体基体に設けられたトランジスタ素子と、前記半導体基
体に設けられた電気熱変換素子と、を有する記録ヘッド
てあって、前記電気熱変換素子の一対の電極の一方に電
気的に接続された第１の配線電極と、前記トランジスタ
素子のエミッタに電気的に接続された第２の配線電極と
、を有し、前記トランジスタ素子のベースとコレクタと
が短絡され前記電気熱変換素子の一対の電極の他方に電
気的に接続されていることを特徴とする。

本発明の記録装置は、上記特徴を有する記録ヘッドが搭
載されるキャリッジおよび、記録媒体の搬送手段を有す
るインクジェット記録装置において、前記記録ヘッドの
半導体基体をバイアスする為のバイアス手段を具備する
ことを特徴とする。

［作用］ 本発明によれば、同一工程で記録ヘッドの基板内に複数
個の素子を作り込むことがてぎるのて、記録ヘッドを低
コストて高密度化、高性能化、小型化することが可能と
なる。

さらに、本発明では、エネルギー発生素子を駆動するト
ランジスタのコレクタとベースとを電気的に短絡したの
で、複数のダイオードを形成するトランジスタに電流増
幅率のばらつぎがあっても定の電流増幅率の大きいダイ
オードに電流集中が生じることがなく、したがってエネ
ルギー発生素子および半導体素子が破壊されることがな
い。

また、本発明によれば、半導体素子と、エネルギー発生
素子を同一基板上に作り込むことができ、記録ヘッドを
より高密度化、高性能化、小型化することができる。

更には、本発明の回路構成により吐出応答性に優れた、
常に安定した液滴を高速で形成することができる。

［実施例］ 以下図面を参照しながら本発明について詳細に説明する
が、本発明は、以下の実施例に限定されることはなく、
本発明の目的が達成され得るものてあればよい。

（実施例１） 第１図（ａ）は、本発明による記録ヘッドにおける機能
素子部を示す模式的断面図である。図において、１はＮ
型シリコン基板、２は素子を構成するＮ型エピタキシャ
ル領域、３は素子を構成するＰ型コレクタ埋込領域、４
は素子を分離するためのＮ型アイソレーション埋込領域
、５は素子を構成するＰ型コレクタ領域、６は素子を分
離するためのＰ型アイソレーション領域、７は素子を構
成する高濃度Ｐ型エミッタ領域、８は素子を構成する高
濃度Ｐ型ベース領域、９は素子を構成する高濃度Ｐ型コ
レクタ領域、１０は素子を分離するための高濃度Ｎ型ア
イソレーション領域である。

このような機能素子は電極１１に正電位のバイアス（Ｖ
ＨＩ）を印加することにより、セル内のＰＮＰトランジ
スタがターンオンし、バイアス電流がコレクタ電流およ
びベース電流として、コレクタ・ベース共通電極１３よ
り流出する。本発明のごとき構成、すなわち、第１図（
ｂ）に等価回路図として示したようなベースとコレクタ
を短絡した構成にすれば、記録ヘッドの駆動が良好に行
われ得る。即ちこのような構成は記録ヘッドに要求され
るような速いスイッチング特性が得られ、立ち上かり特
性も良く、比較的寄生効果も少ない為素子間のバラツキ
がなく、安定した駆動電流が得られる。

また、本実施例においては、アイソレーション領域は接
地されていない。このような半導体装置、すなわち、ア
イソレーション領域が接地されていない半導体装置にお
いては、コレクタ領域のうち高濃度Ｐ型コレクタ領域を
除くＰ型コレクタ埋込領域３およびＰ型コレクタ領域５
からなる領域、ベース領域のうち高濃度Ｎ型ベース領域
８を除くＮ型エピタキシャル領域２からなる領域および
Ｎ型シリコン基板１の濃度は低くすることが望ましい。

これは、Ｐ型コレクタ埋込領域３からＮ型シリコン基板
１を経て他のセルのＰ型コレクタ埋込領域３へ電荷が侵
透することを防止するためである。

以下、この理由について、第２図を用いて詳細に説明す
る。第２図は第１図に示した半導体装置の寄生効果を加
味した等価回路を示す図である。

図において、Ｒｃはコレクタ領域の内部抵抗、ＲＢはベ
ース領域の内部抵抗、Ｒ８はＮ型シリコン基板１の抵抗
に相当するものである。また、ＴｒｉはＰ型エミッタ領
域７、ベース領域としてのＮ型エピタキシャル領域２お
よびＰ型コレクタ埋込領域３により形成されたＰＮＰト
ランジスタに相当する。Ｔｒ２はＮ型エピタキシャル領
域２、Ｐ型コレクタ埋込領域３およびＮ型シリコン基板
により形成された寄生ＮＰＮＩ−ランジスタに相当する
。ざらに、Ｔｒ３は隣接するセルの各Ｐ型コレクタ埋込
領域３とＮ型シリコン基板１とにより形成された寄生Ｐ
ＮＰＩ−ランジスタに相当する。

このような回路において、Ｔｒ３がターンオンすると隣
接するセルのトランジスタを誤動作させることになる。

これを防止するためにＲｃＲＢ、Ｒ１１を大きくする。

■Ｔｒｌのコレクタ側の電位は、 Ｖｃ　　＝ＶＨＶｌｌｌ；ｆＴｒｌｌ　　＋Ｒｃ　　’
　　Ｉｃで表される。また、Ｔｒｉのベース側の電位は
、 ＶＢ＝ＶＨＶＢＥｆＴｒｌ＋ である。したがって、Ｔｒｉのコレクタ・エミッタ電圧
■。は、Ｒｃが大きいほど減少することになる。そうす
るとＲｃを大きくすることによりこの為βが減少し、エ
ミッタからの電流は大部分かベース側へ通過し、他への
漏れが小さくなる。

■ＲＢを大きくすることにより電流■８が発生した場合
に、Ｔｒ２のエミッタ電位か高くなり、Ｔｒ２をターン
オンしにくくできる。

■Ｒ８を大きくすることによりＴｒ２によって電流が流
れてしまった場合であっても、電位降下が大きくなりＴ
ｒ３の電位は高くなる為、Ｔｒ３をターンオンしにくく
できる。

以上説明したように、隣接するセルの誤動作を防止する
ためには、ＲＣ＋　　ＲＢ　＝　　Ｒ３の値はそれぞれ
大きいことが望ましい。Ｒｃ、Ｒ，、Ｒｓの値を大きく
するためには、例えば、コレクタ領域、ベース領域、Ｎ
型シリコン基板１の濃度を低くすることによって対処で
きる。本実施例では、不純物濃度は、それぞれ１ｘ４．
０＋２〜１０１６ｃｍ−３とした。

第３図（ａ）は本発明によるインクジェット記録ヘッド
を示す模式的斜視図である。

ここで５００はインクを吐出する為の吐出口、５０１は
吐出口５００に連通する液路を形成する為の液路壁部材
で感光性樹脂等で形成される。

５０２はガラス、樹脂等で形成される天板、５０３は液
体の供給口である。

第３図（ｂ）は、上述した半導体素子の駆動部を有する
インクジェット記録ヘッドの第３図（ａ）のＥ−Ｅ’線
による模式的な切断面図であり、簡略化の為に液路壁部
材５０１および天板５０２は省略しである。

第４図は上記第３図に示す記録ヘッドの駆動方法を説明
する為の模式図である。

第３図（ｂ）によれば本実施例の記録ヘッド１００には
、上述した駆動部を有する基体上の熱酸化法による５ｉ
０２膜１０１が形成されており、その上にはスパッタリ
ング法による５ｉｎ２等から成る蓄熱層１０２が形成さ
れている。その上にＨｆ８２等の発熱抵抗層１０３が形
成されており、その上にＡＪＺ等の電極１０４が形成さ
れ電気熱変換素子を構成している。更には、電気熱変換
素子の発熱部１１０上にはスパッタリング法による５ｉ
０２等の絶縁保護膜１０５、Ｔａ等の耐キヤビテーシヨ
ン用保護１１ｉ１０６が設けられている。

ここで一方の蓄熱層である１０２を形成するスパッタリ
ング法により形成された５ｉＯ７膜は駆動部の配線２０
１と２０３との間の眉間絶縁膜と一体的に設けられてい
る。

また、保護層１０５についても同様に配線２０１と２０
２との間の層間絶縁膜と一体化されている。

更に駆動部における最上部の配線２０２の上には耐記録
液特性に優れた絶縁膜として感光性ポリイミド等の有機
材料からなる保護層１０７か設けられている。

第３図（ａ）で示した構成とは別に、記録ヘッドを構成
する為に不図示ではあるが、液路および吐出口を形成す
る為の溝付天板を用いる構成や更にオリフィスプレート
等を配設した構成でもあフても良いし、第３図（ａ）の
ように電気熱変換素子の発熱面に対してほぼ平行な方向
に液体を吐出する方式とは別に、発熱面に対して例えば
垂直な方向というように交差する方向に液体を吐出する
方式の記録ヘッドを構成することもできる。

次に、上記記録ヘッドの駆動方法について第４図を参照
して詳述する。

第４図には２つのセルが示されているだけであるが、こ
のようなセルが例えば１２８個等配置され、電気的にＭ
ＸＮのマトリクス接続されている。

、ここてはＭ個のグループのうちの１つのグルブにおけ
るＮ個のセグメントのうち２つのセグメントとしての電
気熱抵抗素子ＲＨ１，ＲＨ２の駆動について説明する。

電気熱変換素子ＲＨＩを駆動する為には、まず例えば装
置本体側のスイッチＧ１によりあるグループか選択され
ると共に例えば装置本体側のスイッチＳ１により記録ヘ
ッドの電気熱変換体ＲＨ１が選択される。するとトラン
ジスタ構成のダイオードセルＳＨＩは順バイアスされ電
流が供給されて電気熱変換体ＲＨＩは発熱する。この熱
エネルギーが液体に状態変化を生起させて膜ふっ騰現象
を起こし、気泡を発生させ吐出口より液体を吐出する。

同様に電気熱変換体ＲＨ２を駆動する場合も、例えば本
体側のスイッチＧ１、スイッチＳ２を選択的にオンして
記録ヘッドのダイオードセルＳＨ２を駆動し、電気熱変
換体に電流を供給する。

次に、本実施例に係る半導体装置の製造方法について第
５図を参照しながら説明する。

■１　ｘ　１０１２〜１０”ｃｍ−’程度の不純物濃度
のＮ型シリコン基板１の表面に、熱酸化により５０００
〜２００００人程度のシリコン酸化膜を形成する。

■Ｎ型アイソレーション埋込領域４を形成すべき領域の
シリコン酸化膜を、ウェットエツチングにより除去する
。

■イオン注入時のダメージ対策用のシリコン酸化膜を１
００〜３０００人程度形成した後、Ｎ型導電性を得る為
の不純物、例えばＰ、Ａｓなどをイオン注入し、熱拡散
によりＮ型アイソレーション埋込領域４を（厚さ５〜２
０μｍ、不純物濃度１　ｘ　１０１５〜１０　”ｃ　ｍ
−３）を形成する。

■続いて、Ｐ型コレクタ埋込領域３を形成すべき領域の
酸化膜を除去した後、１００〜３０００人程度の酸化膜
を介してＰ型の不純物、例えば、Ｂなどをイオン注入し
、熱拡散によってＰ型コレクタ埋込領域３を形成する。

このときのシート抵抗は、１に０７口以上の高抵抗とな
るようにし、膜厚は１０〜２０μｍ、不純物濃度は１×
１０１５ｃｍ″３以下とした（以上第５図（ａ））。

■全面の酸化膜を除去した後、エピタキシャル成長させ
Ｉ　Ｘ　１０１２〜１０１６ｃｍ−３程度の不純物濃度
のＮ型エピタキシャルシリコン領域２を５〜２０μｍ程
度形成した。

０次に、エピタキシャル領域表面に１０００〜１０００
０人程度０シリコン酸化膜を形成、Ｐ型コレクタ領域５
を形成すべき領域をエツチングした後、新たに形成され
た１００〜３０００人程度のシリコン酸化膜を通してＰ
型の不純物をイオン注入し、熱拡散によってＰ型コレク
タ領域５を不純物濃度Ｉ　Ｘ　１０１７ｃｍ−３程度の
Ｐ型コレクタ埋込領域に届くように形成させる（膜厚５
〜１０μｍ）。このときのシート抵抗は１に０７口以上
とした。

■Ｎ型アイソレーション領域６を形成すべき領域をエツ
チングし、その後全面にリンガラス（ＰＳＧ）膜を形成
することによってＰをエピタキシャル領域内に注入し、
熱拡散で不純物濃度１×１０１４〜１０１６ｃ　ｍ−３
程度のＮ型アイツレジョン領域６を１μｍ以下の厚さと
なるように形成する（以上第５図（ｂ））。

■続いて、セルを形成すべき領域の酸化膜をウェットエ
ツチングで除去した後、１００〜３０００人のシリコン
酸化膜を形成し、レジストパターニングを行い、Ｐ型エ
ミッタ領域７、高濃度Ｐ型コレクタ領域９を形成すべき
領域にのみＰ型不純物のイオン注入を行う。レジスト除
去後、高濃度Ｎ型ベース領域８、高濃度Ｎ型アイソレー
ション領域１０、を形成すべき領域をウェットエツチン
グし、ＰｓＧ膜を全面に形成し、Ｐイオンを注入した。

そして、熱拡散によってＰ型エミッタ領域７、高濃度Ｐ
型コレクタ領域９、高濃度Ｎ型ベース領域８、高濃度Ｎ
型アイソレーション領域１０を同時に形成する（膜厚は
それぞれ１μｍ以下とし、不純物濃度はそれぞれｌＸ１
０１９〜１０　”ｃ　ｍ−３とする）。

［相］各電極の接続個所のシリコン酸化膜を除去した後
、ｐｕｒｅＡＪ２を全面に堆積し、電極領域以外の余分
なＡＩｌを除去する。またＡｎとシリコンとの接合性を
高める為、アロイ処理を行い、配線部を形成した。その
上にスパッタリング法により５ｉｎ２膜１０１を形成し
た（以上第５図（Ｃ））。

そしてアイソレーション領域４を介して基板１に電気的
に接続される配線２０３を形成した。そして、スパッタ
リング法により蓄熱層および層間絶縁膜となる５ｉ０２
膜１０２を全面に約１０μｍ程度形成した（以上第５図
（ｄ））。

次に、発熱抵抗層１０３としてＨｆＢ２を１０００人程
堆０させ、その上に電気熱変換素子の一対の電極１０４
ａ、１０４ｂおよびダイオードのアノード電極配線２０
１、カソード電極配線２０２としてのＡｎ配線を堆積さ
せ、パターニングした。

その後、スパッタリング法により電気熱変換素子の保護
層およびＡ１配線間の絶縁層としての５ｉｎ２膜１０５
を堆積させてコンタクトホールを形成した。カソード電
極配線２０２を形成し、電気熱変換体の発熱部上部には
耐キヤビテーシヨンのための保護層としてＴａを２００
０人程堆０させた。更には５ｉＯ９膜１０５、カソード
電極配線２０２上に保護層として感光性ポリイミドを形
成した（以上第５図（ｆ））。

以上のようにして作成された電気熱変換素子、半導体素
子を有する基体に、液路壁部材および天板を配設して第
３図（ａ）に示したような記録ヘッドを製造した。

以上説明した方法により製造した本実施例に係る半導体
装置を用いた記録ヘッドについて、前述した第１図（ｂ
）を複数有するマトリックス接続し、動作試験を行った
ところ、８個の半導体ダイオードにそれぞれ３００ｍＡ
（計２．４Ａ）の電流を流しても、他のダイオードに誤
動作は生じず良好な吐出を行うことができた。

なお、本実施例では、ＰＮＰトランジスタによりダイオ
ードを形成した場合について説明したが、ＮＰＮトラン
ジスタを用いる場合でも同様の効果を得られる。

以上説明したように、本実施例によれば、高耐圧で、か
つ素子毎の電気的分離性に優れた半導体素子を単一基板
上に複数個形成することができる。したがって、例えば
、マトリックス接続された回路においては、素子単体を
個別に外付けする必要がなく、工程を削減することがで
きるので、故障発生個所を減少させ、得られる記録ヘッ
ドの高信頼性を確保することがてぎる。

また、本発明によれば、同一基板上に半導体素子と該半
導体素子により駆動される電気熱変換素子を作り込むこ
とができるので、回路の小面積化、工程の削減、信頼性
の向上を図り、しいては高解像度の記録画像を形成でき
る記録ヘッドが得られる。

更には半導体素子としてトランジスタを用いて、エミッ
タに駆動電圧を印加しベースとコレクタとを短絡して電
気熱変換素子を接続することにより、ベース・コレクタ
間に少数キャリアの注入がないためスイッチング特性が
速く、立ち上かり特性が向上し、寄生効果も緩和され、
液体に好適な熱エネルギーを付与することができ、良好
な吐出特性が得られる。

（実施例２） 第６図（ａ）は、本発明による記録ヘッドを駆動する為
の駆動部を示す図である。図において、７１はＰ型シリ
コン基板、７２は素子を構成するＮ型コレクタ埋込領域
、７３は素子分離の為のＰ型アイソレーション埋込領域
、７４はＮ型エピタキシャル領域、７５は素子を構成す
るＰ型ベース領域、７６は素子分離の為のＰ型アイソレ
ーション領域、７７は素子を構成するＮ型コレクタ領域
、７８は素子を構成する高濃度Ｐ型ベース領域、７９は
素子分離の為の高濃度Ｐ型アイソレーション領域、８０
は素子を構成するＮ型エミッタ領域、８１は素子を構成
する高濃度Ｎ型コレクタ領域、８２はコレクタ・ベース
共通電極、８３はエミッタ電極、８４はアイソレーショ
ン電極である。ここに、Ｎ型コレクタ埋込領域７２、Ｐ
型ベース領域７５、Ｎ型エミッタ領域８０によりＮＰＮ
）ランジスタが形成されており、コレクタ領域が７２．
７７．８１により、エミッタ領域８０とベース領域７５
．７８とを完全に包囲するように形成している。また、
素子分離領域として、Ｐ型アイソレーション埋込領域、
Ｐ型アイソＬ／　−ジョン４ｉ域７７、高ｔＲ度ｐ型ア
イソレーション領域によりアイソレーション領域が形成
されている。そして、上記セルを複数個配し、電気的に
マトリックス状に接続している。

次に、上述した構成による駆動部の基本動作について説
明する。第６図（ｂ）は、本実施例による半導体装置の
単ブロックの回路構成を示す回路図である。本実施例で
は、第６図（ａ）中、コレクタ・ベース共通電極８２が
グイオートのアノードに対応し、エミッタ電極８３がダ
イオードのカソードに対応している。すなわち、コレク
タ・ベース共通電極８２に正電位のバイアス（ＶＨＩ）
を印加することにより、セル内のＮＰＮＩ−ランジスタ
がターンオンし、バイアス電流がコレクタ電流およびベ
ース電流として、エミッタ電極８３より流出する。本発
明の第６図（ｂ）に示したようなベースとコレクタとを
短絡した構成にすれば、スイッチング特性か速く、立上
がり特性も良く、比較的寄生効果も少ない為、素子間の
バラツキがなく、安定した駆動電流が得られる。また、
本実施例については、更に、アイソレーション電極８４
を接地することにより、隣接する他のセルへの電荷の流
入を防ぐことができ、他の素子の誤動作という問題を防
ぐことができる構成となっている。

このような半導体装置においては、Ｎ型コレクタ埋込領
域７２の濃度を、Ｉ　Ｘ　１０１９ｃｍ−３以上とする
こと、ベース領域７５の濃度を１×１０′３〜１０１６
ｃ　ｍ−３とすること、さらには、高濃度ベース領域７
８と電極との接合面の面積をなるべく小さくすることが
のぞましい。このようにすれば、ＮＰＮＩ−ランジスタ
からＰ型シリコン基板７１およびアイソレーション領域
７３．７４．７６を経てＧＮＤにおちる漏れ電流の発生
を防止することができる。

上記理由について、第７図を用いてより詳細に説明する
。

第７図は第６図（ａ）に示した駆動部の等価回路を示す
図である。

図において、Ｒｄは、コレクタ領域（Ｎ型コレクタ埋込
領域７２、Ｎ型コレクタ領域７７および高濃度Ｎ型コレ
クタ領域８１からなる領域）の内部抵抗、Ｒ５はベース
領域（Ｐ型ベース領域７５および高濃度Ｐ型ベース領域
７８からなる領域）の内部抵抗をそれぞれ示す。また、
Ｔｒｉは、Ｎ型コレクタ埋込領域７２、Ｐ型ベース領域
７５、Ｎ型エミッタ領域８０により形成されたＮＰＮト
ランジスタに対応する。さらにＴｒ２は、Ｐ型ベース領
域７５、Ｎ型コレクタ埋込領域７２およびＰ型シリコン
基板７１により形成された寄生ＰＮＰＩ−ランジスタ、
すなわち漏れ電流の原因を成すトランジスタ構造を示す
。

このような回路（すなわち記録ヘッドの駆動部）におい
て、寄生トランジスタＴｒ２かターンオンすると、トラ
ンジスタＴｒ２のコレクタおよびエミッタを通して、バ
イアス電流の多くか基板７１に茹れ、ＧＮＤに流出する
。この場合、トランジスタＴｒｌの必要なエミッタ電流
を得るためには、極めて大きなバイアス電流が必要とな
り、このため効率か悪くなり、消費電力か増大し、電源
コストもアップする。その為に、 ■Ｔｒ２がターンオンしないように、Ｔｒ２のベース電
圧をエミッタ電圧よりも高くすること、 ■Ｔｒ２より流出する電流（漏れ電流）を小さくするた
めに、Ｔｒ２の電流増幅率（Ｒ２）を小さくすること、
の２つの対策がある。

まず、対策■について説明すると、 第１図において、Ｔｒ２がターンオンしないためには、
丁ｒ２のベース・エミッタ間電圧■ＢεｆＴｒ２＋　　
について ＶＢＥ（Ｔｒ２．≧０　・・・・・・・・・・・・（１
）か成立しなければならない。ここで ＩＣ：β１　°ＩＢ ＶＢ（Ｔｒ２＋＝Ｖ）ｌ　−Ｉ　ｃ　　−ＲｅＶＥ（Ｔ
ｒ２１＝Ｖｌ（−Ｉ　ａ　　′ＲＢであるから、 Ｖ　ＩＩＥ　（Ｔｒ２１−”　ＩＩＦＴｒ２１　　Ｖ　
Ｅ　ｆＴｒ２１＝Ｖ＋＋　　−１ｃ　　−Ｒｃ　　　　
（Ｖｌ−Ｉ　　　ＩＢ・　ＲＢ） ＝１．　　・　Ｒ８−１，−Ｒｃ ＝　（Ｒ８−β＋Ｒｄ　）Ｉｎ である。したがって、（１）式が成立するためには ＲＢ　≧β１　・　Ｒ６ であることが必要となる。すなわち、Ｔ　ｒ　２　カ）
ターンオンしないようにするためには、ベース領域の抵
抗ＲＢをコレクタ領域の抵抗Ｒ６のβ１倍以上とするこ
とが必要である。上記条件を満たす為に、第６図（ａ）
に示した半導体装置において、コレクタ領域の抵抗（Ｒ
Ｃ）を小さくすべく、例えば、Ｎ型コレクタ埋込領域７
２の濃度を大きくしたり、ベース領域の抵抗（Ｒ８）を
大きくすべく、例えは、高濃度Ｐ型ベース領域７８の濃
度を小さくしたり、あるいは、該高濃度Ｐ型ベース領域
７８の面積を小さくすれば良いといえる。

次に、対策■について説明すると、 対策■の条件がみたされない場合、すなわち、 ＶＢＥｆＴｒ２１　≦０ の場合には、Ｒ２（１とすることで、Ｐ型シリコン基板
１への漏れ電流は抑えることができる。ここでＲ２は、
小さければ小さいほど良い。そこで、Ｔｒの電流増幅率
β２を小さくするためには、例えば、Ｔｒ２のベース領
域（Ｎ型コレクタ埋込領域７２）の濃度を大きくすれば
よいといえる。

以上より、Ｎ型コレクタ埋込領域７２の濃度を大ぎくす
ることが、対策■と対策■の両方に対して効果を有する
ことがらより好適なものである。

このような理由により、本実施例では、Ｎ型コレクタ埋
込領域２の不純物濃度を１×１０１１０１９ａ以上とし
、更にＰ型ベース領域５の不純物濃度を１　ｘ　ｌ　Ｏ
１３〜１．０１５ｃ　ｍ−’とした。

本実施によるインクジェット記録ヘッドは第３図（ａ）
に模式的斜視図として示したものと同様である。

第８図は上述したような半導体素子の駆動部を有するイ
ンクジェット記録ヘッドの第３図（ａ）のＥ−Ｅ’線に
よる模式的な切断面図である。

第９図は上記第８図に示す記録ヘッドの駆動方法を説明
する為の模式図である。

本実施例の記録ヘッド１１００には、上述した機能素子
部を有する基体上に熱酸化による５ｉ０２膜１ｔｏｉ、
スパッタリング法による５ｉ０２膜等から成る蓄熱層１
１０２上に、ＨｆＢ２等の発熱抵抗層１１０３とＡρ等
の電極１１０４．１１０４′で形成された電気熱変換素
子が設けられている。更には電気熱変換素子の発熱部１
１１０上にはスパッタリング法による３１０２等の保護
膜１１０５、Ｔａ等の保護膜１１０６が設けられている
。

ここで２つの蓄熱層のうち１１０２を形成する５ｉ０２
膜は下層配線である駆動部の配線８２．８３．８４と第
２層配線である電気熱変換素子の配線１０４との間の層
間絶縁膜１１０２°　と一体的に設けられている。

また、保護層１０５についても同様に第２層配線１０４
と最上層配線１１１１との間の層間絶縁膜１１０５°　
と一体化されている。

更に駆動部における最上部の配線１１１１の上には耐記
録液性に優れた絶縁膜として感光性ポリイミド等の有機
材料からなる保護層１１０７が設けられている。

前述した実施例１と同様に本実施例においても記録ヘッ
ドを構成する為には不図示ではあるが、波路および吐出
口を形成する為の溝付天板や、オリフィスプレート等を
配置したものでも良い。こうして第３図（ａ）のように
電気熱変換素子の発熱面に対してほぼ平行な方向に液体
を吐出する方式とは別に、発熱面に対して交差する方向
に液体を吐出する方式の記録ヘッドを構成することもで
きる。

次に、上記記録ヘッドの駆動方法について詳述する。第
９図には２つのセルが示されているだけであるが、この
ようなセルが例えば１２８個等配置され電気的にＭｘＮ
のマトリクス接続されている。

ここではＭ個のグループのうちの１つのグループにおけ
るＮ個のセグメントのうち２つのセグメントとしての電
気熱抵抗素子ＲＨＩ、ＲＨ２の駆動について説明する。

電気熱変換素子ＲＨＩを駆動する為には、まず例えば装
置本体側のスイッチＧ１によりあるグループが選択され
ると共に例えば装置本体側のスイッチＳ１により記録ヘ
ッドの電気熱変換体ＲＨＩが選択される。するとトラン
ジスタ構成のダイオードセルＳＨＩは順バイアスされ電
流が供給されて電気熱変換体ＲＨＩは発熱する。この熱
エネルギーが液体に状態変化を生起させて膜ふっ騰現象
を起こし、気泡を発生させ吐出口より液体を吐出する。

同様に電気熱変換体ＲＨ２を駆動する場合も、例えば装
置本体側のスイッチＧ１．スイッチｓ２を選択的にオン
して記録ヘッドのダイオードセルＳＨ２を駆動し電気熱
変換体に電流を供給する。

本実施例にようにＰ型半導体基板を用いる場合にはアイ
ソレーション電極８４を接地電位に保持することにより
、アイソレーション領域７３．７６．７９を介して基板
が接地電位に保持される。

こうして各セルが電気的に分離されている。

このような構成は更に次のような効果をも奏する。

また、記録ヘッドとして用いる際には、基板７１そのも
のが外部に露出する部分が生じたり、導電体の部材を介
して外部に露出したりする等、記録装置の使用者が基板
７１に接触する可能性が高い構成をとることがある。

更には、第３図（ａ）に示すように吐出口を構成する等
、吐出近傍に基板７１の一部が配置されていると、イン
クや記録紙の紙粉などが付着し易い。

これらに鑑みた場合には、Ｐ型半導体基板を用いて接地
電位に保つことで、静電気による悪影響を防止して、吐
出口近傍でのインクの変質や紙粉なと異物の付着等を強
力防止できる。

また、使用者が手を基板に触れたとしても接地電位なの
で人体に悪影響をおよぼすことがない。

即ち本構成は、記録ヘッドに要求される電気的素子分離
機能と静電シールド機能とを同時に満足する構成なので
ある。

次に、本実施例に係る記録ヘッドの製造工程について説
明する。

■Ｉ　Ｘ　１０１２〜１０１６ｃ　ｍ−３程度の不純物
濃度のＰ型シリコン基板７１の表面に、５０００〜２０
０００人程度のシリコン酸化膜を形成した。

各セルのコレクタ埋込領域７２を形成するべぎ部分のシ
リコン酸化膜をフォトリングラフイー工程で除去した。

イオン注入ダメージ対策用のシリコン酸化膜を１００〜
３０００人程度形成した後、Ｎ型の不純物、例えば、Ｐ
、Ａｓなどをイオン注入し、熱拡散により不純物濃度Ｉ
　Ｘ　１０”ｃｍ−３以上のＮ型コレクタ埋込領域７２
を１０〜２０μｍ形成した。このとぎのシート抵抗は３
０Ω／口以下の低抵抗となるようにした。

続いて、Ｐ型アイソレーション埋込領域７９を形成すべ
き領域の酸化膜を除去し、１００〜３０００人程度の酸
化膜を形成した後、Ｐ型不純物、例えば、Ｂなどをイオ
ン注入し、熱拡散によって、不純物濃度１　ｘ　１０１
７〜１０　”ｃ　ｍ−’のＰ型アイソレーション埋込領
域７３を形成した（第１０図（ａ））。

■全面の酸化膜を除去した後、１×１０１２〜１０１６
ｃ　ｍ−３程度の不純物濃度のＮ型エピタキシャル領域
７４を５〜２０μｍ程度エピタキシャル成長させた（以
上第１０図（ｂ））。

■次に、Ｎ型エピタキシャル領域表面に１００〜３００
人程度のシリコン酸化膜を形成し、レジストを塗布し、
パターニングを行い、低濃度ベース領域５を形成すべき
領域にのみＰ型不純物をイオン注入した。レジスト除去
後、熱拡散によフて、不純物濃度１×１０１３〜１０　
”ｃ　ｍ−３の低濃度Ｐ型ベース領域７５を５〜１０μ
ｍ形成した。

再び酸化膜を全面除去し、さらに１０００〜１００００
人程度のシリコン酸化膜した後、Ｐ型アイソレーション
領域７６を形成すべき領域の酸化膜を除去し、ＢＳＧ膜
（不図示）を全面にＣＶＤ法を用いて堆積し、さらに熱
拡散によって、Ｐ型アイソレーション埋込領域７３に届
くように、不純物濃度Ｉ　Ｘ　１０”〜１０”Ｃｍ−３
のＰ型アイソレーション領域７６を１０μｍ程度形成し
た（第１０図（Ｃ））。

■不図示のＢＳＧｔｌＵを除去した後１０００〜ｔｏｏ
ｏｏ人程度のシリコン酸化膜を形成し、さらに、Ｎ型コ
レクタ領域７７を形成すべき領域のみ酸化膜を除去した
後、ＰＳＧを形成した。モしてＰ９イオンを注入し、熱
拡散によってコレクタ埋込領域７５に届くようにＮ型コ
レクタ領域７７を形成した。このときのシート抵抗は１
０Ω／口以下の低抵抗とした。また、領域の厚さは約１
０μｍとし、不純物濃度はｌＸｌ０”〜１ｏ２０ｃｍ−
３とした。

続いて、セル領域の酸化膜を除去後、１００〜３０００
人のシリコン酸化膜を形成し、レジストパターニングを
行い、高濃度ベース領域７８および高濃度アイソレーシ
ョン領域７９を形成すべき領域にのみＰ型不純物のイオ
ン注入を行った。レジスト除去後、Ｎ型エミッタ領域８
０および高濃度Ｎ型コレクタ領域８１を形成すべき領域
の酸化膜を除去し、ＰＳＧ膜を全面に形成し、Ｐｏを注
入した後、熱拡散によって、高濃度Ｐ型ベース領域７８
、高濃度Ｐ型アイソレーション領域７９、Ｎ型エミッタ
領域８０、高濃度Ｎ型コレクタ領域８１を同時に形成し
た。なお、それぞれ、領域の厚さは１．０μｍ以下とし
、不純物濃度は１×１０１９〜１０　”ｃ　ｍ−３とし
た（以上第１０図（ｄ））。

■さらに、各電極の接続箇所のシリコン酸化膜を除去し
、コンタクトホールを形成したうえで、ｐｕｒｅＡＪ２
を全面に堆積し、電極領域以外のＡｆ！、を除去した。

また、ＡＪ２とシリコンの接合性を高めるため、アロイ
処理を行い、下層配線部８２．８３．８４を形成した（
第１０図（ｅ））。

■そして、スパッタリング法により蓄熱層および層間絶
縁膜となるＳｉＯ□膜１１０２を全面に約１０μｍ程度
形成した。そして、エツチングによりエミッタおよびベ
ース・コレクタとの電気的接続を得る為にスルーホール
Ｈを形成した（第１０図（ｆ））。

次いて、発熱抵抗層１１０３としてＨｆＢ２を１０００
人程堆０させパターニングした。更に電気熱変換素子の
一対の電極１１０４．１１０４を形成し、その一方の電
極１１０４とエミッタ電極８３との電気的接続を行う為
に、ＡＪ２をスパッタリング法により堆積させた。そし
て各電極および中間配線の形状を得て所望の電気接続を
行う為にエツチングによりパターニングした（第１０図
（ｇ））。

その後、電気熱変換素子の保護層、および中間配線とそ
の上に更に後述する工程により得られる上層配線との層
間絶縁層として機能する酸化シリコン膜１１０５をスパ
ッタリング法により堆積させた。

そして、エツチングによりスルーホールを酸化シリコン
膜１１０５に形成し、再度、Ａｎの堆積およびパターニ
ングを行い、ベース・コレクタ電極８２と中間のへ１層
を介して接続される上層配線１１１１を形成した。

こうして、アイソレーション配線が最下層に配置され、
エミッタ（カソード）配線および電気熱変換素子の配線
が中間に配置され、ベース・コレクタ（即ちアノード）
配線が最上部に配置されて、各々が２つのスルーホール
を介して接続されている三層配線構造を形成した（第１
０図（ｈ））。

そして、電気熱変換素子の上部には耐キヤビテーシヨン
用の保護層としてＴａ層１１０６を２０００人程形０し
、それ以外の部分には有機材料からなる保護層として感
光性ポリイミド層１１０７を形成した（第１０図（１）
）。

以上のようにして作成された電気熱変換素子、半導体素
子を有する基体に、液路壁部材５０１および天板５０２
を配設して記録ヘッドを製造した（第１０図（ｊ））。

このようにして製造した半導体装置を用いた記録ヘッド
について、前述した第６図（ｂ）を複数有するマトリク
ス接続し、動作試験を行った。動作試験では、１つのセ
グメントに８個の半導体ダイオードを接続し、それぞれ
３００ｍＡ（計２．４Ａ）の電流を流したが、他の半導
体ダイオードは誤動作せず良好な吐出を行うことができ
た。また本発明はＰＮＰトランジスタ構成にも適用でき
る。

以上説明したように、本実施例によれば、高耐圧で、か
つ素子毎の電気的分離性に優れた半導体素子を単一基板
上に複数個形成することができる。したがって、例えば
マトリクス接続された回路においては、素子単体を個別
に外付けする必要がなく、工程を削減することができる
ので、故障発生箇所を減少させ、得られる記録ヘッドの
高信頼性を確保することができる。

また、本発明によれは同一基板上に半導体素子と該半導
体素子により駆動される電気熱変換素子を作り込むこと
ができるので、回路の小面積化、工程の削減、信頼性の
向上を図り、しいては高解像度の記録画像を形成できる
記録ヘッドが得られる。

更には、半導体素子としてトランジスタを用いて、ベー
スとコレクタとを短絡して駆動電圧を印加し、エミッタ
に電気熱変換素子を接続すると共に各素子毎に分離領域
を介して基板を設置することにより、ベース・コレクタ
間に少数キャリアの注入がない為スイッチング特性が速
く、立ち上がり特性が向上し、寄生効果も少ない為液体
に好適な熱エネルギーを付与することができ吐出特性が
向上した。

第１１図は本発明の記録ヘッドが搭載されるインクジェ
ット記録装置の模式的斜視図である。

記録媒体としての記録紙８０８の搬送手段はブラテンロ
ーラ８０４、これを矢印へ方向に回転させるシャフト８
０６で構成される。

インクタンク体型のヘッド８１８は２木のガイドシャフ
ト８１０．８１２により案内され往復動するキャリッジ
８１４に搭載され記録紙面に沿って８動しながらインク
を吐出して記録を行う。

８１６は記録ヘッドの電気熱変換体を駆動する駆動信号
や半導体基板や分離領域をバイアスするバイアス信号を
伝達するフレキシブルケーブルである。

第１２図は記録ヘッド８１８を示しており、前述した第
３図（ａ）のヘッドがインクタンク８２４に組み込まれ
ており、下部に電気的接続端子８２０が配設されている
。

８２２はインクを吐出する複数の吐出口である。

第１３図は記録ヘッド８１８搭載前の様子を示す斜視図
である。

第１３図を用いてキャリッジ８１４について説明する。

８３８はフレキシブルケーブルに電気的に接続されてい
るキャリッジ側接続端子で、ヘッド８１８の接続端子８
２０と結合するよう構成されている。

ここでキャリッジ側接続端子８３８、ヘッド側端子８２
０共に駆動信号を伝える為の接点とバイアス信号を伝え
る為の接点とを含んでいる。

（実験例） 前述した第１実施例および第２実施例と従来例としてＵ
ＳＰ４，４２９，３２１にボされている構成例のヘッド
を用意して３００ｍＡ、パルス巾１０μｓｅｃの駆動信
号でヘッドを駆動し、吐出されたインク滴のドツトのず
れについて評価した。

評価方法は以下の通りである。

まず駆動パルスを１００回投入して同じ吐出口から吐出
し記録紙面上に付着したインク滴のうち相対的に最も距
離か離れたものを選出して最大ずれσｍａｘ　とする。

以上をヘッドを連続１時間駆動し、初期、１０分径、３
０分後、１時間後のサンプルよりσｍａｘを算出した。

その結果は以下の通り。

単位はμｍ（ここで付着ドツト径はすべて１００μｍで
ある。） 以上のように本発明の実施例によれば、長時間の使用に
対しても、吐出特性が安定し良好な画像が得られる。こ
れに対して、従来構成では初期はさほど問題ないが長時
間の使用には問題か生してくる。

この理由は複雑であるが、素子のスイッチング特性が極
めて良好である為に、インク中への微小気泡の発生が低
減することや、制御性の良い膜ぶつどう現象を生起てき
、これが長時間安定する為と思われる。

きる。

［発明の効果］ 本発明によれば、同一工程で記録ヘッドの基板内に複数
個の素子を作り込むことができるので、記録ヘッドを低
コストで高密度化、高性能化、小型化することが可能と
なる。

さらに、本発明では、エネルギー発生素子を駆動するト
ランジスタのコレクタとベースとを電気的に短絡したの
で、複数のダイオードを形成するトランジスタに電流増
幅率のばらつきがあっても一定の電流増幅率の大きいダ
イオードに電流集中が生じることがなく、したがってエ
ネルギー発生素子および半導体素子が破壊されることが
ない。

また、本発明によれば、半導体素子と、エネルギー発生
素子を同一基板上に作り込むことができ、記録ヘッドを
より高密度化、高性能化、小型化することができる。

更には、本発明の回路構成により吐出応答性に優れた、
常に安定した液滴を高速て形成することができる。

【図面の簡単な説明】

第１図（ａ）は、本発明の第１実施例による記録ヘッド
に採用される半導体装置の一部分を示す模式的断面図で
ある。 第１図（ｂ）は、本発明の第２実施例による記録ヘッド
の回路構成の一部を示す回路図である。 第２図は、半導体装置の寄生効果の一例を説明する為の
模式図である。 第３図（ａ）は、本発明による記録ヘッドを示す模式的
斜視図である。 第３図（ｂ）は、第３図（ａ）のＥ−Ｅ’線による模式
的断面図である。 第４図は、本発明の第１実施例による記録ヘッドの駆動
方法を説明する為の模式図である。 第５図（ａ）〜（ｆ）は、本発明の第１実施例による記
録ヘッドの製造工程を説明する為の模式的断面図である
。 第６図（ａ）は、本発明の第２実施例による記録ヘッド
に採用される半導体装置の一部分を示す模式的断面図で
ある。 第６図（ｂ）は、本発明の第２実施例による記録ヘッド
の回路構成の一部を示す回路図である。 第７図は、半導体装置の寄生効果の一例を説明する為の
模式図である。 第８図は、本発明の第２実施例による記録ヘッドの主要
な構成を示す模式的断面図である。 第９図は、本発明の第２実施例による記録ヘッドの駆動
方法を説明する為の模式図である。 第１０図（ａ）〜（ｊ）は、本発明の第２実施例による
記録ヘッドの製造工程を示す模式的断面図である。 第１１図は、実施例を示し、記録ヘッドが搭載されてい
るインクジェット記録装置の斜視図である。 第１２図は、実施例に係り、記録ヘッドの斜視図である
。 第１３図は、記録ヘッド搭載前の様子を示す斜視図であ
る。 第１４図（ａ）は、従来の半導体装置を示す模式的切断
面図である。 第１４図（ｂ）は、従来の半導体装置を用いた駆動回路
の構成を示す模式図である。 第１４図（Ｃ）は、半導体装置を用いた駆動回路の一例
を示す回路図である。 第 図 ５）ｒ−＋ Ｈ２ 第 図（０） 第 図（ｅ） 第 図（ｂ） 第 図（ａ） ／） ／１ 第 図 ■Ｉ−１ 第 図 第 図 第 図（０） 第 図（ｂ） 第 図（ｃ）

Claims (19)

【特許請求の範囲】
1. （１）インクを吐出する吐出口が設けられたインクジェ
   ット記録ヘッドにおいて、 インクの吐出に利用される熱エネルギーを発生する電気
   熱変換体と、該電気熱変換体に電気的に接続されるトラ
   ンジスタ素子とが半導体基体に設けられており、該トラ
   ンジスタ素子のベースとコレクタとが短絡され、該電気
   熱変換体に電気的に接続されていることを特徴とする記
   録ヘッド。
2. （２）インクを吐出する吐出口が設けられたインクジェ
   ット記録ヘッドにおいて、 インクの吐出に利用される熱エネルギーを発生する電気
   熱変換体と、該電気熱変換体に電気的に接続されるトラ
   ンジスタ素子とが半導体基体に設けられており、該トラ
   ンジスタ素子のベースとコレクタとが短絡されており、
   該トランジスタ素子のエミッタが該電気熱変換体に電気
   的に接続されていることを特徴とする記録ヘッド置。
3. （３）前記トランジスタ素子はＮＰＮ型トランジスタで
   ある請求項１記載の記録ヘッド。
4. （４）前記トランジスタ素子はＮＰＮ型トランジスタで
   ある請求項２記載の記録ヘッド。
5. （５）前記トランジスタ素子はＰＮＰ型トランジスタで
   ある請求項１記載の記録ヘッド。
6. （６）前記トランジスタ素子はＰＮＰ型トランジスタで
   ある請求項２記載の記録ヘッド。
7. （７）前記トランジスタ素子は、Ｐ型半導体基体上のエ
   ピタキシャル成長により形成した半導体領域に形成され
   ている請求項２記載の記録ヘッド。
8. （８）前記トランジスタ素子は、Ｎ型半導体基体上のエ
   ピタキシャル成長により形成した半導体領域に形成され
   ている請求項１記載の記録ヘッド。
9. （９）前記トランジスタ素子はＮ型半導体基体上で周囲
   をＮ型半導体からなる分離領域で囲まれた半導体領域に
   形成されており、前記分離領域は正電位に保持される請
   求項１記載の記録ヘッド。
10. （１０）前記トランジスタ素子は、Ｐ型半導体基体上で
    、周囲をＰ型半導体からなる分離領域で囲まれた半導体
    領域に形成されており、前記分離領域は接地電位に保持
    される請求項２記載の記録ヘッド。
11. （１１）前記トランジスタ素子は不純物濃度が１×１０
    ＾１＾２〜１０＾１＾６ｃｍ＾−＾３のＮ型半導体基体
    上に設けられている請求項１記載の記録ヘッド。
12. （１２）前記トランジスタ素子は不純物濃度が１×１０
    ＾１＾２〜１０＾１＾６ｃｍ＾−＾３のＰ型半導体基体
    上に設けられている請求項２記載の記録ヘッド。
13. （１３）前記電気熱変換体は前記トランジスタ素子の形
    成された半導体領域上に絶縁膜を介して薄膜で形成され
    ている請求項１記載の記録ヘッド。
14. （１４）前記電気熱変換体は前記トランジスタ素子の形
    成された半導体領域上に絶縁膜を介して薄膜で形成され
    ている請求項２記載の記録ヘッド。
15. （１５）前記電気熱変換体、トランジスタ素子は、複数
    設けられマトリクス接続されている請求項１記載の記録
    ヘッド。
16. （１６）前記電気熱変換体、トランジスタ素子は、複数
    設けられマトリクス接続されている請求項２記載の記録
    ヘッド。
17. （１７）前記トランジスタ素子は、不純物濃度１×１０
    ＾１＾９ｃｍ＾−＾３以上のＮ型半導体からなる埋込領
    域と、不純物濃度１×１０＾１＾３〜１０＾１＾５ｃｍ
    ＾−＾３のＰ型半導体からなるベース領域と、を含む請
    求項２記載の記録ヘッド。
18. （１８）請求項１記載の記録ヘッドが搭載されるキャリ
    ッジおよび、記録媒体の搬送手段を有するインクジェッ
    ト記録装置において、 前記記録ヘッドの半導体基体をバイアスする為のバイア
    ス手段を具備することを特徴とするインクジェット記録
    装置。
19. （１９）請求項２記載の記録ヘッドが搭載されるキャリ
    ッジおよび、記録媒体の搬送手段を有するインクジェッ
    ト記録装置において、 前記記録ヘッドの半導体基体をバイアスする為のバイア
    ス手段を具備することを特徴とするインクジェット記録
    装置。