JP3005010B2 - 記録ヘッド及び記録装置 - Google Patents
記録ヘッド及び記録装置Info
- Publication number
- JP3005010B2 JP3005010B2 JP2-3365A JP336590A JP3005010B2 JP 3005010 B2 JP3005010 B2 JP 3005010B2 JP 336590 A JP336590 A JP 336590A JP 3005010 B2 JP3005010 B2 JP 3005010B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- recording head
- type
- collector
- head according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 54
- 238000002955 isolation Methods 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 31
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 4
- 239000007788 liquid Substances 0.000 description 23
- 239000010410 layer Substances 0.000 description 20
- 230000002829 reduced Effects 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 230000003071 parasitic Effects 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000001965 increased Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000005338 heat storage Methods 0.000 description 5
- 229920001721 Polyimide Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000001681 protective Effects 0.000 description 4
- 230000000630 rising Effects 0.000 description 4
- 230000000875 corresponding Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000002708 enhancing Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 125000002066 L-histidyl group Chemical group [H]N1C([H])=NC(C([H])([H])[C@](C(=O)[*])([H])N([H])[H])=C1[H] 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000149 penetrating Effects 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000003068 static Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、複写機、ファクシミリ、ワードプロセッ
サ、ホストコンピュータの端末を出力用プリンタ、ビデ
オ出力プリンタ等に用いられる記録ヘッド及び記録装置
に関し、特に電気熱変換素子と記録用機能素子を同一基
板上に形成した記録ヘッドおよび記録装置に関する。
サ、ホストコンピュータの端末を出力用プリンタ、ビデ
オ出力プリンタ等に用いられる記録ヘッド及び記録装置
に関し、特に電気熱変換素子と記録用機能素子を同一基
板上に形成した記録ヘッドおよび記録装置に関する。
［発明の背景］ 従来、半導体素子を複数個配列し、これを同時にまた
は単独で動作させることにより制御対象となる各セグメ
ントにあたるエネルギー発生素子への電流供給を制御す
る半導体装置を有する記録ヘッドが知られている。
は単独で動作させることにより制御対象となる各セグメ
ントにあたるエネルギー発生素子への電流供給を制御す
る半導体装置を有する記録ヘッドが知られている。
上記の半導体装置の一例を第14図（ａ）に示す。図に
おいて、24は絶縁性基板、25は半導体基板、26はアノー
ド領域、27はカソード領域である。
おいて、24は絶縁性基板、25は半導体基板、26はアノー
ド領域、27はカソード領域である。
このような半導体装置の特徴は、ダイオード単品を絶
縁性基板の上にそれぞれ互いに間隔を設けて配置し、こ
れらを接着した構成を採用していることにある。このよ
うな構成は、ダイオードの規格の要求に対する自由度が
大きく、その利用的にあわせて広範囲にダイオードを選
択することができるものである。さらには、絶縁性基板
により、各ダイオード間の電気的な相互干渉を防止でき
るので、高い逆バイアス電圧を素子でき、かつ大電流の
通電が可能なり、高耐圧で大電流に耐え得るものであっ
た。
縁性基板の上にそれぞれ互いに間隔を設けて配置し、こ
れらを接着した構成を採用していることにある。このよ
うな構成は、ダイオードの規格の要求に対する自由度が
大きく、その利用的にあわせて広範囲にダイオードを選
択することができるものである。さらには、絶縁性基板
により、各ダイオード間の電気的な相互干渉を防止でき
るので、高い逆バイアス電圧を素子でき、かつ大電流の
通電が可能なり、高耐圧で大電流に耐え得るものであっ
た。
第14図（ｂ）は、第14図（ａ）に示した半導体装置を
使用した場合に採用される電気回路の一例を示す構成図
である。
使用した場合に採用される電気回路の一例を示す構成図
である。
このような回路において、例えば負荷抵抗等のセグメ
ント28に電流を供給するために、スイッチ29を閉として
正電位H1にでバイアスし、さらにスイッチ30を閉とする
ことで、電流を供給するべきセグメントに対応するダイ
オード31をターンオフさせる。こうして、他のセグメン
トには影響を与えることなく、セグメント28のみを単独
動作させることができる。
ント28に電流を供給するために、スイッチ29を閉として
正電位H1にでバイアスし、さらにスイッチ30を閉とする
ことで、電流を供給するべきセグメントに対応するダイ
オード31をターンオフさせる。こうして、他のセグメン
トには影響を与えることなく、セグメント28のみを単独
動作させることができる。
記録ヘッドにおいても上述した回路構成を採用し各ダ
イオードに電気熱変換素子の各セグメントをそれぞれ電
気的に結線することにより、セグメントの単独動作を可
能としていた。
イオードに電気熱変換素子の各セグメントをそれぞれ電
気的に結線することにより、セグメントの単独動作を可
能としていた。
しかし、上記従来例では、単品の半導体素子を絶縁性
基板上に配置した構成にしているために、以下に示すよ
うな解決すべき技術課題が内在していた。
基板上に配置した構成にしているために、以下に示すよ
うな解決すべき技術課題が内在していた。
単品のダイオードを１個毎に絶縁性基板に配置し、こ
れを接着するため、必要工数が非常に多く、半導体装置
のコストが高くなる。
れを接着するため、必要工数が非常に多く、半導体装置
のコストが高くなる。
単品のダイオードを使用するため、それぞれの特性偏
差が大きく、多数個使用する場合には、システム設計の
全体的なバランスを考える上で、前裕度を大きくするこ
とができない。
差が大きく、多数個使用する場合には、システム設計の
全体的なバランスを考える上で、前裕度を大きくするこ
とができない。
各ダイオード間を電気的に結合するためのボンデイン
グを行う際にダイオードを配置する上でのスペースとレ
イアウトを考慮しながら、かつ各ダイオード間を電気的
に分離するためのギャップを設ける必要があるため、単
位面積当りの収率が低くなり、半導体装置全体の小型化
が制限される。
グを行う際にダイオードを配置する上でのスペースとレ
イアウトを考慮しながら、かつ各ダイオード間を電気的
に分離するためのギャップを設ける必要があるため、単
位面積当りの収率が低くなり、半導体装置全体の小型化
が制限される。
を解決する為には、USP4,429,321Matsumotoに
記載されているように半導体基板に各素子を作り込むこ
とが考えられる。しかしながら、半導体基板内に半導体
素子としてのトランジスタを設け、第14図（ｃ）に示さ
れるような回路構成とした場合、 各トランジスタに電気増幅率のばらつきがあると、一
定の電流増幅率の大きいトランジスタに電流集中が生じ
る。
記載されているように半導体基板に各素子を作り込むこ
とが考えられる。しかしながら、半導体基板内に半導体
素子としてのトランジスタを設け、第14図（ｃ）に示さ
れるような回路構成とした場合、 各トランジスタに電気増幅率のばらつきがあると、一
定の電流増幅率の大きいトランジスタに電流集中が生じ
る。
上述した半導体装置を記録ヘッド、例えばインクを吐
出する為の吐出口と、吐出口に連通する液路と、吐出口
に対応して液路内部または液路外部に設けられた吐出エ
ネルギー発生素子としての電気熱変換体とを有するイン
クジェット記録ヘッドや熱転写記録、感熱記録等に用い
られるサーマルヘッドに用いる場合には、上記原因によ
る記録ヘッドの大型化、高価格化を避けることが難かし
く、更には記録装置全体の大型化、高価格化を招いてい
た。
出する為の吐出口と、吐出口に連通する液路と、吐出口
に対応して液路内部または液路外部に設けられた吐出エ
ネルギー発生素子としての電気熱変換体とを有するイン
クジェット記録ヘッドや熱転写記録、感熱記録等に用い
られるサーマルヘッドに用いる場合には、上記原因によ
る記録ヘッドの大型化、高価格化を避けることが難かし
く、更には記録装置全体の大型化、高価格化を招いてい
た。
とりわけ、インクジェット記録装置に用いられる記録
ヘッドにおいては、液体（インク）を用いる為に、半導
体装置において発生する熱による影響や、電気熱変換体
の発熱による影響等を十分考慮した上で、記録ヘッドの
構成を決定しなければならないことが、本発明者等の数
多くの実験により判明した。
ヘッドにおいては、液体（インク）を用いる為に、半導
体装置において発生する熱による影響や、電気熱変換体
の発熱による影響等を十分考慮した上で、記録ヘッドの
構成を決定しなければならないことが、本発明者等の数
多くの実験により判明した。
即ち、インク吐出に利用される熱エネルギーを発生す
る電気熱変換体と半導体機能素子とを同じ半導体基板に
作り込むヘッド構成では、それらの電気配線、素子構造
駆動条件等により画像品位が大きく左右される。具体的
には、吐出されたインクの記録紙面上への付着点のばら
つきが大きく変化することである。
る電気熱変換体と半導体機能素子とを同じ半導体基板に
作り込むヘッド構成では、それらの電気配線、素子構造
駆動条件等により画像品位が大きく左右される。具体的
には、吐出されたインクの記録紙面上への付着点のばら
つきが大きく変化することである。
そうすると、良好なインクジェット記録を行うにはこ
のドットのばらつきを最小限に抑えることのできる構成
を見い出さねばならないのである。
のドットのばらつきを最小限に抑えることのできる構成
を見い出さねばならないのである。
［発明が解決しようとする課題］ 本発明は、上述した技術課題に鑑みてなされたもので
ある。
ある。
本発明の第１の目的は、製造が比較的容易に行え、か
つ、低コストの記録ヘッドを提供することである。
つ、低コストの記録ヘッドを提供することである。
また、本発明の第２の目的は、特にエネルギー発生素
子および半導体素子を複数そなえた記録ヘッドにおい
て、各素子間のバラツキを抑え、それぞれ均一な素子か
らなり良好な記録を行える記録ヘッドを提供することで
ある。
子および半導体素子を複数そなえた記録ヘッドにおい
て、各素子間のバラツキを抑え、それぞれ均一な素子か
らなり良好な記録を行える記録ヘッドを提供することで
ある。
さらに、本発明の第３の目的は、集積度の高い、小型
化された記録ヘッドを提供することである。
化された記録ヘッドを提供することである。
本発明の第４の目的は、寄生PN接合構造による漏れ電
流を抑え、効率のよい記録ヘッドを提供することであ
る。
流を抑え、効率のよい記録ヘッドを提供することであ
る。
本発明第５の目的は、特に素子を複数備えた半導体装
置において、隣接する素子への影響を防止し、誤動作す
ることのない記録ヘッドを提供することである。
置において、隣接する素子への影響を防止し、誤動作す
ることのない記録ヘッドを提供することである。
本発明の第６の目的は、吐出特性に優れ、高解像度の
高速記録を行うことのできる記録装置を提供することで
ある。
高速記録を行うことのできる記録装置を提供することで
ある。
［課題を解決するための手段］ 本発明の記録ヘッドは、インクを吐出する吐出口が設
けられたインクジェット記録ヘッドにおいて、 インクの吐出に利用される熱エネルギーを発生する複
数の電気熱変換体と、該複数の電気熱変換体に電気的に
接続されるトランジスタ素子とが半導体基体に設けられ
ており、各トランジスタ素子は、そのベースとコレクタ
とが短絡されており、 前記各トランジスタ素子は、第１導電型の半導体基板
上に設けられた第１導電型の分離領域で囲まれた領域内
に形成され、 第２導電型のコレクタ埋込領域と該コレクタ埋込領域
に届くように形成された第２導電型のコレクタ領域とに
囲まれ且つ該コレクタ埋込領域及び該コレクタ領域より
も不純物濃度の低い第１導電型のベース領域と、該ベー
ス領域内に形成されたエミッタ領域と、を有し、 該分離領域上には該分離領域を所定の電位に保持する
ための電極が設けられていることを特徴とする。
けられたインクジェット記録ヘッドにおいて、 インクの吐出に利用される熱エネルギーを発生する複
数の電気熱変換体と、該複数の電気熱変換体に電気的に
接続されるトランジスタ素子とが半導体基体に設けられ
ており、各トランジスタ素子は、そのベースとコレクタ
とが短絡されており、 前記各トランジスタ素子は、第１導電型の半導体基板
上に設けられた第１導電型の分離領域で囲まれた領域内
に形成され、 第２導電型のコレクタ埋込領域と該コレクタ埋込領域
に届くように形成された第２導電型のコレクタ領域とに
囲まれ且つ該コレクタ埋込領域及び該コレクタ領域より
も不純物濃度の低い第１導電型のベース領域と、該ベー
ス領域内に形成されたエミッタ領域と、を有し、 該分離領域上には該分離領域を所定の電位に保持する
ための電極が設けられていることを特徴とする。
本発明の記録装置は、上記特徴を有する記録ヘッドが
搭載されているキャリッジおよび、記録媒体の搬送手段
を有するインクジェット記録装置において、前記電極を
接地電池にバイアスするバイアス手段を具備することを
特徴とする。
搭載されているキャリッジおよび、記録媒体の搬送手段
を有するインクジェット記録装置において、前記電極を
接地電池にバイアスするバイアス手段を具備することを
特徴とする。
［作用］ 本発明によれば、同一工程で記録ヘッドの基板内に複
数個の素子を作り込むことができるので、記録ヘッドを
低コストで高密度化、高性能化、小型化することが可能
となる。
数個の素子を作り込むことができるので、記録ヘッドを
低コストで高密度化、高性能化、小型化することが可能
となる。
さらに、本発明では、エネルギー発生素子を駆動する
トランジスタのコレクタとベースとを電気的に短絡した
ので、複数のダイオードを形成するトランジスタに電流
増幅率のばらつきがあっても一定の電流増幅率の大きい
ダイオードに電流集中が生じることがなく、したがって
エネルギー発生素子および半導体素子が破壊されること
がない。
トランジスタのコレクタとベースとを電気的に短絡した
ので、複数のダイオードを形成するトランジスタに電流
増幅率のばらつきがあっても一定の電流増幅率の大きい
ダイオードに電流集中が生じることがなく、したがって
エネルギー発生素子および半導体素子が破壊されること
がない。
また、本発明によれば、半導体素子と、エネルギー発
生素子を同一基板上に作り込むことができ、記録ヘッド
をより高密度化、高性能化、小型化することができる。
生素子を同一基板上に作り込むことができ、記録ヘッド
をより高密度化、高性能化、小型化することができる。
更には、本発明の回路構成により吐出応答性に優れ
た、常に安定した液滴を高速で形成することができる。
た、常に安定した液滴を高速で形成することができる。
第１図（ａ）は、記録ヘッドにおける機能素子部を示
す模式的断面図である。図において、１はＮ型シリコン
基板、２は素子を構成するN-型エピタキシャル領域、３
は素子を構成するＰ型コレクタ埋込領域、４は素子を分
離するためのＮ型アイソレーション埋込領域、５は素子
を構成するＰ型コレクタ領域、６は素子を分離するため
のＰ型アイソレーション領域、７は素子を構成する高濃
度Ｐ型エミッタ領域、８は素子を構成する高濃度Ｐ型ベ
ース領域、９は素子を構成する高濃度Ｐ型コレクタ領
域、10は素子を分離するための高濃度Ｎ型アイソレーシ
ョン領域である。このような機能素子は電極11に正電位
のバイアス（VH1）を印加することにより、セル内のPNP
トランジスタがターンオフし、バイアス電流がコレクタ
電流およびベース電流として、コレクタ・ベース共通電
極12より流出する。上記構成、すなわち、第１図（ｂ）
に等価回路図として示したようなベースとコレクタを短
絡した構成によれば、記録ヘッドの駆動が良好に行われ
得る。即ちこのような構成は記録ヘッドに要求されるよ
うな速いスイッチング特性が得られ、立ち上がり特性も
良く、比較的寄生効果も少ない為素子間のバラツキがな
く、安定した駆動電流が得られる。
す模式的断面図である。図において、１はＮ型シリコン
基板、２は素子を構成するN-型エピタキシャル領域、３
は素子を構成するＰ型コレクタ埋込領域、４は素子を分
離するためのＮ型アイソレーション埋込領域、５は素子
を構成するＰ型コレクタ領域、６は素子を分離するため
のＰ型アイソレーション領域、７は素子を構成する高濃
度Ｐ型エミッタ領域、８は素子を構成する高濃度Ｐ型ベ
ース領域、９は素子を構成する高濃度Ｐ型コレクタ領
域、10は素子を分離するための高濃度Ｎ型アイソレーシ
ョン領域である。このような機能素子は電極11に正電位
のバイアス（VH1）を印加することにより、セル内のPNP
トランジスタがターンオフし、バイアス電流がコレクタ
電流およびベース電流として、コレクタ・ベース共通電
極12より流出する。上記構成、すなわち、第１図（ｂ）
に等価回路図として示したようなベースとコレクタを短
絡した構成によれば、記録ヘッドの駆動が良好に行われ
得る。即ちこのような構成は記録ヘッドに要求されるよ
うな速いスイッチング特性が得られ、立ち上がり特性も
良く、比較的寄生効果も少ない為素子間のバラツキがな
く、安定した駆動電流が得られる。
また、図１（ａ）及び（ｂ）においては、アイソレー
ション領域は接地されていない。このような半導体装
置、すなわち、アイソレーション領域が接地されていな
い半導体装置においては、コレクタ領域のうち高濃度Ｐ
型コレクタ領域を除くＰ型コレクタ埋込領域３およびＰ
型コレクタ領域５からなる領域、ベース領域のうち高濃
度Ｎ型ベース領域８を除くN-型エピタキシャル領域２か
らなる領域およびＮ型シリコン基板１の濃度は低くする
ことが望ましい。これは、Ｐ型コレクタ埋込領域３から
Ｎ型シリコン基板１を経て他のセルのＰ型コレクタ埋込
領域３へ電荷が侵込すること防止するためである。
ション領域は接地されていない。このような半導体装
置、すなわち、アイソレーション領域が接地されていな
い半導体装置においては、コレクタ領域のうち高濃度Ｐ
型コレクタ領域を除くＰ型コレクタ埋込領域３およびＰ
型コレクタ領域５からなる領域、ベース領域のうち高濃
度Ｎ型ベース領域８を除くN-型エピタキシャル領域２か
らなる領域およびＮ型シリコン基板１の濃度は低くする
ことが望ましい。これは、Ｐ型コレクタ埋込領域３から
Ｎ型シリコン基板１を経て他のセルのＰ型コレクタ埋込
領域３へ電荷が侵込すること防止するためである。
以下、この理由について、第２図を用いて詳細に説明
する。第２図は第１図に示した半導体装置の寄生効果を
加味した等価回路を示す図である。図において、RCはコ
レクタ領域の内部抵抗、RBはベース領域の内部抵抗、RS
はＮ型シリコン基板１の抵抗に相当するものである。ま
た、Tr1はＰ型エミッタ領域７、ベース領域としてのＮ
型エピタキシャル領域２およびＰ型コレクタ埋込領域３
により形成されたPNPトランジスタに相当する。Tr2はＮ
型エピタキシャル領域２、Ｐ型コレクタ埋込領域３およ
びＮ型シリコン基板により形成された寄生NPNトランジ
スタに相当する。さらに、Tr3は隣接するセルの各Ｐ型
コレクタ埋込領域３とＮ型シリコン基板１とにより形成
された寄生PNPトランジスタに相当する。
する。第２図は第１図に示した半導体装置の寄生効果を
加味した等価回路を示す図である。図において、RCはコ
レクタ領域の内部抵抗、RBはベース領域の内部抵抗、RS
はＮ型シリコン基板１の抵抗に相当するものである。ま
た、Tr1はＰ型エミッタ領域７、ベース領域としてのＮ
型エピタキシャル領域２およびＰ型コレクタ埋込領域３
により形成されたPNPトランジスタに相当する。Tr2はＮ
型エピタキシャル領域２、Ｐ型コレクタ埋込領域３およ
びＮ型シリコン基板により形成された寄生NPNトランジ
スタに相当する。さらに、Tr3は隣接するセルの各Ｐ型
コレクタ埋込領域３とＮ型シリコン基板１とにより形成
された寄生PNPトランジスタに相当する。
このような回路において、Tr3がターンオフすると隣
接するルセルのトランジスタを誤動作させることにな
る。これを防止するためにRC,RB,RSを大きくする。
接するルセルのトランジスタを誤動作させることにな
る。これを防止するためにRC,RB,RSを大きくする。
Tr1のコレクタ側の電位は、 VC＝VH−VBE(Tr1)＋RC・IC で表される。また、Tr1のベース側の電位は、 VB＝VH−VBE(Tr1) である。したがって、Tr1のコレクタ・エミッタ電圧VCE
は、RCが大きいほど減少することになる。そうするとRC
を大きくすることによりこの為βが減少し、エミッタか
らの電流は大部分がベース側へ通過し、他への漏れが小
さくなる。
は、RCが大きいほど減少することになる。そうするとRC
を大きくすることによりこの為βが減少し、エミッタか
らの電流は大部分がベース側へ通過し、他への漏れが小
さくなる。
RBを大きくすることにより電流IBが発生した場合に、
Tr2のエミッタ電位が高くなり、Tr2をターンオフしにく
くできる。
Tr2のエミッタ電位が高くなり、Tr2をターンオフしにく
くできる。
RSを大きくすることによりTr2によって電流が流れて
しまった場合であっても、電位降下が大きくなりTr3の
電位は高くなる為、Tr3はターンオンしにくくできる。
しまった場合であっても、電位降下が大きくなりTr3の
電位は高くなる為、Tr3はターンオンしにくくできる。
以上説明したように、隣接するセルの誤動作を防止す
るためには、RC,RB,RSの値はそれぞれ大きいことが望ま
しい。RC,RB,RSの値を大きくするためには、例えば、コ
レクタ領域、ベース領域、Ｎ型シリコン基板１の濃度を
低くするとによって対処できる。本実施例では、不純物
濃度は、それぞれ１×1012〜1016cm-3とした。
るためには、RC,RB,RSの値はそれぞれ大きいことが望ま
しい。RC,RB,RSの値を大きくするためには、例えば、コ
レクタ領域、ベース領域、Ｎ型シリコン基板１の濃度を
低くするとによって対処できる。本実施例では、不純物
濃度は、それぞれ１×1012〜1016cm-3とした。
［実施例］ 以下図面を参照しながら本発明について詳細に説明す
るが、本発明は、以下の実施例に限定されることはな
く、本発明の目的が達成され得るものであればよい。
るが、本発明は、以下の実施例に限定されることはな
く、本発明の目的が達成され得るものであればよい。
（実施例１） 第３図（ａ）は本発明によるインクジェット記録ヘッ
ドを示す模式的斜視図である。
ドを示す模式的斜視図である。
ここで500はインクを吐出する為の吐出口、501は吐出
口500に連通する液路を形成する為の液路壁部材で感光
性樹脂等で形成される。502はガラス、樹脂等で形成さ
れる天板、503は液体の供給口である。
口500に連通する液路を形成する為の液路壁部材で感光
性樹脂等で形成される。502はガラス、樹脂等で形成さ
れる天板、503は液体の供給口である。
第３図（ｂ）は、上述した半導体素子の駆動部を有す
るインクジェット記録ヘッドの第３図（ａ）のＥ−Ｅ′
線による模式的な切断面図であり、簡略化の為に液路壁
部材501および天板502は省略してある。
るインクジェット記録ヘッドの第３図（ａ）のＥ−Ｅ′
線による模式的な切断面図であり、簡略化の為に液路壁
部材501および天板502は省略してある。
第４図は上記第３図に示す記録ヘッドの駆動方法を説
明する為の模式図である。
明する為の模式図である。
第３図（ｂ）によれば本実施例の記録ヘッド100に
は、上述した駆動部を有する基体上の熱酸化法によるSi
O2膜101が形成されており、その上にはスパッタリング
法によるSiO2等から成る畜熱層102が形成されている。
その上にHfB2等の発熱抵抗層103が形成されており、そ
の上にAl等の電極104が形成され電気熱変換素子を構成
している。更には、電気熱変換素子の発熱部110上には
スパッタリング法によるSiO2等の絶縁保護膜105、Ta等
の耐キャビテーション用保護膜106が設けられている。
は、上述した駆動部を有する基体上の熱酸化法によるSi
O2膜101が形成されており、その上にはスパッタリング
法によるSiO2等から成る畜熱層102が形成されている。
その上にHfB2等の発熱抵抗層103が形成されており、そ
の上にAl等の電極104が形成され電気熱変換素子を構成
している。更には、電気熱変換素子の発熱部110上には
スパッタリング法によるSiO2等の絶縁保護膜105、Ta等
の耐キャビテーション用保護膜106が設けられている。
ここで一方の畜熱層である102を形成するスパッタリ
ング法により形成されたSiO2膜は駆動部の配線201と203
との間の層間絶縁膜と一体的に設けられている。
ング法により形成されたSiO2膜は駆動部の配線201と203
との間の層間絶縁膜と一体的に設けられている。
また、保護層105についても同様に配線201と202との
間の層間絶縁膜と一体化されている。
間の層間絶縁膜と一体化されている。
更に駆動部における最上部の配線202の上には耐記録
液特性に優れた絶縁膜として感光性ポリイミド等の有機
材料からなる保護層107が設けられている。
液特性に優れた絶縁膜として感光性ポリイミド等の有機
材料からなる保護層107が設けられている。
第３図（ａ）で示した構成とは別に、記録ヘッドを構
成する為に不図示ではあるが、液路および吐出口を形成
する為の溝付天板を用いる構成や更にオリフィスプレー
ト等を配設した構成でもあっても良いし、第３図（ａ）
のように電気熱変換素子の発熱面に対してほぼ平行な方
向に液体を吐出する方式とは別に、発熱面に対して例え
ば垂直な方向というように交差する方向に液体を吐出す
る方式の記録ヘッドを構成することもできる。
成する為に不図示ではあるが、液路および吐出口を形成
する為の溝付天板を用いる構成や更にオリフィスプレー
ト等を配設した構成でもあっても良いし、第３図（ａ）
のように電気熱変換素子の発熱面に対してほぼ平行な方
向に液体を吐出する方式とは別に、発熱面に対して例え
ば垂直な方向というように交差する方向に液体を吐出す
る方式の記録ヘッドを構成することもできる。
次に、上記記録ヘッドの駆動方法について第４図を参
照して詳述する。
照して詳述する。
第４図には２つのセルが示されているだけであるが、
このようなセルが例えば128個等配置され、電気的にＭ
×Ｎのマトリクス接続されている。
このようなセルが例えば128個等配置され、電気的にＭ
×Ｎのマトリクス接続されている。
ここではＭ個のグループのうちの１つのグループにお
けるＮ個のセグメントのうち２つのセグメントとしての
電気熱抵抗素子RH1,RH2の駆動について説明する。
けるＮ個のセグメントのうち２つのセグメントとしての
電気熱抵抗素子RH1,RH2の駆動について説明する。
電気熱変換素子RH1を駆動する為には、まず例えば装
置本体側のスイッチG1によりあるグループが選択される
と共に例えば装置本体側のスイッチS1により記録ヘッド
の電気熱変換体RH1が選択される。するとトランジスタ
構成のダイオードセルSH1は順バイアスされ電流が供給
されて電気熱変換体RH1は発熱する。この熱エネルギー
が液体に状態変化を生起させて膜ふっ騰現象を起こし、
気泡を発生させ吐出口より液体を吐出する。
置本体側のスイッチG1によりあるグループが選択される
と共に例えば装置本体側のスイッチS1により記録ヘッド
の電気熱変換体RH1が選択される。するとトランジスタ
構成のダイオードセルSH1は順バイアスされ電流が供給
されて電気熱変換体RH1は発熱する。この熱エネルギー
が液体に状態変化を生起させて膜ふっ騰現象を起こし、
気泡を発生させ吐出口より液体を吐出する。
同様に電気熱変換体RH2を駆動する場合も、例えば本
体側のスイッチG1、スイッチS2を選択的にオンして記録
ヘッドのダイオードセルSH2を駆動し、電気熱変換体に
電流を供給する。
体側のスイッチG1、スイッチS2を選択的にオンして記録
ヘッドのダイオードセルSH2を駆動し、電気熱変換体に
電流を供給する。
次に、本実施例に係る半導体装置の製造方法について
第５図を参照しながら説明する。
第５図を参照しながら説明する。
１×1012〜1016cm-3程度の不純物濃度のＮ型シリコン
基板１の表面に、熱酸化により5000〜20000Å程度のシ
リコン酸化膜を形成する。
基板１の表面に、熱酸化により5000〜20000Å程度のシ
リコン酸化膜を形成する。
Ｎ型アイソレーション押込領域４を形成すべき領域の
シリコン酸化膜を、ウェットエッチングにより除去す
る。
シリコン酸化膜を、ウェットエッチングにより除去す
る。
イオン注入時のダメージ対策用のシリコン酸化膜を10
0〜3000Å程度形成した後、Ｎ型導電性を得る為の不純
物、例えばP,Asなどをイオン注入し、熱拡散によりＮ型
アイソレーション埋込領域４を（厚さ５〜20μｍ、不純
物濃度１×1015〜1017cm-3）を形成する。
0〜3000Å程度形成した後、Ｎ型導電性を得る為の不純
物、例えばP,Asなどをイオン注入し、熱拡散によりＮ型
アイソレーション埋込領域４を（厚さ５〜20μｍ、不純
物濃度１×1015〜1017cm-3）を形成する。
続いて、Ｐ型コレクタ埋込領域３を形成すべき領域の
酸化膜を除去した後、100〜3000Å程度の酸化膜を介し
てＰ型の不純物、例えば、Ｂなどをイオン注入し、熱拡
散によってＰ型コレクタ埋込領域３を形成する。このと
きのシート抵抗は、1kΩ／□以上の高抵抗となるように
し、膜厚は10〜20μｍ、不純物濃度は１×1015cm-3以下
とした（以上第５図（ａ））。
酸化膜を除去した後、100〜3000Å程度の酸化膜を介し
てＰ型の不純物、例えば、Ｂなどをイオン注入し、熱拡
散によってＰ型コレクタ埋込領域３を形成する。このと
きのシート抵抗は、1kΩ／□以上の高抵抗となるように
し、膜厚は10〜20μｍ、不純物濃度は１×1015cm-3以下
とした（以上第５図（ａ））。
全面の酸化膜を除去した後、エピタキシャル成長させ
１×1012〜1016cm-3程度の不純物濃度のＮ型エピタキシ
ャルシリコン領域２を５〜20μｍ程度形成した。
１×1012〜1016cm-3程度の不純物濃度のＮ型エピタキシ
ャルシリコン領域２を５〜20μｍ程度形成した。
次に、エピタキシャル領域表面に1000〜10000Å程度
のシリコン酸化膜を形成、Ｐ型コレクタ領域５を形成す
べき領域をエッチングした後、新たに形成された100〜3
000Å程度のシリコン酸化膜を通してＰ型の不純物をイ
オン注入し、熱拡散によってＰ型コレクタ領域５を不純
物濃度１×1017cm-3程度のＰ型コレクタ埋込領域に届く
ように形成させる（膜厚５〜10μｍ）。このときのシー
ト抵抗は1kΩ／□以上とした。
のシリコン酸化膜を形成、Ｐ型コレクタ領域５を形成す
べき領域をエッチングした後、新たに形成された100〜3
000Å程度のシリコン酸化膜を通してＰ型の不純物をイ
オン注入し、熱拡散によってＰ型コレクタ領域５を不純
物濃度１×1017cm-3程度のＰ型コレクタ埋込領域に届く
ように形成させる（膜厚５〜10μｍ）。このときのシー
ト抵抗は1kΩ／□以上とした。
Ｎ型アイソレーション領域６を形成すべき領域をエッ
チングし、その後全面にリンガラス（PSG）膜を形成す
ることによってＰをエピタキシャル領域内に注入し、熱
拡散で不純物濃度１×1014〜1016cm-3程度のＮ型アイソ
レーション領域６を１μｍ以下の厚さとなるように形成
する（以上第５図（ｂ））。
チングし、その後全面にリンガラス（PSG）膜を形成す
ることによってＰをエピタキシャル領域内に注入し、熱
拡散で不純物濃度１×1014〜1016cm-3程度のＮ型アイソ
レーション領域６を１μｍ以下の厚さとなるように形成
する（以上第５図（ｂ））。
続いて、セルを形成すべき領域の酸化膜をウェットエ
ッチングで除去した後、100〜3000Åのシリコン酸化膜
を形成し、レジストパターニングを行い、Ｐ型エミッタ
領域７、高濃度Ｐ型コレクタ領域９を形成すべき領域に
のみＰ型不純物のイオン注入を行う。レジスト除去後、
高濃度Ｎ型ベース領域８、高濃度Ｎ型アイソレーション
領域10、を形成すべき領域をウェットエッチングし、PS
G膜を全面に形成し、Ｐイオンを注入した。
ッチングで除去した後、100〜3000Åのシリコン酸化膜
を形成し、レジストパターニングを行い、Ｐ型エミッタ
領域７、高濃度Ｐ型コレクタ領域９を形成すべき領域に
のみＰ型不純物のイオン注入を行う。レジスト除去後、
高濃度Ｎ型ベース領域８、高濃度Ｎ型アイソレーション
領域10、を形成すべき領域をウェットエッチングし、PS
G膜を全面に形成し、Ｐイオンを注入した。
そして、熱拡散によってＰ型エミッタ領域７、高濃度
Ｐ型コレクタ領域９、高濃度Ｎ型ベース領域８、高濃度
Ｎ型アイソレーション領域10を同時に形成する（膜厚は
それぞれ１μｍ以下とし、不純物濃度はそれぞれ１×10
19〜1020cm-3とする）。
Ｐ型コレクタ領域９、高濃度Ｎ型ベース領域８、高濃度
Ｎ型アイソレーション領域10を同時に形成する（膜厚は
それぞれ１μｍ以下とし、不純物濃度はそれぞれ１×10
19〜1020cm-3とする）。
各電極の接続個所のシリコン酸化膜を除去した後、pu
reAlを全面に堆積し、電極領域以外の余分なAlを除去す
る。またAlとシリコンとの接合性を高める為、アロイ処
理を行い、配線部を形成した。その上にスパッタリング
法によりSiO2膜101を形成した（以上第５図（ｃ））。
reAlを全面に堆積し、電極領域以外の余分なAlを除去す
る。またAlとシリコンとの接合性を高める為、アロイ処
理を行い、配線部を形成した。その上にスパッタリング
法によりSiO2膜101を形成した（以上第５図（ｃ））。
そしてアイソレーション領域４を介して基板１に電気
的に接続される配線203を形成した。そして、スパッタ
リング法により蓄熱層および層間絶縁膜となるSiO2102
を全面に約1.0μｍ程度形成した（以上第５図
（ｄ））。
的に接続される配線203を形成した。そして、スパッタ
リング法により蓄熱層および層間絶縁膜となるSiO2102
を全面に約1.0μｍ程度形成した（以上第５図
（ｄ））。
次に、発熱抵抗層103としてHfB2を1000Å程堆積さ
せ、その上に電気熱変換素子の一対の電極104a,104bお
よびダイオードのアノード電極配線201、カソード電極
配線202としてのAl配線を堆積させ、パターニングし
た。
せ、その上に電気熱変換素子の一対の電極104a,104bお
よびダイオードのアノード電極配線201、カソード電極
配線202としてのAl配線を堆積させ、パターニングし
た。
その後、スパッタリング法により電気熱変換素子の保
護層およびAl配線間の絶縁層としてのSiO2膜105を堆積
させてコンタクトホールを形成した。カソード電極配線
202を形成し、電気熱変換体の発熱部上部には耐キャビ
テーションのための保護層としてTaを2000Å程堆積させ
た。更にはSiO2膜105、カソード電極配線202上に保護層
として感光性ポリイミドを形成した（以上第５図
（ｆ））。
護層およびAl配線間の絶縁層としてのSiO2膜105を堆積
させてコンタクトホールを形成した。カソード電極配線
202を形成し、電気熱変換体の発熱部上部には耐キャビ
テーションのための保護層としてTaを2000Å程堆積させ
た。更にはSiO2膜105、カソード電極配線202上に保護層
として感光性ポリイミドを形成した（以上第５図
（ｆ））。
以上のようにして作成された電気熱変換素子、半導体
素子を有する基体に、液路壁部材および天板を配設して
第３図（ａ）に示したような記録ヘッドを製造した。
素子を有する基体に、液路壁部材および天板を配設して
第３図（ａ）に示したような記録ヘッドを製造した。
以上説明した方法により製造した本実施例に係る半導
体装置を用いた記録ヘッドについて、前述した第１図
（ｂ）を複数有するマトリックス接続し、動作試験を行
ったところ、８個の半導体ダイオードにそれぞれ300mA
（計2.4A）の電流を流しても、他のダイオードに誤動作
は生じず良好な吐出を行うことができた。
体装置を用いた記録ヘッドについて、前述した第１図
（ｂ）を複数有するマトリックス接続し、動作試験を行
ったところ、８個の半導体ダイオードにそれぞれ300mA
（計2.4A）の電流を流しても、他のダイオードに誤動作
は生じず良好な吐出を行うことができた。
なお、本実施例では、PNPトランジスタによりダイオ
ードを形成した場合について説明したが、NPNトランジ
スタを用いる場合でも同様の効果を得られる。
ードを形成した場合について説明したが、NPNトランジ
スタを用いる場合でも同様の効果を得られる。
以上説明したように、本実施例によれば、高耐圧で、
かつ素子毎の電気的分離性に優れた半導体素子を単一基
板上に複数個形成することができる。したがって、例え
ば、マトリックス接続された回路においては、素子単体
を個別に外付けする必要がなく、工程を削減することが
できるので、故障発生個所を減少させ、得られる記録ヘ
ッドの高信頼性を確保することができる。
かつ素子毎の電気的分離性に優れた半導体素子を単一基
板上に複数個形成することができる。したがって、例え
ば、マトリックス接続された回路においては、素子単体
を個別に外付けする必要がなく、工程を削減することが
できるので、故障発生個所を減少させ、得られる記録ヘ
ッドの高信頼性を確保することができる。
また、本発明によれば、同一基板上に半導体素子と該
半導体素子により駆動される電気熱変換素子を作り込む
ことができるので、回路の小面積化、工程の削減、信頼
性の向上を図り、しいては高解像度の記録画像を形成で
きる記録ヘッドが得られる。
半導体素子により駆動される電気熱変換素子を作り込む
ことができるので、回路の小面積化、工程の削減、信頼
性の向上を図り、しいては高解像度の記録画像を形成で
きる記録ヘッドが得られる。
更には半導体素子としてトランジスタを用いて、エミ
ッタに駆動電圧を印加しベースとコレクタとを短絡して
電気熱変換素子を接続することにより、ベース・コレク
タ間に少数キャリアの注入がないためスイッチング特性
が速く、立ち上がり特性が向上し、寄生効果も緩和さ
れ、液体に好適な熱エネルギーを付与することができ、
良好な吐出特性が得られる。
ッタに駆動電圧を印加しベースとコレクタとを短絡して
電気熱変換素子を接続することにより、ベース・コレク
タ間に少数キャリアの注入がないためスイッチング特性
が速く、立ち上がり特性が向上し、寄生効果も緩和さ
れ、液体に好適な熱エネルギーを付与することができ、
良好な吐出特性が得られる。
（実施例２） 第６図（ａ）は、本発明による記録ヘッドを駆動する
為の駆動部を示す図である。図において、71はＰ型シリ
コン基板、72は素子を構成するＮ型コレクタ埋込領域、
73は素子分離の為のＰ型アイソレーション埋込領域、74
はＮ型エピタキシャル領域、75は素子を構成するＰ型ベ
ース領域、76は素子分離の為のＰ型アイソレーション領
域、77は素子を構成するＮ型コレクタ領域、78は素子を
構成する高濃度Ｐ型ベース領域、79は素子分離の為の高
濃度Ｐ型アイソレーション領域、80は素子を構成するＮ
型エミッタ領域、81は素子を構成する高濃度Ｎ型コレク
タ領域、82はコレクタ・ベース共通電極、83はエミッタ
電極、84はアイソレーション電極である。ここに、Ｎ型
コレクタ埋込領域72、Ｐ型ベース領域75、Ｎ型エミッタ
領域80によりNPNトランジスタが形成されており、コレ
クタ領域が72、77、81により、エミッタ領域80とベース
領域75、78とを完全に包囲するように形成している。ま
た、素子分離領域として、Ｐ型アイソレーション埋込領
域、Ｐ型アイソレーション領域77、高濃度Ｐ型アイソレ
ーション領域によりアイソレーション領域が形成されて
いる。そして、上記セルを複数個配し、電気的にマトリ
ックス状に接続している。
為の駆動部を示す図である。図において、71はＰ型シリ
コン基板、72は素子を構成するＮ型コレクタ埋込領域、
73は素子分離の為のＰ型アイソレーション埋込領域、74
はＮ型エピタキシャル領域、75は素子を構成するＰ型ベ
ース領域、76は素子分離の為のＰ型アイソレーション領
域、77は素子を構成するＮ型コレクタ領域、78は素子を
構成する高濃度Ｐ型ベース領域、79は素子分離の為の高
濃度Ｐ型アイソレーション領域、80は素子を構成するＮ
型エミッタ領域、81は素子を構成する高濃度Ｎ型コレク
タ領域、82はコレクタ・ベース共通電極、83はエミッタ
電極、84はアイソレーション電極である。ここに、Ｎ型
コレクタ埋込領域72、Ｐ型ベース領域75、Ｎ型エミッタ
領域80によりNPNトランジスタが形成されており、コレ
クタ領域が72、77、81により、エミッタ領域80とベース
領域75、78とを完全に包囲するように形成している。ま
た、素子分離領域として、Ｐ型アイソレーション埋込領
域、Ｐ型アイソレーション領域77、高濃度Ｐ型アイソレ
ーション領域によりアイソレーション領域が形成されて
いる。そして、上記セルを複数個配し、電気的にマトリ
ックス状に接続している。
次に、上述した構成による駆動部の基本動作について
説明する。第６図（ｂ）は、本実施例による半導体装置
の単ブロックの回路構成を示す回路図である。本実施例
では、第６図（ａ）中、コレクタ・ベース共通電極82が
ダイオードのアノードに対応し、エミッタ電極83がダイ
オードのカソードに対応している。すなわち、コレクタ
・ベース共通電極82に正電位のバイアス（VH1）を印加
することにより、セル内のNPNトランジスタがターンオ
ンし、バイアス電流がコレクタ電流およびベース電流と
して、エミッタ電極83より流出する。本発明の第６図
（ｂ）に示したようなベースとコレクタとを短絡した構
成にすれば、スイッチング特性が速く、立上がり特性も
良く、比較的寄生効果も少ない為、、素子間のバラツキ
がなく、安定した駆動電流が得られる。また、本実施例
については、更に、アイソレーション電極84を接地する
ことにより、隣接する他のセルへの電荷の流入を防ぐこ
とができ、他の素子の誤動作という問題を防ぐことがで
きる構成となっている。
説明する。第６図（ｂ）は、本実施例による半導体装置
の単ブロックの回路構成を示す回路図である。本実施例
では、第６図（ａ）中、コレクタ・ベース共通電極82が
ダイオードのアノードに対応し、エミッタ電極83がダイ
オードのカソードに対応している。すなわち、コレクタ
・ベース共通電極82に正電位のバイアス（VH1）を印加
することにより、セル内のNPNトランジスタがターンオ
ンし、バイアス電流がコレクタ電流およびベース電流と
して、エミッタ電極83より流出する。本発明の第６図
（ｂ）に示したようなベースとコレクタとを短絡した構
成にすれば、スイッチング特性が速く、立上がり特性も
良く、比較的寄生効果も少ない為、、素子間のバラツキ
がなく、安定した駆動電流が得られる。また、本実施例
については、更に、アイソレーション電極84を接地する
ことにより、隣接する他のセルへの電荷の流入を防ぐこ
とができ、他の素子の誤動作という問題を防ぐことがで
きる構成となっている。
このような半導体装置においては、Ｎ型コレクタ埋込
領域72の濃度を、１×1019cm-3以上とすること、ベース
領域75の濃度を１×1013〜1016cm-3とすること、さらに
は、高濃度ベース領域78と電極との接合面の面積をなる
べく小さくすることがのぞましい。このようにすれば、
NPNトランジスタからＰ型シリコン基板71およびアイソ
レーション領域73、74、76を経てGNDにおちる漏れ電流
の発生を防止することができる。
領域72の濃度を、１×1019cm-3以上とすること、ベース
領域75の濃度を１×1013〜1016cm-3とすること、さらに
は、高濃度ベース領域78と電極との接合面の面積をなる
べく小さくすることがのぞましい。このようにすれば、
NPNトランジスタからＰ型シリコン基板71およびアイソ
レーション領域73、74、76を経てGNDにおちる漏れ電流
の発生を防止することができる。
上記理由について、第７図を用いてより詳細に説明す
る。
る。
第７図は第６図（ａ）に示した駆動部の等価回路を示
す図である。
す図である。
図において、Rdは、コレクタ領域（Ｎ型コレクタ埋込
領域72、Ｎ型コレクタ領域77および高濃度Ｎ型コレクタ
領域81からなる領域）の内部抵抗、RBはベース領域（Ｐ
型ベース領域75および高濃度Ｐ型ベース領域78からなる
領域）の内部抵抗をそれぞれ示す。また、Tr1は、Ｎ型
コレクタ埋込領域72、Ｐ型ベース領域75、Ｎ型エミッタ
領域80により形成されたNPNトランジスタに対応する。
さらにTr2は、Ｐ型ベース領域75、Ｎ型コレクタ埋込領
域72およびＰ型シリコン基板71により形成された寄生PN
Pトランジスタ、すなわち漏れ電流の原因を成すトラン
ジスタ構造を示す。
領域72、Ｎ型コレクタ領域77および高濃度Ｎ型コレクタ
領域81からなる領域）の内部抵抗、RBはベース領域（Ｐ
型ベース領域75および高濃度Ｐ型ベース領域78からなる
領域）の内部抵抗をそれぞれ示す。また、Tr1は、Ｎ型
コレクタ埋込領域72、Ｐ型ベース領域75、Ｎ型エミッタ
領域80により形成されたNPNトランジスタに対応する。
さらにTr2は、Ｐ型ベース領域75、Ｎ型コレクタ埋込領
域72およびＰ型シリコン基板71により形成された寄生PN
Pトランジスタ、すなわち漏れ電流の原因を成すトラン
ジスタ構造を示す。
このような回路（すなわち記録ヘッドの駆動部）にお
いて、寄生トランジスタTr2がターンオンすると、トラ
ンジスタTr2のコレクタおよびエミッタを通じて、バイ
アス電流の多くが基板71に漏れ、GNDに流出する。この
場合、トランジスタTr1の必要なエミッタ電流を得るた
めには、極めて大きなバイアス電流が必要となり、この
ため効率が悪くなり、消費電力が増大し、電源コストも
アップする。その為に、 Tr2がターンオンしないように、Tr2のベース電圧をエ
ミッタ電圧よりも高くすること、 Tr2より流出する電流（漏れ電流）を小さくするため
に、Tr2の電流増幅率（β２）を小さくすること、の２
つの対策がある。
いて、寄生トランジスタTr2がターンオンすると、トラ
ンジスタTr2のコレクタおよびエミッタを通じて、バイ
アス電流の多くが基板71に漏れ、GNDに流出する。この
場合、トランジスタTr1の必要なエミッタ電流を得るた
めには、極めて大きなバイアス電流が必要となり、この
ため効率が悪くなり、消費電力が増大し、電源コストも
アップする。その為に、 Tr2がターンオンしないように、Tr2のベース電圧をエ
ミッタ電圧よりも高くすること、 Tr2より流出する電流（漏れ電流）を小さくするため
に、Tr2の電流増幅率（β２）を小さくすること、の２
つの対策がある。
まず、対策について説明すると、 第１図において、Tr2がターンオンしないためには、T
r2のベース・エミッタ間電圧VBE(Tr2)について VBE(Tr2)≧０ ……（１） が成立しなければならない。ここで IC＝β１・IB VB(Tr2)＝VH−IC・RC VE(Tr2)＝VH−IB・RB であるから、 VBE(Tr2)＝VB(Tr2)−VE(Tr2) ＝VH−IC・RC−（VH−IB・RB） ＝IB・RB−IC・RC ＝（RB−β1Rd）IB である。したがって、（１）式が成立するためには RB≧β１・RC であることが必要となる。すなわち、Tr2がターンオン
しないようにするためには、ベース領域の抵抗RBをコレ
クタ領域の抵抗RCのβ１倍以上とすることが必要であ
る。上記条件を満たす為に、第６図（ａ）に示した半導
体装置において、コレクタ領域の抵抗（RC）を小さくす
べく、例えば、Ｎ型コレクタ埋込領域72の濃度を大きく
したり、ベース領域の抵抗（RB）を大きくすべく、例え
ば、高濃度Ｐ型ベース領域78の濃度を小さくしたり、あ
るいは、該高濃度Ｐ型ベース領域78の面積を小さくすれ
ば良いといえる。
r2のベース・エミッタ間電圧VBE(Tr2)について VBE(Tr2)≧０ ……（１） が成立しなければならない。ここで IC＝β１・IB VB(Tr2)＝VH−IC・RC VE(Tr2)＝VH−IB・RB であるから、 VBE(Tr2)＝VB(Tr2)−VE(Tr2) ＝VH−IC・RC−（VH−IB・RB） ＝IB・RB−IC・RC ＝（RB−β1Rd）IB である。したがって、（１）式が成立するためには RB≧β１・RC であることが必要となる。すなわち、Tr2がターンオン
しないようにするためには、ベース領域の抵抗RBをコレ
クタ領域の抵抗RCのβ１倍以上とすることが必要であ
る。上記条件を満たす為に、第６図（ａ）に示した半導
体装置において、コレクタ領域の抵抗（RC）を小さくす
べく、例えば、Ｎ型コレクタ埋込領域72の濃度を大きく
したり、ベース領域の抵抗（RB）を大きくすべく、例え
ば、高濃度Ｐ型ベース領域78の濃度を小さくしたり、あ
るいは、該高濃度Ｐ型ベース領域78の面積を小さくすれ
ば良いといえる。
次に、対策について説明すると、 対策の条件がみたされない場合、すなわち、 VBE(Tr2)≦０ の場合には、β２《１とすることで、Ｐ型シリコン基板
１への漏れ電流は抑えることができる。ここでβ２は、
小さければ小さいほど良い。そこで、Trの電流増幅率β
２を小さくするためには、例えば、Tr2のベース領域
（Ｎ型コレクタ埋込領域72）の濃度を大きくすればよい
といえる。
１への漏れ電流は抑えることができる。ここでβ２は、
小さければ小さいほど良い。そこで、Trの電流増幅率β
２を小さくするためには、例えば、Tr2のベース領域
（Ｎ型コレクタ埋込領域72）の濃度を大きくすればよい
といえる。
以上より、Ｎ型コレクタ埋込領域72の濃度を大きくす
ることが、対策と対策の両方に対して効果を有する
ことからより好適なものである。
ることが、対策と対策の両方に対して効果を有する
ことからより好適なものである。
このような理由により、本実施例では、Ｎ型コレクタ
埋込領域72の不純物濃度を１×1019cm-3以上とし、更に
Ｐ型ベース領域75の不純物濃度を１×1013〜1015cm-3と
した。
埋込領域72の不純物濃度を１×1019cm-3以上とし、更に
Ｐ型ベース領域75の不純物濃度を１×1013〜1015cm-3と
した。
本実施によるインクジェット記録ヘッドは第３図
（ａ）に模式的斜視図として示したものと同様である。
（ａ）に模式的斜視図として示したものと同様である。
第８図は上述したような半導体素子の駆動部を有する
インクジェット記録ヘッドの第３図（ａ）のＥ−Ｅ′線
による模式的な切断面図である。
インクジェット記録ヘッドの第３図（ａ）のＥ−Ｅ′線
による模式的な切断面図である。
第９図は上記第８図に示す記録ヘッドの駆動方法を説
明する為の模式図である。
明する為の模式図である。
本実施例の記録ヘッド1100には、上述した機能素子部
を有する基体上に熱酸化によるSiO2膜1101、スパッタリ
ング法によるSiO2膜等から成る蓄熱層1102上に、HfB2等
の発熱抵抗層1103とAl等の電極1104,1104′で形成され
た電気熱変換素子が設けられている。更には電気熱変換
素子の発熱部1110上にはスパッタリング法によるSiO2等
の保護膜1105、Ta等の保護膜1106が設けられている。
を有する基体上に熱酸化によるSiO2膜1101、スパッタリ
ング法によるSiO2膜等から成る蓄熱層1102上に、HfB2等
の発熱抵抗層1103とAl等の電極1104,1104′で形成され
た電気熱変換素子が設けられている。更には電気熱変換
素子の発熱部1110上にはスパッタリング法によるSiO2等
の保護膜1105、Ta等の保護膜1106が設けられている。
ここで２つの蓄熱層のうち1102を形成するSiO2膜は下
層配線である駆動部の配線82、83、84と第２層配線であ
る電気熱変換素子の配線104との間の層間絶縁膜1102′
と一体的に設けられている。
層配線である駆動部の配線82、83、84と第２層配線であ
る電気熱変換素子の配線104との間の層間絶縁膜1102′
と一体的に設けられている。
また、保護層105についても同様に第２層配線104と最
上層配線1111との間の層間絶縁膜1105′と一体化されて
いる。
上層配線1111との間の層間絶縁膜1105′と一体化されて
いる。
更に駆動部における最上部の配線1111の上には耐記録
液性に優れた絶縁膜として感光性ポリイミド等の有機材
料からなる保護層1107が設けられている。
液性に優れた絶縁膜として感光性ポリイミド等の有機材
料からなる保護層1107が設けられている。
前述した実施例１と同様に本実施例においても記録ヘ
ッドを構成する為には不図示ではあるが、液路および吐
出口を形成する為の溝付天板や、オリフイスプレート等
を配置したものでも良い。こうして第３図（ａ）のよう
に電気熱変換素子の発熱面に対してほぼ平行な方向に液
体を吐出する方式とは別に、発熱面に対して交差する方
向に液体を吐出する方式の記録ヘッドを構成することも
できる。
ッドを構成する為には不図示ではあるが、液路および吐
出口を形成する為の溝付天板や、オリフイスプレート等
を配置したものでも良い。こうして第３図（ａ）のよう
に電気熱変換素子の発熱面に対してほぼ平行な方向に液
体を吐出する方式とは別に、発熱面に対して交差する方
向に液体を吐出する方式の記録ヘッドを構成することも
できる。
次に、上記記録ヘッドの駆動方法について詳述する。
第９図には２つのセルが示されているだけであるが、こ
のようなセルが例えば128個等配置され電気的にＭ×Ｎ
のマトリクス接続されている。
第９図には２つのセルが示されているだけであるが、こ
のようなセルが例えば128個等配置され電気的にＭ×Ｎ
のマトリクス接続されている。
ここではＭ個のグループのうちの１つのグループにお
けるＮ個のセグメントのうち２つのセグメントとしての
電気熱抵抗素子RH1、RH2の駆動について説明する。
けるＮ個のセグメントのうち２つのセグメントとしての
電気熱抵抗素子RH1、RH2の駆動について説明する。
電気熱変換素子RH1を駆動する為には、まず例えば装
置本体側のスイッチG1によりあるグループが選択される
と共に例えば装置本体側のスイッチS1により記録ヘッド
の電気熱変換体RH1が選択される。するとトランジスタ
構成のダイオードセルSH1は順バイアスされ電流が供給
されて電気熱変換体RH1は発熱する。この熱エネルギー
が液体に状態変化を生起させて膜ふっ騰現象を起こし、
気泡を発生させ吐出口より液体を吐出する。
置本体側のスイッチG1によりあるグループが選択される
と共に例えば装置本体側のスイッチS1により記録ヘッド
の電気熱変換体RH1が選択される。するとトランジスタ
構成のダイオードセルSH1は順バイアスされ電流が供給
されて電気熱変換体RH1は発熱する。この熱エネルギー
が液体に状態変化を生起させて膜ふっ騰現象を起こし、
気泡を発生させ吐出口より液体を吐出する。
同様に電気熱変換体RH2を駆動する場合も、例えば装
置本体側のスイッチG1,スイッチS2を選択的にオンして
記録ヘッドのダイオードセルSH2を駆動し電気熱変換体
に電流を供給する。
置本体側のスイッチG1,スイッチS2を選択的にオンして
記録ヘッドのダイオードセルSH2を駆動し電気熱変換体
に電流を供給する。
本実施例にようにＰ型半導体基板を用いる場合にはア
イソレーション電極84を接地電位に保持することによ
り、アイソレーション領域73、76、79を介して基板が接
地電位に保持される。
イソレーション電極84を接地電位に保持することによ
り、アイソレーション領域73、76、79を介して基板が接
地電位に保持される。
こうして各セルが電気的に分離されている。
このような構成は更に次のような効果をも奏する。
また、記録ヘッドとして用いる際には、基板71そのも
のが外部に露出する部分が生じたり、導電体の部材を介
して外部に露出したりする等、記録装置の使用者が基板
71に接触する可能性が高い構成をとることがある。
のが外部に露出する部分が生じたり、導電体の部材を介
して外部に露出したりする等、記録装置の使用者が基板
71に接触する可能性が高い構成をとることがある。
更には、第３図（ａ）に示すように吐出口を構成する
等、吐出近傍に基板71の一部が配置されていると、イン
クや記録紙の紙粉などが付着し易い。
等、吐出近傍に基板71の一部が配置されていると、イン
クや記録紙の紙粉などが付着し易い。
これらに鑑みた場合には、Ｐ型半導体基板を用いて接
地電位に保つことで、静電気による悪影響を防止して、
吐出口近傍でのインクの変質や紙粉など異物の付着等を
強力防止できる。
地電位に保つことで、静電気による悪影響を防止して、
吐出口近傍でのインクの変質や紙粉など異物の付着等を
強力防止できる。
また、使用者が手を基板に触れたとしても接地電位な
ので人体に悪影響をおよぼすことがない。
ので人体に悪影響をおよぼすことがない。
即ち本構成は、記録ヘッドに要求される電気的素子分
離機能と静電シールド機能とを同時に満足する構成なの
である。
離機能と静電シールド機能とを同時に満足する構成なの
である。
次に、本実施例に係る記録ヘッドの製造工程について
説明する。
説明する。
１×1012〜1016cm-3程度の不純物濃度のＰ型シリコン
基板71の表面に、5000〜20000Å程度のシリコン酸化膜
を形成した。
基板71の表面に、5000〜20000Å程度のシリコン酸化膜
を形成した。
各セルのコレクタ埋込領域72を形成するべき部分のシ
リコン酸化膜をフォトリングラフィー工程で除去した。
リコン酸化膜をフォトリングラフィー工程で除去した。
イオン注入ダメージ対策用のシリコン酸化膜を100〜3
000Å程度形成した後、Ｎ型の不純物、例えばＰ、Asな
どをイオン注入し、熱拡散により不純物濃度１×1019cm
-3以上のＮ型コレクタ埋込領域72を10〜20μｍ形成し
た。このときのシート抵抗は30Ω／□以下の低抵抗とな
るようにした。
000Å程度形成した後、Ｎ型の不純物、例えばＰ、Asな
どをイオン注入し、熱拡散により不純物濃度１×1019cm
-3以上のＮ型コレクタ埋込領域72を10〜20μｍ形成し
た。このときのシート抵抗は30Ω／□以下の低抵抗とな
るようにした。
続いて、Ｐ型アイソレーション埋込領域79を形成すべ
き領域の酸化膜を除去し、100〜3000Å程度の酸化膜を
形成した後、Ｐ型不純物、例えば、Ｂなどをイオン注入
し、熱拡散によって、不純物濃度１×1017〜1019cm-3の
Ｐ型アイソレーション埋込領域73を形成した（第10図
（ａ））。
き領域の酸化膜を除去し、100〜3000Å程度の酸化膜を
形成した後、Ｐ型不純物、例えば、Ｂなどをイオン注入
し、熱拡散によって、不純物濃度１×1017〜1019cm-3の
Ｐ型アイソレーション埋込領域73を形成した（第10図
（ａ））。
全面の酸化膜を除去した後、１×1012〜1016cm-3程度
の不純物濃度のＮ型エピタキシャル領域74を５〜20μｍ
程度エピタキシャル成長させた（以上第10図（ｂ））。
の不純物濃度のＮ型エピタキシャル領域74を５〜20μｍ
程度エピタキシャル成長させた（以上第10図（ｂ））。
次に、Ｎ型エピタキシャル領域表面に100〜300Å程度
のシリコン酸化膜を形成し、レジストを塗布し、パター
ニングを行い、低濃度ベース領域５を形成すべき領域に
のみＰ型不純物をイオン注入した。レジスト除去後、熱
拡散によって、不純物濃度１×1013〜1015cm-3の低濃度
Ｐ型ベース領域75を５〜10μｍ形成した。
のシリコン酸化膜を形成し、レジストを塗布し、パター
ニングを行い、低濃度ベース領域５を形成すべき領域に
のみＰ型不純物をイオン注入した。レジスト除去後、熱
拡散によって、不純物濃度１×1013〜1015cm-3の低濃度
Ｐ型ベース領域75を５〜10μｍ形成した。
再び酸化膜を全面除去し、さらに1000〜10000Å程度
のシリコン酸化膜した後、Ｐ型アイソレーション領域76
を形成すべき領域の酸化膜を除去し、BSG膜（不図示）
を全面にCVD法を用いて堆積し、さらに熱拡散によっ
て、Ｐ型アイソレーション埋込領域73に届くように、不
純物濃度１×1018〜1020cm-3のＰ型アイソレーション領
域76を10μｍ程度形成した（第10図（ｃ））。
のシリコン酸化膜した後、Ｐ型アイソレーション領域76
を形成すべき領域の酸化膜を除去し、BSG膜（不図示）
を全面にCVD法を用いて堆積し、さらに熱拡散によっ
て、Ｐ型アイソレーション埋込領域73に届くように、不
純物濃度１×1018〜1020cm-3のＰ型アイソレーション領
域76を10μｍ程度形成した（第10図（ｃ））。
不図示のBSG膜を除去した後1000〜10000Å程度のシリ
コン酸化膜を形成し、さらに、Ｎ型コレクタ領域77を形
成すべき領域のみ酸化膜を除去した後、PSGを形成し
た。そしてP+イオンを注入し、熱拡散によってコレクタ
埋込領域75に届くようにＮ型コレクタ領域77を形成し
た。このときのシート抵抗は10Ω／□以下の低抵抗とし
た。また、領域の厚さは約10μｍとし、不純物濃度は１
×1018〜1020cm-3とした。
コン酸化膜を形成し、さらに、Ｎ型コレクタ領域77を形
成すべき領域のみ酸化膜を除去した後、PSGを形成し
た。そしてP+イオンを注入し、熱拡散によってコレクタ
埋込領域75に届くようにＮ型コレクタ領域77を形成し
た。このときのシート抵抗は10Ω／□以下の低抵抗とし
た。また、領域の厚さは約10μｍとし、不純物濃度は１
×1018〜1020cm-3とした。
続いて、セル領域の酸化膜を除去後、100〜3000Åの
シリコン酸化膜を形成し、レジストパターニングを行
い、高濃度ベース領域78および高濃度アイソレーション
領域79を形成すべき領域にのみＰ型不純物のイオン注入
を行った。レジスト除去後、Ｎ型エミッタ領域80および
高濃度Ｎ型コレクタ領域81を形成すべき領域の酸化膜を
除去し、PSG膜を全面に形成し、P+を注入した後、熱拡
散によって、高濃度Ｐ型ベース領域78、高濃度Ｐ型アイ
ソレーション領域79、Ｎ型エミッタ領域80、高濃度Ｎ型
コレクタ領域81を同時に形成した。なお、それぞれ、領
域の厚さは1.0μｍ以下とし、不純物濃度は１×1019〜1
020cm-3とした（以上第10図（ｄ））。
シリコン酸化膜を形成し、レジストパターニングを行
い、高濃度ベース領域78および高濃度アイソレーション
領域79を形成すべき領域にのみＰ型不純物のイオン注入
を行った。レジスト除去後、Ｎ型エミッタ領域80および
高濃度Ｎ型コレクタ領域81を形成すべき領域の酸化膜を
除去し、PSG膜を全面に形成し、P+を注入した後、熱拡
散によって、高濃度Ｐ型ベース領域78、高濃度Ｐ型アイ
ソレーション領域79、Ｎ型エミッタ領域80、高濃度Ｎ型
コレクタ領域81を同時に形成した。なお、それぞれ、領
域の厚さは1.0μｍ以下とし、不純物濃度は１×1019〜1
020cm-3とした（以上第10図（ｄ））。
さらに、各電極の接続箇所のシリコン酸化膜を除去
し、コンタクトホールを形成したうえで、pureAlを全面
に堆積し、電極領域以外のAlを除去した。また、Alとシ
リコンの接合性を高めるため、アロイ処理を行い、下層
配線部82、83、84を形成した（第10図（ｅ））。
し、コンタクトホールを形成したうえで、pureAlを全面
に堆積し、電極領域以外のAlを除去した。また、Alとシ
リコンの接合性を高めるため、アロイ処理を行い、下層
配線部82、83、84を形成した（第10図（ｅ））。
そして、スパッタリング法により蓄熱層および層間絶
縁膜となるSiO2膜1102を全面に約1.0μｍ程度形成し
た。そして、エッチングによりエミッタおよびベース・
コレクタとの電気的接続を得る為にスルーホールＨを形
成した（第10図（ｆ））。
縁膜となるSiO2膜1102を全面に約1.0μｍ程度形成し
た。そして、エッチングによりエミッタおよびベース・
コレクタとの電気的接続を得る為にスルーホールＨを形
成した（第10図（ｆ））。
次いで、発熱抵抗層1103としてHfB2を1000Å程堆積さ
せパターニングした。更に電気熱変換素子の一対の電極
1104、1104′を形成し、その一方の電極1104とエミッタ
電極83との電気的接続を行う為に、Alをスパッタリング
法により堆積させた。そして各電極および中間配線の形
状を得て所望の電気接続を行う為にエッチングによりパ
ターニングした（第10図（ｇ））。
せパターニングした。更に電気熱変換素子の一対の電極
1104、1104′を形成し、その一方の電極1104とエミッタ
電極83との電気的接続を行う為に、Alをスパッタリング
法により堆積させた。そして各電極および中間配線の形
状を得て所望の電気接続を行う為にエッチングによりパ
ターニングした（第10図（ｇ））。
その後、電気熱変換素子の保護層、および中間配線と
その上に更に後述する工程により得られる上層配線との
層間絶縁層として機能する酸化シリコン膜1105をスパッ
タリング法により堆積させた。
その上に更に後述する工程により得られる上層配線との
層間絶縁層として機能する酸化シリコン膜1105をスパッ
タリング法により堆積させた。
そして、エッチングによりスルーホールを酸化シリコ
ン膜1105に形成し、再度、Alの堆積およびパターニング
を行い、ベース・コレクタ電極82と中間のAl層を介して
接続される上層配線1111を形成した。
ン膜1105に形成し、再度、Alの堆積およびパターニング
を行い、ベース・コレクタ電極82と中間のAl層を介して
接続される上層配線1111を形成した。
こうして、アイソレーション配線が最下層に配置さ
れ、エミッタ（カソード）配線および電気熱変換素子の
配線が中間に配置され、ベース・コレクタ（即ちアノー
ド）配線が最上部に配置されて、各々が２つのスルーホ
ールを介して接続されている三層配線構造を形成した
（第10図（ｈ））。
れ、エミッタ（カソード）配線および電気熱変換素子の
配線が中間に配置され、ベース・コレクタ（即ちアノー
ド）配線が最上部に配置されて、各々が２つのスルーホ
ールを介して接続されている三層配線構造を形成した
（第10図（ｈ））。
そして、電気熱変換素子の上部には耐キャビテーショ
ン用の保護層としてTa層1106を2000Å程形成し、それ以
外の部分には有機材料からなる保護層として感光性ポリ
イミド層1107を形成した（第10図（ｉ））。
ン用の保護層としてTa層1106を2000Å程形成し、それ以
外の部分には有機材料からなる保護層として感光性ポリ
イミド層1107を形成した（第10図（ｉ））。
以上のようにして作成された電気熱変換素子、半導体
素子を有する基体に、液路壁部材501および天板502を配
設して記録ヘッドを製造した（第10図（ｊ））。
素子を有する基体に、液路壁部材501および天板502を配
設して記録ヘッドを製造した（第10図（ｊ））。
このようにして製造した半導体装置を用いた記録ヘッ
ドについて、前述した第６図（ｂ）を複数有するマトリ
クス接続し、動作試験を行った。動作試験では、１つの
セグメントに８個の半導体ダイオードを接続し、それぞ
れ300mA（計2.4A）の電流を流したが、他の半導体ダイ
オードは誤動作せず良好な吐出を行うことができた。ま
た本発明はPNPトランジスタ構成にも適用できる。
ドについて、前述した第６図（ｂ）を複数有するマトリ
クス接続し、動作試験を行った。動作試験では、１つの
セグメントに８個の半導体ダイオードを接続し、それぞ
れ300mA（計2.4A）の電流を流したが、他の半導体ダイ
オードは誤動作せず良好な吐出を行うことができた。ま
た本発明はPNPトランジスタ構成にも適用できる。
以上説明したように、本実施例によれば、高耐圧で、
かつ素子毎の電気的分離性に優れた半導体素子を単一基
板上に複数個形成することができる。したがって、例え
ばマトリクス接続された回路においては、素子単体を個
別に外付けする必要がなく、工程を削減することができ
るので、故障発生箇所を減少させ、得られる記録ヘッド
の高信頼性を確保することができる。
かつ素子毎の電気的分離性に優れた半導体素子を単一基
板上に複数個形成することができる。したがって、例え
ばマトリクス接続された回路においては、素子単体を個
別に外付けする必要がなく、工程を削減することができ
るので、故障発生箇所を減少させ、得られる記録ヘッド
の高信頼性を確保することができる。
また、本発明によれば同一基板上に半導体素子と該半
導体素子により駆動される電気熱変換素子を作り込むこ
とができるので、回路の小面積化、工程の削減、信頼性
の向上を図り、しいては高解像度の記録画像を形成でき
る記録ヘッドが得られる。
導体素子により駆動される電気熱変換素子を作り込むこ
とができるので、回路の小面積化、工程の削減、信頼性
の向上を図り、しいては高解像度の記録画像を形成でき
る記録ヘッドが得られる。
更には、半導体素子としてトランジスタを用いて、ベ
ースとコレクタとを短絡して駆動電圧を印加し、エミッ
タに電気熱変換素子を接続すると共に各素子毎に分離領
域を介して基板を設置することにより、ベース・コレク
タ間に少数キャリアの注入がない為スイッチング特性が
速く、立ち上がり特性が向上し、寄生効果も少ない為液
体に好適な熱エネルギーを付与することができ吐出特性
が向上した。
ースとコレクタとを短絡して駆動電圧を印加し、エミッ
タに電気熱変換素子を接続すると共に各素子毎に分離領
域を介して基板を設置することにより、ベース・コレク
タ間に少数キャリアの注入がない為スイッチング特性が
速く、立ち上がり特性が向上し、寄生効果も少ない為液
体に好適な熱エネルギーを付与することができ吐出特性
が向上した。
第11図は本発明の記録ヘッドが搭載されるインクジェ
ット記録装置の模式的斜視図である。
ット記録装置の模式的斜視図である。
記録媒体としての記録紙808の搬送手段はプラテンロ
ーラ804、これを矢印Ａ方向に回転させるシャフト806で
構成される。
ーラ804、これを矢印Ａ方向に回転させるシャフト806で
構成される。
インクタンク体型のヘッド818は２本のガイドシャフ
ト810、812により案内され往復動するキャリッジ814に
搭載され記録紙面に沿って移動しながらインクを吐出し
て記録を行う。
ト810、812により案内され往復動するキャリッジ814に
搭載され記録紙面に沿って移動しながらインクを吐出し
て記録を行う。
816は記録ヘッドの電気熱変換体を駆動する駆動信号
や半導体基板や分離領域をバイアスするバイアス信号を
伝達するフレキシブルケーブルである。
や半導体基板や分離領域をバイアスするバイアス信号を
伝達するフレキシブルケーブルである。
第12図は記録ヘッド818を示しており、前述した第３
図（ａ）のヘッドがインクタンク824に組み込まれてお
り、下部に電気的接続端子820が配置されている。
図（ａ）のヘッドがインクタンク824に組み込まれてお
り、下部に電気的接続端子820が配置されている。
822はインクを吐出する複数の吐出口である。
第13図は記録ヘッド818搭載前の様子を示す斜視図で
ある。
ある。
第13図を用いてキャリッジ814について説明する。
838はフレキシブルケーブルに電気的に接続されてい
るキャリッジ側接続端子で、ヘッド818の接続端子820と
結合するよう構成されている。
るキャリッジ側接続端子で、ヘッド818の接続端子820と
結合するよう構成されている。
ここでキャリッジ側接続端子838、ヘッド側端子820共
に駆動信号を伝える為の接点とバイアス信号を伝える為
の接点とを含んでいる。
に駆動信号を伝える為の接点とバイアス信号を伝える為
の接点とを含んでいる。
（実験例） 前述した第１実施例および第２実施例と従来例として
USP4,429,321に示されている構成例のヘッドを用意して
300mA、パルス巾10μsecの駆動信号でヘッドを駆動し、
吐出されたインク滴のドットのずれについて評価した。
USP4,429,321に示されている構成例のヘッドを用意して
300mA、パルス巾10μsecの駆動信号でヘッドを駆動し、
吐出されたインク滴のドットのずれについて評価した。
評価方法は以下の通りである。
まず駆動パルスを100回投入して同じ吐出口から吐出
し記録紙面上に付着したインク滴のうち相対的に最も距
離が離れたものを選出して最大ずれσmaxとする。
し記録紙面上に付着したインク滴のうち相対的に最も距
離が離れたものを選出して最大ずれσmaxとする。
以上をヘッドを連続１時間駆動し、初期、10分後、30
分後、１時間後のサンプルよりσmaxを算出した。その
結果は以下の通り。
分後、１時間後のサンプルよりσmaxを算出した。その
結果は以下の通り。
以上のように本発明の実施例によれば、長時間の使用
に対しても、吐出特性が安定し良好な画像が得られる。
これに対して、従来構成では初期はさほど問題ないが長
時間の使用には問題が生じてくる。
に対しても、吐出特性が安定し良好な画像が得られる。
これに対して、従来構成では初期はさほど問題ないが長
時間の使用には問題が生じてくる。
この理由は復雑であるが、素子のスイッチング特性が
極めて良好である為に、インク中への微小気泡の発生が
低減することや、制御性の良い膜ふっとう現象を生起で
き、これが長時間安定する為と思われる。
極めて良好である為に、インク中への微小気泡の発生が
低減することや、制御性の良い膜ふっとう現象を生起で
き、これが長時間安定する為と思われる。
きる。
［発明の効果］ 本発明によれば、同一工程で記録ヘッドの基板内に複
数個の素子を作り込むことができるので、記録ヘッドを
低コストで高密度化、高性能化、小型化することが可能
となる。
数個の素子を作り込むことができるので、記録ヘッドを
低コストで高密度化、高性能化、小型化することが可能
となる。
さらに、本発明では、エネルギー発生素子を駆動する
トランジスタのコレクタとベースとを電気的に短絡した
ので、複数のダイオードを形成するトランジスタに電流
増幅率のばらつきがあっても一定の電流増幅率の大きい
ダイオードに電流集中が生じることがなく、したがって
エネルギー発生素子および半導体素子が破壊されること
がない。
トランジスタのコレクタとベースとを電気的に短絡した
ので、複数のダイオードを形成するトランジスタに電流
増幅率のばらつきがあっても一定の電流増幅率の大きい
ダイオードに電流集中が生じることがなく、したがって
エネルギー発生素子および半導体素子が破壊されること
がない。
また、本発明によれば、半導体素子と、エネルギー発
生素子を同一基板上に作り込むことができ、記録ヘッド
をより高密度化、高性能化、小型化することができる。
生素子を同一基板上に作り込むことができ、記録ヘッド
をより高密度化、高性能化、小型化することができる。
更には、本発明の回路の構成により吐出応答性に優れ
た、常に安定した液滴を高速で形成することができる。
た、常に安定した液滴を高速で形成することができる。
第１図（ａ）は、記録ヘッドに採用される半導体装置の
一部分を示す模式的断面図である。 第１図（ｂ）は、記録ヘッドの回路構成の一部を示す回
路図である。 第２図は、半導体装置の寄生効果の一例を説明する為の
模式図である。 第３図（ａ）は、本発明の第１実施例による記録ヘッド
を示す模式的斜視図である。 第３図（ｂ）は、第３図（ａ）のＥ−Ｅ′線による模式
的断面図である。 第４図は、本発明の第１実施例による記録ヘッドの駆動
方法を説明する為の模式図である。 第５図（ａ）〜（ｆ）は、本発明の第１実施例による記
録ヘッドの製造工程を説明する為の模式的断面図であ
る。 第６図（ａ）は、本発明の第２実施例による記録ヘッド
に採用される半導体装置の一部分を示す模式的断面図で
ある。 第６図（ｂ）は、本発明の第２実施例による記録ヘッド
の回路構成の一部分を示す回路図である。 第７図は、半導体装置の寄生効果の一例を説明する為の
模式図である。 第８図は、本発明の第２実施例による記録ヘッドの主要
な構成を示す模式的断面図である。 第９図は、本発明の第２実施例による記録ヘッドの駆動
方法を説明する為の模式図である。 第10図（ａ）〜（ｊ）は、本発明の第２実施例による記
録ヘッドの製造工程を示す模式的断面図である。 第11図は、実施例を示し、記録ヘッドが搭載されている
インクジェット記録装置の斜視図である。 第12図は、実施例に係り、記録ヘッドの斜視図である。 第13図は、記録ヘッド搭載前の様子を示す斜視図であ
る。 第14図（ａ）は、従来の半導体装置を示す模式的切断面
図である。 第14図（ｂ）は、従来の半導体装置を用いた駆動回路の
構成を示す模式図である。 第14図（ｃ）は、半導体装置を用いた駆動回路の一例を
示す回路図である。
一部分を示す模式的断面図である。 第１図（ｂ）は、記録ヘッドの回路構成の一部を示す回
路図である。 第２図は、半導体装置の寄生効果の一例を説明する為の
模式図である。 第３図（ａ）は、本発明の第１実施例による記録ヘッド
を示す模式的斜視図である。 第３図（ｂ）は、第３図（ａ）のＥ−Ｅ′線による模式
的断面図である。 第４図は、本発明の第１実施例による記録ヘッドの駆動
方法を説明する為の模式図である。 第５図（ａ）〜（ｆ）は、本発明の第１実施例による記
録ヘッドの製造工程を説明する為の模式的断面図であ
る。 第６図（ａ）は、本発明の第２実施例による記録ヘッド
に採用される半導体装置の一部分を示す模式的断面図で
ある。 第６図（ｂ）は、本発明の第２実施例による記録ヘッド
の回路構成の一部分を示す回路図である。 第７図は、半導体装置の寄生効果の一例を説明する為の
模式図である。 第８図は、本発明の第２実施例による記録ヘッドの主要
な構成を示す模式的断面図である。 第９図は、本発明の第２実施例による記録ヘッドの駆動
方法を説明する為の模式図である。 第10図（ａ）〜（ｊ）は、本発明の第２実施例による記
録ヘッドの製造工程を示す模式的断面図である。 第11図は、実施例を示し、記録ヘッドが搭載されている
インクジェット記録装置の斜視図である。 第12図は、実施例に係り、記録ヘッドの斜視図である。 第13図は、記録ヘッド搭載前の様子を示す斜視図であ
る。 第14図（ａ）は、従来の半導体装置を示す模式的切断面
図である。 第14図（ｂ）は、従来の半導体装置を用いた駆動回路の
構成を示す模式図である。 第14図（ｃ）は、半導体装置を用いた駆動回路の一例を
示す回路図である。
フロントページの続き (31)優先権主張番号 特願平1−22287 (32)優先日 平成１年１月30日(1989．1．30) (33)優先権主張国 日本（ＪＰ） (56)参考文献 特開 昭55−131882（ＪＰ，Ａ) 特開 昭60−14450（ＪＰ，Ａ) 特開 昭57−72868（ＪＰ，Ａ) 特開 昭62−163360（ＪＰ，Ａ) 実開 昭57−157159（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 2/05
Claims (10)
- 【請求項１】インクを吐出する吐出口が設けられたイン
クジェット記録ヘッドにおいて、 インクの吐出に利用される熱エネルギーを発生する複数
の電気熱変換体と、該複数の電気熱変換体に電気的に接
続されるトランジスタ素子とが半導体基体に設けられて
おり、各トランジスタ素子は、そのベースとコレクタと
が短絡されており、 前記各トランジスタ素子は、第１導電型の半導体基板上
に設けられた第１導電型の分離領域で囲まれた領域内に
形成され、 第２導電型のコレクタ埋込領域と該コレクタ埋込領域に
届くように形成された第２導電型のコレクタ領域とに囲
まれ且つ該コレクタ埋込領域及び該コレクタ領域よりも
不純物濃度の低い第１導電型のベース領域と、該ベース
領域内に形成されたエミッタ領域と、を有し、 該分離領域上には該分離領域を所定の電位に保持するた
めの電極が設けられていることを特徴とする記録ヘッ
ド。 - 【請求項２】前記トランジスタ素子のエミッタと前記電
気熱変換体とが短絡されていることを特徴とする請求項
１記載の記録ヘッド。 - 【請求項３】前記トランジスタ素子はNPN型トランジス
タである請求項１記載の記録ヘッド。 - 【請求項４】前記トランジスタ素子はPNP型トランジス
タである請求項１記載の記録ヘッド。 - 【請求項５】前記トランジスタ素子は、前記コレクタ埋
込領域上にエピタキシャル成長により形成された半導体
領域を含むことを特徴とする請求項１記載の記録ヘッ
ド。 - 【請求項６】前記第１導電型はＰ型、前記第２導電型は
Ｎ型であり、前記電極は接地電位に保持されていること
を特徴とする請求項１記載の記録ヘッド。 - 【請求項７】前記半導体基板の不純物濃度は１×1012〜
1016cm-3のＰ型又はＮ型の基体であることを特徴とする
請求項１記載の記録ヘッド。 - 【請求項８】前記トランジスタ素子の前記コレクタ埋込
領域の不純物濃度が１×1019cm-3以上であり、前記ベー
ス領域の不純物濃度が１×1013〜1015cm-3の範囲である
ことを特徴とする請求項１記載の記録ヘッド。 - 【請求項９】前記半導体基板の表面に接して設けられた
第１の絶縁層と、該第１の絶縁層上に前記トランジスタ
素子の電極を覆うように設けられた第２の絶縁層と、を
有し、前記電気熱変換体の発熱抵抗層は、該第２の絶縁
層の上に形成されていることを特徴とする請求項１記載
の記録ヘッド。 - 【請求項１０】請求項１記載の記録ヘッドが搭載される
キャリッジおよび、記録媒体の搬送手段を有するインク
ジェット記録装置において、 前記電極を接地電位にバイアスするバイアス手段を具備
することを特徴とするインクジェット記録装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 90101161 CN1027466C (zh) | 1989-01-13 | 1990-01-12 | 记录头和记录装置 |
| AT90300381T ATE116599T1 (de) | 1989-01-13 | 1990-01-12 | Aufzeichnungskopf. |
| US07/464,322 US5216447A (en) | 1989-01-13 | 1990-01-12 | Recording head |
| DE69015651T DE69015651T2 (de) | 1989-01-13 | 1990-01-12 | Aufzeichnungskopf. |
| ES90300381T ES2066963T3 (es) | 1989-01-13 | 1990-01-12 | Cabezal de impresion. |
| EP90300381A EP0378439B1 (en) | 1989-01-13 | 1990-01-12 | Recording head |
| KR1019900000378A KR930011861B1 (ko) | 1989-01-13 | 1990-01-13 | 기록 헤드 |
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP744589 | 1989-01-13 | ||
| JP744689 | 1989-01-13 | ||
| JP1-7445 | 1989-01-13 | ||
| JP1801189 | 1989-01-27 | ||
| JP1-22287 | 1989-01-30 | ||
| JP1-18011 | 1989-01-30 | ||
| JP1-7446 | 1989-01-30 | ||
| JP2228789 | 1989-01-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02283454A JPH02283454A (ja) | 1990-11-20 |
| JP3005010B2 true JP3005010B2 (ja) | 2000-01-31 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662446B2 (ja) | 記録ヘッド及び記録ヘッド用素子基板 | |
| US4947192A (en) | Monolithic silicon integrated circuit chip for a thermal ink jet printer | |
| EP0378439B1 (en) | Recording head | |
| US5850242A (en) | Recording head and recording apparatus and method of manufacturing same | |
| JP3798034B2 (ja) | 集積化されたインクジェット印刷ヘッドの製造方法 | |
| JPH0688414B2 (ja) | インクジェット・プリントヘッド | |
| EP0154515A2 (en) | Bubble jet printing device | |
| JPH0785931B2 (ja) | インクジェット印字ヘッド | |
| US20090033695A1 (en) | Printheads | |
| JP2708596B2 (ja) | 記録ヘッドおよびインクジェット記録装置 | |
| EP0401440B1 (en) | Monolithic silicon integrated circuit chip for a thermal ink jet printer | |
| JP3005010B2 (ja) | 記録ヘッド及び記録装置 | |
| JP2708557B2 (ja) | 液体噴射記録ヘッド用素子基板，液体噴射記録ヘッド，ヘッドカートリッジおよび記録装置 | |
| US6070968A (en) | Ink jet cartridge and apparatus having a substrate with grooves which contain heat generating elements | |
| JPH02283454A (ja) | 記録ヘッド及び記録装置 | |
| JP2761080B2 (ja) | 記録ヘッド，記録ヘッド用基板およびインクジェット記録装置 | |
| JP3046641B2 (ja) | インクジェット記録ヘッド用基体の製造方法およびインクジェット記録ヘッドの製造方法 | |
| JPH08300661A (ja) | 記録ヘッドおよび記録装置とその製造法 | |
| JPS608956B2 (ja) | サ−マルヘッド用ダイオ−ドアレイ | |
| JP2761081B2 (ja) | 記録ヘッド，記録ヘッド用基板およびインクジェット記録装置 | |
| JP2792706B2 (ja) | 記録ヘッド、記録ヘッド用基板およびインクジェット記録装置 | |
| JPH03246046A (ja) | 記録ヘッド，記録ヘッド用基板およびインクジェット記録装置 | |
| JPH04320847A (ja) | インクジェット記録ヘッド用基体、インクジェット記録ヘッドおよびインクジェット記録装置 | |
| JPH02139245A (ja) | 液体噴射記録ヘッド用基板，該基板を有する液体噴射記録ヘッド及び該記録ヘッドを有する記録装置 |