JPH07249627A - 半導体集積回路装置の製造方法および半導体集積回路装置 - Google Patents

半導体集積回路装置の製造方法および半導体集積回路装置

Info

Publication number
JPH07249627A
JPH07249627A JP6040042A JP4004294A JPH07249627A JP H07249627 A JPH07249627 A JP H07249627A JP 6040042 A JP6040042 A JP 6040042A JP 4004294 A JP4004294 A JP 4004294A JP H07249627 A JPH07249627 A JP H07249627A
Authority
JP
Japan
Prior art keywords
layer wiring
semiconductor integrated
circuit device
integrated circuit
uppermost layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6040042A
Other languages
English (en)
Inventor
Takashi Ishida
尚 石田
Ken Okuya
謙 奥谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6040042A priority Critical patent/JPH07249627A/ja
Publication of JPH07249627A publication Critical patent/JPH07249627A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 バンプ電極を有する半導体集積回路装置の表
面保護膜の信頼性を向上させる。 【構成】 最上層の第３層配線２３を被覆する表面保護
膜２４上に、下地金属パターン８を介してＣＣＢバンプ
６を設けたチップキャリヤの製造方法であって、第３層
配線２３をパターニングする際に、その側面にテーパ部
を形成するようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法および半導体集積回路装置技術に関し、例えば
フリップチップ方式を用いる半導体集積回路装置の製造
方法および半導体集積回路装置技術に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】フリップチップ方式は、半導体チップ
を、その主面に形成されたＣＣＢ（Controlled Collaps
e Bonding ）バンプを介して所定の配線基板上にフェイ
スダウンボンディングする実装方式である。
【０００３】フリップチップ方式を用いる半導体集積回
路装置については、例えば株式会社オーム社、昭和５９
年１１月３０日発行、「ＬＳＩハンドブック」Ｐ４０
９，４１０に記載がある。
【０００４】そのＣＣＢバンプは、例えばＰｂ／Ｓｎ等
のような半田からなる半球状の突起電極であり、その下
層に形成されたＢＬＭ（Ball Limitting Metalization
）上に形成されている。
【０００５】ＢＬＭは、例えばクロム（Ｃｒ）等のよう
な比較的硬い材料からなる接着層と、銅（Ｃｕ）等から
なるバリア層と、金（Ａｕ）等からなる酸化防止層とが
下層から順に表面保護膜上に堆積されてなり、表面保護
膜に穿孔された接続孔を通じて下層に形成された断面矩
形状の最上層配線と電気的に接続されていた。
【０００６】
【発明が解決しようとする課題】ところが、上記従来の
技術においては、以下の問題があることを本発明者は見
い出した。
【０００７】すなわち、従来は最上層配線の断面が矩形
状であったために、最上層配線を被覆する表面保護膜に
おいて、最上層配線の側面近傍を被覆する部分の被覆性
が良好といえず、その部分では、膜の緻密度が低く膜が
弱くなる等、膜質が劣化する結果、その部分にＢＬＭ等
の比較的硬い材料の配線が形成されると、そのＢＬＭの
形成時に、そのＢＬＭを構成する金属膜から最上層配線
側面近傍の表面保護膜部分に加わる応力によって、その
表面保護膜部分にクラックが生じる問題があった。
【０００８】本発明は上記課題に着目してなされたもの
であり、その目的は、バンプ電極を有する半導体集積回
路装置の表面保護膜の信頼性を向上させることのできる
技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体集積回路装置の
製造方法は、最上層配線を被覆する表面保護膜上に下地
金属膜を介してバンプ電極を設けた半導体集積回路装置
の製造方法であって、前記最上層配線をパターニングす
る際に、その側面にテーパ部を形成するものである。
【００１２】また、本発明の他の半導体集積回路装置の
製造方法は、前記最上層配線をパターニングする際、前
記最上層配線の端部が、その最上層配線の下層の配線に
よって突状に形成された絶縁膜部分の角部近傍に配置さ
れるようにするものである。
【００１３】また、本発明の半導体集積回路装置は、最
上層配線を被覆する表面保護膜上に下地金属膜を介して
バンプ電極を設けた半導体集積回路装置であって、前記
最上層配線の側面にテーパ部を設けたものである。
【００１４】さらに、本発明の他の半導体集積回路装置
は、前記最上層配線の端部を、最上層配線の下層の配線
によって突状に形成された絶縁膜部分の角部近傍に配置
したものである。
【００１５】
【作用】上記した本発明によれば、最上層配線の側面に
テーパ部を形成することにより、最上層配線の側面部を
被覆する表面保護膜部分の被覆性を向上させることがで
きる。このため、その表面保護膜部分の膜厚をある程度
確保することができるとともに、その膜部分が緻密とな
り膜質を良好にすることができるので、その表面保護膜
部分の強度を向上させることが可能となる。
【００１６】したがって、その表面保護膜部分に、表面
保護膜上の下地金属膜側から加わった応力によってクラ
ックが生じるのを防止することが可能となる。
【００１７】また、上記した本発明によれば、側面にテ
ーパ部を有する最上層配線を、下地絶縁膜の突部の角部
近傍で終端させるようにパターニングすることにより、
最上層配線端部のテーパ部の傾斜角度を小さくすること
ができ、下地絶縁膜の突部の上面と最上層配線の端部の
上面との高さをほぼ一致させることができる。
【００１８】このため、最上層配線を被覆する表面保護
膜を平坦にすることができ、最上層配線の平坦部と端部
とで、それを被覆する表面保護膜部分の厚さをほぼ均一
にすることができる。
【００１９】したがって、最上層配線の側面部を被覆す
る表面保護膜部分の被覆性をさらに向上させることがで
きるので、その表面保護膜部分の膜厚を充分確保するこ
とができるとともに、その膜部分が緻密となり膜質を良
好にすることができるので、その表面保護膜部分の強度
をさらに向上させることが可能となる。この結果、その
表面保護膜部分にクラックが生じるのを防止する能力を
さらに向上させることが可能となる。
【００２０】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
【００２１】図１は本発明の一実施例である半導体集積
回路装置の要部断面図、図２および図３は図１の半導体
集積回路装置の要部拡大断面図、図４は図１の半導体集
積回路装置の断面図、図５および図６は本発明の半導体
集積回路装置の製造方法の一例を説明するための製造工
程中における半導体基板の要部断面図、図７は本発明の
半導体集積回路装置の製造方法の他の一例を説明するた
めの製造工程中における半導体基板の要部断面図、図８
は本発明の半導体集積回路装置の製造方法の他の一例を
説明するための製造工程中における半導体基板の要部断
面図、図９および図１０は本発明の半導体集積回路装置
の製造方法の一例を説明するための製造工程中における
半導体基板の要部断面図である。
【００２２】本実施例の半導体集積回路装置は、例えば
図４に示すチップキャリア１である。チップキャリア１
のパッケージ基板２は、例えばムライト等のようなセラ
ミックからなり、その上下面には、それぞれ電極３ａ，
３ｂが形成されている。
【００２３】その電極３ａ，３ｂは、パッケージ基板２
の内部に形成された内部配線４によって電気的に接続さ
れている。内部配線４は、例えばタングステン等のよう
な高融点金属からなる。
【００２４】パッケージ基板２の下面の電極３ｂには、
ＣＣＢバンプ５が接合されている。ＣＣＢバンプ５は、
例えば3.５重量％程度の銀（Ａｇ）を含有するスズ（Ｓ
ｎ）／Ａｇ合金（融点：２２０〜２５０℃程度）からな
る。
【００２５】また、パッケージ基板２の上面の電極３ａ
には、パッケージ基板２の下面側のＣＣＢバンプ５より
も小径のＣＣＢバンプ６が接合されている。ＣＣＢバン
プ６は、例えば１〜５重量％程度のＳｎを含有する鉛
（Ｐｂ）／Ｓｎ合金（融点：３２０〜３３０℃程度）か
らなる。
【００２６】ＣＣＢバンプ６は、半導体チップ７の主面
上の後述する下地金属パターン８に接合されている。す
なわち、パッケージ基板２の主面上には、半導体チップ
７が下地金属パターン８およびＣＣＢバンプ６を介して
実装されている。
【００２７】一方、半導体チップ７は、キャップ９によ
って気密封止されている。キャップ９は、例えばＡｌＮ
からなり、封止用半田１０ａを介してパッケージ基板２
の主面に接合されている。封止用半田１０ａは、例えば
１０重量％程度のＳｎを含有するＰｂ／Ｓｎ合金（融
点：２９０〜３００℃程度）からなる。
【００２８】また、半導体チップ７の裏面は、伝熱用半
田１０ｂを介してキャップ９の下面と接合されており、
これにより、回路動作時に半導体チップ７で発生した熱
が伝熱用半田１０ｂを経てキャップ９の表面から放散さ
れる構造となっている。伝熱用半田１０ｂは、例えば封
止用半田１０ａと同一のＰｂ／Ｓｎ合金からなる。
【００２９】封止用半田１０ａと、伝熱用半田１０ｂと
は、金属層１１によって接続されている。金属層１１
は、封止用半田１０ａおよび伝熱用半田１０ｂの濡れ性
を良好にするための金属層であり、例えばチタン（Ｔ
ｉ）／ニッケル（Ｎｉ）／Ａｕの積層金属によって構成
されている。
【００３０】次に、上記した半導体チップ７を図１〜図
３によって詳細に説明する。
【００３１】図１に示すように、半導体チップ７を構成
する半導体基板１２は、支持基板１２ａ上に絶縁層１２
ｂを介して半導体層１２ｃを設けたＳＯＩ（Silocon On
Insulator）構造を有している。
【００３２】支持基板１２ａは、半導体基板１２の強度
を確保するための基板部であり、例えばシリコン（Ｓ
ｉ）単結晶からなる。絶縁層１２ｂは、主として素子分
離部として機能する基板構成部であり、例えば二酸化ケ
イ素（ＳｉＯ2)からなる。半導体層１２ｃは、半導体集
積回路素子を形成するための活性領域であり、例えばｐ
形Ｓｉ単結晶からなる。
【００３３】半導体層１２ｃおよびエピタキシャル層１
３において、素子分離部１４ａおよびフィールド絶縁膜
１４ｂに囲まれた素子形成領域には、例えばバイポーラ
トランジスタ１５が形成されている。
【００３４】なお、素子分離部１４ａは、半導体層１２
ｃの主面から絶縁層１２ｂに達する接続孔に、例えばＳ
ｉＯ2 からなる絶縁膜を埋め込むことによって形成され
ている。また、フィールド絶縁膜１４ｂは、例えばＳｉ
Ｏ2 からなる。フィールド絶縁膜１４ｃは、素子内の電
極間を分離する部分であり、例えばＳｉＯ2 からなりフ
ィールド絶縁膜１４ｂと同時に形成されている。
【００３５】バイポーラトランジスタ１５は、コレクタ
埋込領域１５Ｃ1 と、コレクタ領域１５Ｃ2 と、コレク
タ引出し領域１５Ｃ3 と、ベース領域１５Ｂと、エミッ
タ領域１５Ｅとを有している。
【００３６】コレクタ埋込領域１５Ｃ1 は、半導体層１
２ｃとエピタキシャル層１３との間に形成されており、
例えばｎ形不純物のアンチモンが導入され構成されてい
る。コレクタ領域１５Ｃ2 は、コレクタ埋込領域１５Ｃ
1 上に形成されており、例えばｎ形不純物のヒ素が導入
され構成されている。
【００３７】また、コレクタ引出し領域１５Ｃ3 は、フ
ィールド絶縁膜１４ｂ，１４ｃによって囲まれたエピタ
キシャル層１３に形成されており、例えばｎ形不純物の
リンが導入され構成されている。コレクタ引出し領域１
５Ｃ3 は、第１層配線１６ａと電気的に接続されてい
る。
【００３８】ベース領域１５Ｂは、コレクタ領域１５Ｃ
2 の上部に形成されており、中央の真性ベース領域１５
Ｂ1 と、その周囲のグラフトベース領域１５Ｂ2 とを有
している。ベース領域１５Ｂは、例えばｐ形不純物のホ
ウ素が導入され構成されている。
【００３９】グラフトベース領域１５Ｂ2 は、ベース引
出し用電極１７の一端と電気的に接続されている。ベー
ス引出し用電極１７の他端は、第１層配線１６ｂと電気
的に接続されている。
【００４０】エミッタ領域１５Ｅは、ベース領域１５Ｂ
の上部に形成されており、例えばｎ形不純物のヒ素が導
入され構成されている。エミッタ領域１５Ｅは、エミッ
タ引出し用電極１８と電気的に接続されている。エミッ
タ引出し用電極１８は、例えばｎ形不純物のヒ素または
リンを含有するポリシリコンからなり、第１層配線１６
ｃと電気的に接続されている。
【００４１】上記した第１層配線１６ａ〜１６ｃは、例
えばタングステン膜、アルミニウム（Ａｌ）膜およびタ
ングステン膜が下層から順に堆積されてなり、第１層目
の配線形成工程で同時に形成されている。
【００４２】ここで第１層配線１６ａ〜１６ｃの最下層
のタングステン膜は、例えばスパッタリング処理とＣＶ
Ｄ処理との連続処理で形成され、下地絶縁膜に対して良
好な接着性を維持し、かつ、高いアスペクトを有するコ
ンタクト孔に対して良好な被着性を有している。
【００４３】また、そのタングステン膜の上層のＡｌ膜
は、例えば純ＡｌまたはＡｌにＳｉもしくはＣｕあるい
は両者を添加してなるＡｌ合金からなり、配線抵抗を下
げることを目的として用いられている。なお、ＡｌにＣ
ｕを添加している理由の１つとして、Ｃｕがマイグレー
ションを低減する作用を有するからである。
【００４４】さらに、その最上層のタングステン膜は、
反射防止膜としての作用を有している。なお、絶縁膜１
９ａ，１９ｂは、例えばＳｉＯ2 からなる。
【００４５】第１層配線１６ａ〜１６ｃは、層間絶縁膜
２０ａ〜２０ｃによって被覆されている。層間絶縁膜２
０ａ〜２０ｃは、例えばＳｉＯ2 からなる。ここで、層
間絶縁膜２０ａは、例えばＣＶＤ法によって形成されて
いる。また、その上の層間絶縁膜２０ｂは、層間絶縁膜
２０ａ上に、例えばＳｉＯ2 からなる絶縁膜を塗布法に
より堆積した後、その絶縁膜を、層間絶縁膜２０ａの窪
みの部分にのみに残るようにエッチバックすることによ
り形成されている。また、層間絶縁膜２０ｃは、層間耐
圧を確保する等の機能を有する膜であり、例えばＣＶＤ
法によって形成されている。
【００４６】層間絶縁膜２０ｃ上には、第２層配線２１
ａ，２１ｂが形成されている。第２層配線２１ａ，２１
ｂも、例えば第１層配線１６ａ〜１６ｃと同じ金属膜が
積層されて構成されている。そして、その各金属膜の機
能も第１層配線１６ａ〜１６ｃと同じである。
【００４７】第２層配線２１ａは、層間絶縁膜２０ａ，
２０ｃに穿孔された接続孔２２ａを通して第１層配線１
６ａと電気的に接続されている。この接続孔２２ａは垂
直に加工されている。接続孔２２ａは、例えばタングス
テン選択ＣＶＤ法等によって形成されたタングステンに
よって埋め込まれている。なお、第２層配線２１ａ，２
１ｂは、第２層目の配線形成工程時に同時に形成されて
いる。
【００４８】第２層配線２１ａ，２１ｂは、層間絶縁膜
２０ｄによって被覆されている。この層間絶縁膜２０ｄ
は、例えばＣＶＤ法によって形成されたＳｉＯ2 からな
り、第２層配線２１ａ，２１ｂに対して、良好な被着性
を有している。
【００４９】層間絶縁膜２０ｄの上面には、例えばＡｌ
またはＡｌ合金からなる第３層配線（最上層配線）２３
が形成されている。ここで、本実施例においては、その
第３層配線２３の側面部にテーパ部が形成されている。
【００５０】これにより、第３層配線２３を被覆する表
面保護膜２４において、第３層配線２３の側面部を被覆
する部分の被覆性を向上させることができるようになっ
ている。すなわち、表面保護膜２４において、第３層配
線２３の側面部を被覆する膜部分が緻密となり膜質を良
好にすることができるので、その表面保護膜２４の被覆
部分の強度を向上させることが可能となっている。
【００５１】また、第３層配線２３の端部が下地の層間
絶縁膜２０ｄにおける突状部２０ｄ1 の角部近傍に配置
されている。
【００５２】これにより、図２に示すように、第３層配
線２３の端部のテーパ部の傾斜角度θを小さくすること
ができ、その端部の上面と、下地の層間絶縁膜２０ｄの
突部２０ｄ1 の上面との面位をほぼ一致させることがで
きるので、第３層配線２３を被覆する表面保護膜２４を
平坦に、しかもその厚さを、第３層配線２３の平坦部と
端部とでほぼ均一にすることができるようになってい
る。
【００５３】したがって、第３層配線２３の端部を下地
の層間絶縁膜２０ｄにおける突状部２０ｄ1 の角部近傍
に配置しない場合に比べて、第３層配線２３の側面部を
被覆する表面保護膜２４部分の被覆性をさらに向上させ
ることができるので、その表面保護膜２４部分の強度を
さらに向上させることが可能となる。
【００５４】第３層配線２３の端部のテーパ部の傾斜角
度θは、例えば３０度から６０度が表面保護膜２４の被
覆性を高め強度を向上させる上において良好である。本
実施例においては、その傾斜角度θが、例えば４５度に
設定されている。
【００５５】第３層配線２３は、表面保護膜２４によっ
て被覆されている。表面保護膜２４は、第１の絶縁膜２
４ａと、第２の絶縁膜２４ｂとが下層から順に堆積され
て構成されている。第１の絶縁膜２４ａは、例えば窒化
シリコン（Ｓｉ3 Ｎ4)からなる。また、第２の絶縁膜２
４ｂは、例えばＳｉＯ2 からなる。いずれの絶縁膜２４
ａ，２４ｂも、例えばプラズマＣＶＤ法によって形成さ
れている。
【００５６】ここで、本実施例においては、表面保護膜
２４の平坦性が良好になっているので、表面保護膜２４
上の下地金属パターン８の平坦性も良好となり、マイグ
レーション耐性等を向上させることができるので、半導
体集積回路装置の信頼性を向上させることが可能となっ
ている。
【００５７】表面保護膜２４の上面には、下地金属パタ
ーン８が形成され、さらに、その上層には上記したＣＣ
Ｂバンプ６が形成されている。
【００５８】下地金属パターン８は、図３に示すよう
に、第１の金属膜８ａと、第２の金属膜８ｂと、第３の
金属膜８ｃとが下層から順に堆積されて構成されてい
る。第１の金属膜８ａは、例えばＣｒからなる。第２の
金属膜８ｂは、例えばＣｕからなる。第３の金属膜８ｃ
は、例えばＡｕからなる。なお、下地金属パターン８
は、図示しない接続孔を通じて第３層配線２３と電気的
に接続されている。
【００５９】次に、本実施例の半導体集積回路装置の製
造方法のいくつかの例を図５〜図１０によって説明す
る。
【００６０】第１の方法を図５および図６によって説明
する。
【００６１】まず、図５に示すように、例えばＡｌまた
はＡｌ合金からなる第３層配線形成用の導体膜２３ａ
を、例えばスパッタリング法を用いて層間絶縁膜２０ｄ
上に堆積した後、その導体膜２３ａ上に、第３層配線形
成用のフォトレジストパターン（マスクパターン）２５
を通常のフォトリソグラフィ技術によって形成する。
【００６２】この際、フォトレジストパターン２５の側
面の位置が、第２層配線２１ｂの端部に位置されるよう
にフォトレジストパターン２５を形成する。
【００６３】続いて、本実施例においては、導体膜２３
ａを、フォトレジストパターン２５をエッチングマスク
として、例えばウエットエッチング法によってパターニ
ングすることにより、図６に示すように、第３層配線２
３を形成する。
【００６４】この際、導体膜２３ａのエッチング現象が
等方的に進行するため、フォトレジストパターン２５の
端部の下方の導体膜２３ａ部分もエッチング除去され
る。
【００６５】このため、第３層配線２３の端部のテーパ
部の傾斜角度を小さくすることができ、下地の層間絶縁
膜２０ｄの突状部２０ｄ1 の上面と、第３層配線２３の
端部の上面との高さとをほぼ一致させることができるの
で、その部分の平坦性を確保することができるようにな
っている。
【００６６】次いで、第２の方法を図５および図７によ
って説明する。
【００６７】まず、上記したのと同様に、図５に示すよ
うに、導体膜２３ａ上に、第３層配線形成用のフォトレ
ジストパターン２５を通常のフォトリソグラフィ技術に
よって形成する。この際、本実施例においては、導体膜
２３ａとフォトレジストパターン２５との接着性を低下
させておく。
【００６８】続いて、導体膜２３ａを、そのフォトレジ
ストパターン２５をエッチングマスクとして、例えばド
ライエッチング法によってパターニングすることによ
り、図７に示すように、第３層配線２３を形成する。こ
の際、本実施例においては、導体膜２３ａとフォトレジ
ストパターン２５との接着性を低下させてあるので、エ
ッチング現象が導体膜２３ａとフォトレジストパターン
２５との接着界面部分でも進行することになり、フォト
レジストパターン２５の端部の下方の導体膜２３ａ部分
もエッチング除去される。
【００６９】このため、第３層配線２３の端部のテーパ
部の傾斜角度を小さくすることができ、下地の層間絶縁
膜２０ｄの突状部２０ｄ1 の上面と、第３層配線２３の
端部の上面との高さとをほぼ一致させることができるの
で、その部分の平坦性を確保することができるようにな
っている。
【００７０】次いで、第３の方法を図５および図８によ
って説明する。
【００７１】まず、上記したのと同様に、図５に示すよ
うに、導体膜２３ａ上に、第３層配線形成用のフォトレ
ジストパターン２５を通常のフォトリソグラフィ技術に
よって形成する。この際、本実施例においては、フォト
レジストパターン２５の材料として導体膜２３ａとのエ
ッチング選択比が小さい材料を用いる。
【００７２】続いて、導体膜２３ａを、そのフォトレジ
ストパターン２５をエッチングマスクとして、例えばド
ライエッチング法によってパターニングすることによ
り、図８に示すように、第３層配線２３を形成する。こ
の際、本実施例においては、導体膜２３ａとフォトレジ
ストパターン２５との選択比が小さいので、フォトレジ
ストパターン２５もエッチングされる結果、フォトレジ
ストパターン２５の端部の下方の導体膜２３ａ部分も若
干エッチング除去される。
【００７３】このため、第３層配線２３の端部のテーパ
部の傾斜角度を小さくすることができ、下地の層間絶縁
膜２０ｄの突状部２０ｄ1 の上面と、第３層配線２３の
端部の上面との高さとをほぼ一致させることができるの
で、その部分の平坦性を確保することができるようにな
っている。
【００７４】次いで、第４の方法を図５、図９および図
１０によって説明する。
【００７５】まず、上記したのと同様に、図５に示すよ
うに、導体膜２３ａ上に、第３層配線形成用の通常のフ
ォトレジストパターン２５を通常のフォトリソグラフィ
技術によって形成する。
【００７６】続いて、導体膜２３ａを、そのフォトレジ
ストパターン２５をエッチングマスクとして、例えばド
ライエッチング法によってパターニングすることによ
り、図９に示すように、第３層配線２３を形成する。
【００７７】その後、フォトレジストパターン２５を除
去した後、フォトレジストパターン２５を用いないで第
３層配線２３を軽くエッチングすることにより、図１０
に示すように、第３層配線２３の端部におけるテーパ部
の傾斜を小さくする。これにより、第３層配線２３の平
坦性を確保することができるようになっている。
【００７８】このように、本実施例によれば、以下の効
果を得ることが可能となる。
【００７９】(1).最上層の第３層配線２３の側面にテー
パ部を形成することにより、第３層配線２３の側面部を
被覆する表面保護膜２４部分の被覆性を向上させること
ができるので、その表面保護膜２４部分の強度を向上さ
せることが可能となる。このため、その表面保護膜２４
部分に、表面保護膜２４上の下地金属パターン８側から
加わった応力によってクラックが生じるのを防止するこ
とが可能となる。
【００８０】(2).上記(1) により、半導体集積回路装置
の信頼性および歩留りを向上させることが可能となる。
【００８１】(3).側面にテーパ部を有する第３層配線２
３を、下地の層間絶縁膜２０ｄの突状部２０ｄ1 の角部
近傍で終端させるようにパターニングすることにより、
第３層配線２３端部のテーパ部の傾斜角度θを小さくす
ることができ、下地の層間絶縁膜２０ｄの突状部２０ｄ
1 の上面と、第３層配線２３の端部の上面との高さをほ
ぼ一致させることができるので、第３層配線２３を被覆
する表面保護膜２４を平坦に、しかもその厚さを、第３
層配線２３の平坦部と端部とでほぼ均一にすることがで
きる。したがって、第３層配線２３の側面部を被覆する
表面保護膜２４部分の被覆性をさらに向上させることが
できるので、その表面保護膜２４部分の強度をさらに向
上させることが可能となる。
【００８２】(4).上記(2) により、その表面保護膜２４
部分にクラックが生じるのを防止する能力を向上させる
ことができるので、半導体集積回路装置の信頼性および
歩留りをさらに向上させることが可能となる。
【００８３】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００８４】例えば前記実施例においては、下地金属パ
ターンの第２の金属膜を、例えばＣｕとした場合につい
て説明したが、これに限定されるものではなく種々変更
可能であり、例えばモリブデン（Ｍｏ）、パラジウム
（Ｐｄ）、ニッケル（Ｎｉ）またはプラチナ（Ｐｔ）で
も良い。
【００８５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＣＢ
バンプを用いたチップキャリヤに適用した場合について
説明したが、これに限定されず種々適用可能であり、例
えばテープ状のフィルムに繰り返し形成された導体リー
ドと、半導体チップ上のバンプ電極の対応する部分とを
重ね合わせ接合するＴＡＢ（Tape Automated Bonding）
方式を用いる半導体集積回路装置等のような他の半導体
集積回路装置に適用することも可能である。この場合、
バンプ電極が接合される下地金属パターンは、例えばＴ
ｉ膜、Ｎｉ膜およびＡｕ膜を下層から順に堆積すること
によって形成されている。
【００８６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８７】(1).本発明によれば、最上層配線の側面に
テーパ部を形成することにより、最上層配線の側面部を
被覆する表面保護膜部分の被覆性を向上させることがで
きるので、その表面保護膜部分の強度を向上させること
が可能となる。このため、その表面保護膜部分に、表面
保護膜上の下地金属膜側から加わった応力によってクラ
ックが生じるのを防止することが可能となる。したがっ
て、半導体集積回路装置の信頼性および歩留りを向上さ
せることが可能となる。
【００８８】(2).また、本発明によれば、側面にテーパ
部を有する最上層配線を、下地絶縁膜の突部の角部近傍
で終端させるようにパターニングすることにより、最上
層配線端部のテーパ部の傾斜角度を小さくすることがで
き、下地絶縁膜の突部の上面と最上層配線の端部の上面
との高さをほぼ一致させることができるので、最上層配
線を被覆する表面保護膜を平坦に、しかもその厚さを、
最上層配線の平坦部と端部とでほぼ均一にすることがで
きる。
【００８９】したがって、最上層配線の側面部を被覆す
る表面保護膜部分の被覆性をさらに向上させることがで
きるので、その表面保護膜部分の強度をさらに向上させ
ることが可能となる。この結果、その表面保護膜部分に
クラックが生じるのを防止する能力をさらに向上させる
ことができるので、半導体集積回路装置の信頼性および
歩留りをさらに向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体集積回路装置の
要部断面図である。
【図２】図１の半導体集積回路装置の要部拡大断面図で
ある。
【図３】図１の半導体集積回路装置の要部拡大断面図で
ある。
【図４】図１の半導体集積回路装置の断面図である。
【図５】本発明の半導体集積回路装置の製造方法の一例
を説明するための製造工程中における半導体基板の要部
断面図である。
【図６】本発明の半導体集積回路装置の製造方法の一例
を説明するための製造工程中における半導体基板の要部
断面図である。
【図７】本発明の半導体集積回路装置の製造方法の他の
一例を説明するための製造工程中における半導体基板の
要部断面図である。
【図８】本発明の半導体集積回路装置の製造方法の他の
一例を説明するための製造工程中における半導体基板の
要部断面図である。
【図９】本発明の半導体集積回路装置の製造方法の一例
を説明するための製造工程中における半導体基板の要部
断面図である。
【図１０】本発明の半導体集積回路装置の製造方法の一
例を説明するための製造工程中における半導体基板の要
部断面図である。
【符号の説明】
１ チップキャリア（半導体集積回路装置） ２ パッケージ基板 ３ａ，３ｂ 電極 ４ 内部配線 ５ ＣＣＢバンプ ６ ＣＣＢバンプ（バンプ電極） ７ 半導体チップ ８ 下地金属パターン（下地金属膜） ８ａ 第１の金属膜 ８ｂ 第２の金属膜 ８ｃ 第３の金属膜 ９ キャップ １０ａ 封止用半田 １０ｂ 伝熱用半田 １１ 金属層 １２ 半導体基板 １２ａ 支持基板 １２ｂ 絶縁層 １２ｃ 半導体層 １３ エピタキシャル層 １４ａ 素子分離部 １４ｂ，１４ｃ フィールド絶縁膜 １５ バイポーラトランジスタ １５Ｃ1 コレクタ埋込領域 １５Ｃ2 コレクタ領域 １５Ｃ3 コレクタ引出し領域 １５Ｂ ベース領域 １５Ｂ1 真性ベース領域 １５Ｂ2 グラフトベース領域 １５Ｅ エミッタ領域 １６ａ〜１６ｃ 第１層配線 １７ ベース引出し用電極 １８ エミッタ引出し用電極 １９ａ，１９ｂ 絶縁膜 ２０ａ〜２０ｄ 層間絶縁膜 ２０ｄ1 突状部 ２１ａ，２１ｂ 第２層配線 ２２ａ 接続孔 ２３ 第３層配線（最上層配線） ２３ａ 導体膜 ２４ 表面保護膜 ２４ａ 第１の絶縁膜 ２４ｂ 第２の絶縁膜 ２５ フォトレジストパターン（マスクパターン） θ 傾斜角度
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 Ｌ Ｑ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 最上層配線を被覆する表面保護膜上に下
    地金属膜を介してバンプ電極を設けた半導体集積回路装
    置の製造方法であって、前記最上層配線をパターニング
    する際に、その側面にテーパ部を形成することを特徴と
    する半導体集積回路装置の製造方法。
  2. 【請求項２】 前記最上層配線をパターニングする際、
    前記最上層配線の端部が、その最上層配線の下層の配線
    によって突状に形成された絶縁膜部分の角部近傍に配置
    されるようにすることを特徴とする請求項１記載の半導
    体集積回路装置の製造方法。
  3. 【請求項３】 前記最上層配線をウエットエッチング法
    によってパターニングすることにより、側面にテーパ部
    を有する最上層配線を形成することを特徴とする請求項
    １または２記載の半導体集積回路装置の製造方法。
  4. 【請求項４】 前記最上層配線をパターニングする際
    に、前記最上層配線を形成するための導体膜上に接着性
    を弱くした状態でマスクパターンを形成した後、前記マ
    スクパターンをエッチングマスクとして、前記導体膜を
    ドライエッチング法によってパターニングすることによ
    り、側面にテーパ部を有する最上層配線を形成すること
    を特徴とする請求項１または２記載の半導体集積回路装
    置の製造方法。
  5. 【請求項５】 前記最上層配線をパターニングする際
    に、前記最上層配線を形成するための導体膜上にその導
    体膜とのエッチング選択比の小さいマスクパターンを形
    成した後、前記マスクパターンをエッチングマスクとし
    て、前記導体膜をエッチング法によってパターニングす
    ることにより、側面にテーパ部を有する最上層配線を形
    成することを特徴とする請求項１または２記載の半導体
    集積回路装置の製造方法。
  6. 【請求項６】 前記表面保護膜を、窒化ケイ素からなる
    第１の絶縁膜と、二酸化ケイ素からなる第２の絶縁膜と
    を下層から順にプラズマＣＶＤ法によって堆積すること
    によって形成することを特徴とする請求項１〜５のいず
    れか一項に記載の半導体集積回路装置の製造方法。
  7. 【請求項７】 最上層配線を被覆する表面保護膜上に下
    地金属膜を介してバンプ電極を設けた半導体集積回路装
    置であって、前記最上層配線の側面にテーパ部を設けた
    ことを特徴とする半導体集積回路装置。
  8. 【請求項８】 前記最上層配線の端部を、最上層配線の
    下層の配線によって突状に形成された絶縁膜部分の角部
    近傍に配置したことを特徴とする請求項７記載の半導体
    集積回路装置。
  9. 【請求項９】 前記バンプ電極がＣＣＢバンプであり、
    前記下地金属膜がクロムからなる第１の金属膜と、銅か
    らなる第２の金属膜と、金からなる第３の金属膜とを下
    層から順に堆積して構成されていることを特徴とする請
    求項７または８記載の半導体集積回路装置。
JP6040042A 1994-03-10 1994-03-10 半導体集積回路装置の製造方法および半導体集積回路装置 Pending JPH07249627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6040042A JPH07249627A (ja) 1994-03-10 1994-03-10 半導体集積回路装置の製造方法および半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6040042A JPH07249627A (ja) 1994-03-10 1994-03-10 半導体集積回路装置の製造方法および半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH07249627A true JPH07249627A (ja) 1995-09-26

Family

ID=12569862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6040042A Pending JPH07249627A (ja) 1994-03-10 1994-03-10 半導体集積回路装置の製造方法および半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH07249627A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011605A1 (fr) * 1995-06-19 1998-03-19 Ibiden Co., Ltd. Carte de circuit permettant le montage de pieces electroniques
CN100433305C (zh) * 1996-09-12 2008-11-12 揖斐电株式会社 电路部件搭载用基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011605A1 (fr) * 1995-06-19 1998-03-19 Ibiden Co., Ltd. Carte de circuit permettant le montage de pieces electroniques
CN100433305C (zh) * 1996-09-12 2008-11-12 揖斐电株式会社 电路部件搭载用基板

Similar Documents

Publication Publication Date Title
US5707894A (en) Bonding pad structure and method thereof
US5703408A (en) Bonding pad structure and method thereof
US6756675B1 (en) Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal
US6593222B2 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
US20030102551A1 (en) Semiconductor device and method for manufacturing
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
KR100272686B1 (ko) 반도체장치및그제조방법
JPH09330934A (ja) 半導体装置及びその製造方法
US5403777A (en) Semiconductor bond pad structure and method
JP3459234B2 (ja) 半導体装置およびその製造方法
JP3106493B2 (ja) 半導体装置
EP0019883B1 (en) Semiconductor device comprising a bonding pad
JP2772606B2 (ja) 集積半導体デバイス上にバンプ構造を形成する方法
JP3261912B2 (ja) バンプ付き半導体装置およびその製造方法
KR100412133B1 (ko) 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
JPH07249627A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
WO2021103489A1 (zh) 半导体结构及其制造方法
JP3259562B2 (ja) バンプ付き半導体装置の製造方法
EP0405501B1 (en) Semiconductor device
JPS63318742A (ja) 半導体集積回路装置及びその製造方法
JPH11126776A (ja) 半導体装置のボンディングパッド及びその製造方法
JPH11186309A (ja) 半導体装置および半導体装置の製造方法
JPH1174298A (ja) はんだバンプの形成方法
US20020123228A1 (en) Method to improve the reliability of gold to aluminum wire bonds with small pad openings
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ