JP2006179811A - 半導体素子の実装方法およびその実装装置 - Google Patents

半導体素子の実装方法およびその実装装置 Download PDF

Info

Publication number
JP2006179811A
JP2006179811A JP2004373682A JP2004373682A JP2006179811A JP 2006179811 A JP2006179811 A JP 2006179811A JP 2004373682 A JP2004373682 A JP 2004373682A JP 2004373682 A JP2004373682 A JP 2004373682A JP 2006179811 A JP2006179811 A JP 2006179811A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
thermosetting resin
mounting
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004373682A
Other languages
English (en)
Inventor
Kumiko Nomura
久美子 野村
Mutsuo Tsuji
睦夫 辻
Yoshiaki Takeoka
嘉昭 竹岡
Kazuto Nishida
一人 西田
Isamu Aokura
勇 青倉
Eishin Nishikawa
英信 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004373682A priority Critical patent/JP2006179811A/ja
Publication of JP2006179811A publication Critical patent/JP2006179811A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】熱硬化性樹脂に含まれるフィラーが半導体素子へクラックを生じさせないよう、半導体素子と回路基板の距離を一定以上保つことができる半導体素子の実装方法およびその装置を提供する。
【解決手段】半導体素子４の電極に形成されたスタッドバンプ５と回路基板１の配線２との間に熱硬化性樹脂３を介在させ、半導体素子４を反転させ、スタッドバンプ５と配線２との位置合わせを行った後、圧着ツール８を用いて半導体素子４の間にフッ素樹脂テープよりも弾性率の高い材料を用いた保護テープ７を挟み、熱圧着を行い半導体素子４と回路基板２を電気的に接続させる。
【選択図】図１

Description

本発明は、電子回路用プリント基板に半導体素子を実装する半導体素子の実装方法およびその実装装置に関するものである。
近年、電子回路基板は、多くの分野の製品に使用されるようになり、特に最近では携帯機器の増加から電子回路基板の小型化が要求されるようになった。このような要求に応えるため、半導体素子をパッケージでなく、裸のまま回路基板に搭載するフリップチップ実装方法が提案されている。
従来の電子機器の回路基板へ半導体素子を接合する方法としては、熱硬化性樹脂を回路基板に貼り付け、半導体素子を圧着ツールで熱圧着することによって、バンプと回路基板電極間の接合を行う、という技術が知られている。
しかしこのような方法によれば、圧着時に半導体素子の表面側の熱硬化性樹脂が熱により軟化し、また圧力を加えることにより、半導体素子の側面を伝わり上方向へと流れ、圧着ツールが樹脂により汚れてしまうことがある。圧着ツールが樹脂によって汚れ始めると、連続して半導体素子を実装した場合、半導体素子の裏面上に樹脂が付着し、圧着ツールに実装した半導体素子と回路基板が接着してしまうことあった。
このような問題点を解決するため、従来、圧着時に半導体素子と圧着ツールの間にフッ素樹脂テープを挟んで熱圧着させ、圧着ツールに樹脂が付着することを防ぐことが知られている。
図６は従来の半導体素子の実装装置および実装方法を示す断面図、図７は図６の実装装置を用いて実装されてなる半導体装置の断面図であり、１は回路基板、２は回路基板１の配線、３は熱硬化性樹脂、４は半導体素子、５は半導体素子４の端子に形成されるスタッドバンプ、８は圧着ツール、１０はフッ素樹脂テープを示す。半導体素子４を回路基板１に実装する際に、図６（ａ）に示すように半導体素子４におけるスタッドバンプ５の形成面の反対面上にフッ素樹脂テープ１０を載置した後、図６（ｂ）に示すようにフッ素樹脂テープ１０の上から圧着ツール８により、加熱を行いながら、半導体素子４と回路基板１の配線２を圧着させる。
特開２０００−１３３６８２号公報 特開２００１−２４０３２号公報
このように、電気製品の小型化を実現するために、従来の技術に示したフリップチップ実装が提案され、実用化されているが、以下のような問題点が依然として残っている。
第１の問題は、圧着時に、圧着ツール８と半導体素子４の間にフッ素樹脂テープ１０を挟み圧着を行っていたが、フッ素樹脂テープ１０は、屈曲性が良く弾性率３９２ＭＰaと低いため、圧着ツール８で半導体素子４へ加重をかけた時、図６（ｂ）に示すように、フッ素樹脂テープ１０は変形しながらも半導体素子４へ加重を伝えようとする。そのため、半導体素子４の電極にスタッドバンプ５をつけた部分は、半導体素子４からの加重がかかってもスタッドバンプ５により支えられているが、スタッドバンプ５がない部分ではフッ素樹脂テープ１０が変形しながらも加重をかけてしまうため、スタッドバンプ５が存在する部分よりも回路基板１側へ押し付けられてしまう。これにより、半導体素子４の変形が起こり、平坦性がなくなり、また半導体素子４と回路基板１間のギャップが小さくなる、という点である。
第２の問題は、圧着時の温度を回路基板１のガラス転位点よりも高い温度にして圧着を行うことにより、回路基板１の基材が軟化し、図７に示すように、加重をかけることでスタッドバンプ５がのった配線２がへこみ、半導体素子４と回路基板１間距離を狭くしてしまうことがあった、という点である。
このように、半導体素子４と回路基板１間の距離が狭くなることによって、熱硬化性樹脂中に含まれる無機フィラーが半導体素子４へクラックを生じさせるおそれがある。
本発明は、前記問題点を解決するため、半導体素子と回路基板の距離を一定に保つことで樹脂中の無機フィラーによるチップクラックの発生などを防止することを実現した半導体素子の実装方法およびその実装装置を提供することを目的とする。
前記目的を達成するために、本発明の半導体素子の実装方法は、回路基板と半導体素子との間に絶縁性で導電粒子を含まない熱硬化性樹脂を介在させ、前記回路基板の電極と前記半導体素子の電極にワイヤボンディングにより形成されたバンプとを位置合わせし、加熱しながら前記半導体素子を前記回路基板に加圧力により押圧し、前記回路基板の反り矯正を行いながら、前記熱硬化性樹脂を前記熱により硬化させて、前記半導体素子と前記回路基板を接合して両電極を電気的に接続するようにした半導体素子の実装方法において、加圧ツールと前記半導体素子の間に弾性率５５０ＭＰａ以上９００ＭＰａ以下、熱膨張係数１０ｐｐｍ以上８０ｐｐｍ以下の材料を用いたテープを挟み、加圧することを特徴とする。
本発明の半導体素子の実装装置は、回路基板と半導体素子との間に絶縁性で導電粒子を含まない熱硬化性樹脂を介在させ、前記回路基板の電極と前記半導体素子の電極にワイヤボンディングにより形成されたバンプとを位置合わせする位置合わせ装置と、前記熱硬化性樹脂を加熱する加熱装置と、前記加熱装置により前記熱硬化性樹脂を加熱しながら、前記半導体素子を前記回路基板に押圧し、前記回路基板の反り矯正を行いながら、前記半導体素子と前記熱硬化性樹脂を前記熱により硬化させ、前記半導体素子と前記回路基板を接合して両電極を電気的に接続する加圧装置を有する半導体素子の実装装置において、加圧前に、加圧ツールと前記半導体素子の間に弾性率５５０ＭＰａ以上９００ＭＰａ以下、熱膨張係数１０ｐｐｍ以上８０ｐｐｍ以下の材料を用いたテープを挟むように配置させる装置を備えたことを特徴とする。
また本発明の半導体素子の実装装置または実装方法は、前記テープをポリイミドテープとしたことを特徴とする。
また本発明の半導体素子の実装装置または実装方法は、前記熱硬化性樹脂の加熱温度を、前記回路基板のガラス転位温度以下とすることを特徴とする。
本発明によれば、半導体素子と回路基板の平坦性を保ちながら実装させ、半導体素子と回路基板間距離を保つことができる。これにより、半導体素子と回路基板間に介在する熱硬化性樹脂中に、稀に混入した粗大な無機フィラーが含まれた場合でも、チップクラックなどを防止する効果がある。
以下、本発明の実施形態について、図面を参照しながら説明する。
図１は本発明の一実施形態における半導体素子の実装方法を説明するための工程図であり、１は回路基板、２は回路基板１の配線、３は熱硬化性樹脂、４は半導体素子である半導体素子、５は半導体素子４の端子に形成されるスタッドバンプ、６は圧着ステージ、７は保護シート、８は圧着ツールを示す。
まず、回路基板１における配線２を有する側の面上に、絶縁性の導電粒子を持たないシート状またはペースト状の熱硬化性樹脂３を貼り付けまたは塗布する（Ｓ１，Ｓ２）。Ｓ１，Ｓ２の工程とは別に、半導体素子４の電極面に対して金線によりスタッドバンプ５を形成する（Ｓ３，Ｓ４）。つぎに、スタッドバンプ５の形成面が回路基板１の配線２上に乗るように、半導体素子４を反転後、位置合わせを行って回路基板１上に載置する（Ｓ５）。つぎに、半導体素子４の裏面上に保護シート７を載置した後、保護シート７の上から圧着ツール８により半導体素子４に圧力を加え、半導体素子４のスタッドバンプ５と回路基板１の配線２を圧着させた状態を維持しながら加熱を行うことによって熱硬化性樹脂３を硬化させ、半導体素子４と回路基板１を接合するとともに、スタッドバンプ５と配線２とを電気的に接続する（Ｓ７，Ｓ８）。
この時用いる保護シート７としては、フッ素樹脂が有する弾性率５５０ＭＰａよりも大きい弾性率で耐熱温度が１８０℃以上の材料テープを用いて、半導体素子４を圧着させる。例えば、保護シート７の材料にポリイミドテープを採用することができる。ポリイミドテープは弾性率７３５ＭＰａを有する材料であり、テープ厚みをフッ素樹脂テープよりも薄くすることが期待できる。なお、本実施形態によれば、保護シート７は、弾性率５５０ＭＰａ以上９００ＭＰａ以下、熱膨張係数１０ｐｐｍ以上８０ｐｐｍ以下の材料を用いたテープであれば適用可能である。
また、本実施形態においては、半導体素子４を実装する回路基板１にはガラス転位温度を２００℃以上の基材を用いており、熱圧着時の温度は１９０℃付近に設定されている。
ここで、前述した実装方法を実現する本実施形態の実装装置においては、圧着テーブル６、圧着ツール８の他に、半導体素子４を実装した回路基板１を圧着テーブル６から移動させるとともに、新規の熱硬化性樹脂３の層が形成された回路基板１を載置するツール、半導体素子４を回路基板１に運び、回路基板１上の所定の位置に載置するツール、半導体素子４の裏面上に保護シート７を載置するとともに、圧着後に保護シート７を移動させるツール等が備えられている。
これにより、図５に示すように、圧着ツール８からの圧力が半導体素子４の裏面全体に均一にかかるようになり、スタッドバンプ５の形成部の平坦性を保ち、かつ回路基板１の反り矯正を行いながら回路基板１へ実装を行うことができる。また、半導体素子の平坦性を保つことで、半導体素子への応力緩和や、基板との一定距離を保つことができるため、熱硬化性樹脂中に含まれる無機フィラーによる半導体素子表面へのクラック発生を防止することができる。
また、熱圧着時の温度が１９０℃付近であることに対して、半導体素子４を実装する回路基板１にはガラス転位温度を２００℃以上の基材を用いることにより、図３に示すように、圧着時に回路基板１に１９０℃程度の熱がかかっても回路基板１の基材が軟化することがなく、図４に示すような配線２のへこみを抑えることができる。その結果、半導体素子４へ加圧する際、配線２のへこみを抑えるために荷重を落とすことなく、半導体素子４のスタッドバンプ５と回路基板１の配線２を信頼性良く接続させることができる。
以上、本発明の実施形態について説明したが、本発明の実施形態は上述したものに限るものではない。特に、熱圧着時の温度については、回路基板１の基材のガラス転位温度よりも低い温度に設定すれば回路基板１の配線２のへこみを抑制することができる。例えば、回路基板１の基材のガラス転位温度が１８０度付近であれば、熱圧着時の温度を１７０℃付近とすると良い。これにより、回路基板１の配線２のへこみを抑制することができる。しかも、熱圧着時の温度を低くすることによって、半導体素子１に対する熱による影響を減少させ、ダメージを緩和することができる。
本発明は、半導体素子実装方法のひとつであるフリップチップ工法等に有用である。
本発明の一実施形態における実装方法を説明するための工程図 図１の実装方法によって製造された半導体装置の断面図 図１の実装方法によって製造された半導体装置において、熱圧着時の温度を、回路基板の基材のガラス転位温度よりも低い温度に設定した場合を示す半導体装置の断面図 図１の実装方法によって製造された半導体装置において、熱圧着時の温度を、回路基板の基材のガラス転位温度よりも高い温度に設定した場合を示す半導体装置の断面図 本発明の一実施形態における実装装置の要部を示す断面図 従来の半導体素子の実装装置の拡大図 従来の実装方法によって製造された半導体装置の断面図
符号の説明
１ 回路基板
２ 配線
３ 熱硬化性樹脂
４ 半導体素子
５ スタッドバンプ
６ 圧着ステージ
７ 保護シート
８ 圧着ツール

Claims (8)

  1. 回路基板と半導体素子との間に絶縁性で導電粒子を含まない熱硬化性樹脂を介在させ、前記回路基板の電極と前記半導体素子の電極にワイヤボンディングにより形成されたバンプとを位置合わせし、加熱しながら前記半導体素子を前記回路基板に加圧力により押圧し、前記回路基板の反り矯正を行いながら、前記熱硬化性樹脂を前記熱により硬化させて、前記半導体素子と前記回路基板を接合して両電極を電気的に接続するようにした半導体素子の実装方法において、加圧ツールと前記半導体素子の間に弾性率５５０ＭＰａ以上９００ＭＰａ以下、熱膨張係数１０ｐｐｍ以上８０ｐｐｍ以下の材料を用いたテープを挟み、加圧することを特徴とする半導体素子の実装方法。
  2. 前記テープをポリイミドテープとしたことを特徴とする請求項１記載の半導体素子の実装方法。
  3. 前記熱硬化性樹脂の加熱温度を、前記回路基板のガラス転位温度以下とすることを特徴とする請求項１または２記載の半導体素子の実装方法。
  4. 回路基板と半導体素子との間に絶縁性で導電粒子を含まない熱硬化性樹脂を介在させ、前記回路基板の電極と前記半導体素子の電極にワイヤボンディングにより形成されたバンプとを位置合わせする位置合わせ装置と、前記熱硬化性樹脂を加熱する加熱装置と、前記加熱装置により前記熱硬化性樹脂を加熱しながら、前記半導体素子を前記回路基板に押圧し、前記回路基板の反り矯正を行いながら、前記半導体素子と前記熱硬化性樹脂を前記熱により硬化させ、前記半導体素子と前記回路基板を接合して両電極を電気的に接続する加圧装置を有する半導体素子の実装装置において、加圧前に、加圧ツールと前記半導体素子の間に弾性率５５０ＭＰａ以上９００ＭＰａ以下、熱膨張係数１０ｐｐｍ以上８０ｐｐｍ以下の材料を用いたテープを挟むように配置させる装置を備えたことを特徴とする半導体素子の実装装置。
  5. 前記テープをポリイミドテープとしたことを特徴とする請求項４記載の半導体素子の実装装置。
  6. 前記熱硬化性樹脂の加熱温度を、前記回路基板のガラス転位温度以下とすることを特徴とする請求項４または５記載の半導体素子の実装装置。
  7. 前記電子部品と前記回路基板の距離を一定にすることを特徴とする請求項１，２または３記載の半導体素子の実装方法。
  8. 前記電子部品と前記回路基板の距離を一定にすることを特徴とする請求項４，５または６記載の半導体素子の実装装置。
JP2004373682A 2004-12-24 2004-12-24 半導体素子の実装方法およびその実装装置 Pending JP2006179811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004373682A JP2006179811A (ja) 2004-12-24 2004-12-24 半導体素子の実装方法およびその実装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004373682A JP2006179811A (ja) 2004-12-24 2004-12-24 半導体素子の実装方法およびその実装装置

Publications (1)

Publication Number Publication Date
JP2006179811A true JP2006179811A (ja) 2006-07-06

Family

ID=36733599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004373682A Pending JP2006179811A (ja) 2004-12-24 2004-12-24 半導体素子の実装方法およびその実装装置

Country Status (1)

Country Link
JP (1) JP2006179811A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038345A1 (fr) * 2006-09-27 2008-04-03 Fujitsu Microelectronics Limited Procédé de fabrication d'un dispositif à semi-conducteur
JP2008193023A (ja) * 2007-02-08 2008-08-21 Sekisui Chem Co Ltd 半導体装置の製造方法及び半導体装置製造用耐熱シート
US20220001581A1 (en) * 2018-10-04 2022-01-06 Nitto Denko Corporation Heat-resistant release sheet and thermocompression bonding method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008038345A1 (fr) * 2006-09-27 2008-04-03 Fujitsu Microelectronics Limited Procédé de fabrication d'un dispositif à semi-conducteur
JPWO2008038345A1 (ja) * 2006-09-27 2010-01-28 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7820487B2 (en) 2006-09-27 2010-10-26 Fujitsu Semiconductor Limited Manufacturing method of semiconductor device
KR101035297B1 (ko) * 2006-09-27 2011-05-19 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치의 제조 방법
JP4992904B2 (ja) * 2006-09-27 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008193023A (ja) * 2007-02-08 2008-08-21 Sekisui Chem Co Ltd 半導体装置の製造方法及び半導体装置製造用耐熱シート
US20220001581A1 (en) * 2018-10-04 2022-01-06 Nitto Denko Corporation Heat-resistant release sheet and thermocompression bonding method

Similar Documents

Publication Publication Date Title
US8486212B2 (en) Method and apparatus for mounting electric component
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP2004281460A (ja) 補強板貼り付け装置および貼り付け方法
US8419888B2 (en) Method and apparatus for mounting electric component
TW201036124A (en) Package structure and manufacturing method thereof
JP4675178B2 (ja) 圧着方法
KR20100095031A (ko) 전자부품 모듈의 제조 방법
JP2006245554A (ja) 電気部品の実装方法
JP2006179811A (ja) 半導体素子の実装方法およびその実装装置
JP2008235840A (ja) 半導体装置の製造方法、半導体製造装置および半導体モジュール
JP4943959B2 (ja) 半導体装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2010050308A (ja) 電子部品の接着方法、回路基板、及び電子機器
JP7453035B2 (ja) 圧着ヘッド、これを用いた実装装置および実装方法
JP2006179589A (ja) 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
JP2013048300A (ja) 熱圧着装置及び電気部品の実装方法
JP2002076208A (ja) 半導体素子の実装構造及びその構造の表示装置並びにその製造方法
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2008235839A (ja) 半導体装置およびその製造方法
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JP2006186127A (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2001237277A (ja) テープド配線基板及びその組み立て方法
JP3383774B2 (ja) 半導体素子の実装方法
KR20130011373A (ko) 반도체 칩 패키지 및 반도체 칩 패키지 실장 방법