JP2006294826A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006294826A
JP2006294826A JP2005112923A JP2005112923A JP2006294826A JP 2006294826 A JP2006294826 A JP 2006294826A JP 2005112923 A JP2005112923 A JP 2005112923A JP 2005112923 A JP2005112923 A JP 2005112923A JP 2006294826 A JP2006294826 A JP 2006294826A
Authority
JP
Japan
Prior art keywords
semiconductor chip
interposer substrate
chip
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005112923A
Other languages
English (en)
Inventor
Hiroaki Suzuki
宏明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005112923A priority Critical patent/JP2006294826A/ja
Publication of JP2006294826A publication Critical patent/JP2006294826A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 使用環境下で温度が上昇しても、半導体チップの剥離を防止することができる半導体装置を提供する。
【解決手段】 半導体チップ１が複数のバンプ２を介してインターポーザ基板３にフリップチップボンディングされた半導体装置２０であって、インターポーザ基板３と半導体チップ１とが両者間に介在するポリイミドフィルム２１によって接着され、ポリイミドフィルム２１に、半導体チップ１側とインターポーザ基板３側とに開口する貫通穴２２が複数形成されている。
【選択図】 図１

Description

本発明は、パッケージサイズが小型・高密度化するフリップチップボンディングタイプのエリアアレイ型半導体装置およびその製造方法に関する。
一般に、現在の電子機器は、デジタル機器に代表されるように小型、薄型、多ピン、高速化が要求されており、これらの電子機器に搭載される半導体チップを内蔵した半導体装置も前記同様に小型、薄型、多ピン、高速化が求められている。特に半導体チップのＩ／Ｏ数は数千にも及ぶものが開発され、動作周波数では数ＧＨｚと高速で動作するものが開発されている。また、半導体チップを搭載するエリアアレイ型の半導体装置においてはバンプを介して半導体チップの電極とインターポーザ基板の電極とを接合させるいわゆるフリップチップボンディングの普及や、１つの半導体装置の中に複数の半導体チップを縦積みに搭載するＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）の開発によって益々高密度化が図られてきている。
前記バンプを介して半導体チップの電極とインターポーザ基板の電極とを接合させるいわゆるフリップチップボンディング方式は、薄型化あるいは小型化に対して極めて有利な工法、構造を有している。しかしながら、フリップチップボンディング方式では、半導体チップとインターポーザ基板との熱膨張係数の差に起因する応力が半導体チップとインターポーザ基板との接合部であるバンプ部分に加わるため、接続部の接合信頼性に問題が生じるケースがある。
従来の半導体装置においては、図１２に示すように、半導体チップ１の電極に設けられた複数のバンプ２がインターポーザ基板３上へフリップチップボンディングされており、ディスペンサーを用いて、適量のアンダーフィル樹脂４が、半導体チップ１とインターポーザ基板３との間隙の端部から供給され、毛細管現象によって前記間隙へ流し込まれている。そして、絶縁性封止材料５を用いてトランスファー成型あるいはポッティング成型を施し、最後に複数のはんだボール６を取り付けて半導体装置７を完成させている。
また、図１３では、インターポーザ基板３上にスペーサーとしてポリイミドフィルム１０を貼り付け、その上に、半導体チップ１がバンプ２を介してフリップチップボンディングされている。そして、絶縁性封止材料５を用いてトランスファー成型あるいはポッティング成型を施し、最後に、はんだボール６を取り付け半導体装置７を完成させている。
前記半導体チップ１とインターポーザ基板３とはポリイミドフィルム１０を介して接着されており、ポリイミドフィルム１０によって、フリップチップボンディングによるバンプ２の潰れ防止や、半導体チップ１の面がインターポーザ基板３の面に対して傾くのを防止している。
次に、図１４は、１つの半導体装置７の中に複数の半導体チップ１ａ，１ｂを縦積みに搭載したＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）の断面図を示したものである。インターポーザ基板３上には、下側に搭載される第１の半導体チップ１ａがダイボンド材であるダイボンド樹脂あるいはダイボンドフィルム１２を介して固着されている。この第１の半導体チップ１ａの上部には、別の第２の半導体チップ１ｂが複数のバンプ２を介してフリップチップボンディングされている。ディスペンサーを用いて、適量のアンダーフィル樹脂４が、上下両半導体チップ１ａ，１ｂの間隙の端部から供給され、毛細管現象によって前記間隙へ流し込まれている。そして、第１の半導体チップ１ａの電極とインターポーザ基板３上に設けられた電極とを金線１３で接続し、絶縁性封止材料５を用いてトランスファー成型あるいはポッティング成型を施し、最後にはんだボール６を取り付けて半導体装置７を完成させている。
次に、図１５も、図１４と同様に、ＳｉＰの断面図を示したものであり、インターポーザ基板３上に固着した第１の半導体チップ１ａの上面に、スペーサーとしてポリイミドフィルム１０が貼り付けられ、その上に、別の第２の半導体チップ１ｂが複数のバンプ２を介してフリップチップボンディングされている。そして、第１の半導体チップ１ａの電極とインターポーザ基板３上に設けられた電極とを金線１３で接続し、絶縁性封止材料５を用いてトランスファー成型あるいはポッティング成型を施し、最後に、はんだボール６を取り付けて半導体装置７を完成させている。
前記第１の半導体チップ１ａと第２の半導体チップ１ｂとはポリイミドフィルム１０を介して接着されており、ポリイミドフィルム１０によってフリップチップボンディングによるバンプ２の潰れ防止や、第２の半導体チップ１ｂの面が第１の半導体チップ１ａの面に対して傾くのを防止している。
最後に図１６、図１７では、アンダーフィル樹脂４を充填する範囲がバンプ２の周囲近傍のみに限定されており、半導体チップ１とインターポーザ基板３との間隙あるいは第１の半導体チップ１ａと第２の半導体チップ１ｂとの間隙を中空構造にしている。これにより、半導体チップ１の配線とインターポーザ基板３の配線との間あるいは第１の半導体チップ１ａの配線と第２の半導体チップ１ｂの配線との間の寄生容量を低減させている。尚、このように半導体チップ１とインターポーザ基板３との間隙に中空部を形成した半導体装置として、下記特許文献１が挙げられる。
特開２０００−１６４６３５
しかしながら前記の従来形式では、第１の課題として、図１２に示すようにアンダーフィル樹脂４を用いるフリップチップボンディング方式の半導体装置７においては、近年の高密度化及び薄型化に伴い、半導体チップ１とインターポーザ基板３との間隙が狭くなったり、半導体素子１においても大型化が進んできているため、アンダーフィル樹脂４が半導体チップ１とインターポーザ基板３との間隙全てに行き渡るように充填され難くなるといった問題がある。
第２の課題としては、図１３に示すように半導体チップ１とインターポーザ基板３との間隙にスペーサーとしてポリイミドフィルム１０を介在させた半導体装置７においては、半導体装置７が完成した後、使用環境下で温度が上昇すると、ポリイミドフィルム１０が膨張して、その結果、半導体チップ１がインターポーザ基板３から剥れてしまうといった問題がある。
第３の課題としては、図１２および図１３に示す半導体装置７において、半導体チップ１とインターポーザ基板３との間隙にアンダーフィル樹脂４あるいはポリイミドフィルム１０を設けた場合、半導体チップ１とインターポーザ基板３との間隙が薄くなるにつれて、半導体チップ１の配線あるいは能動素子とインターポーザ基板３上の配線との距離が接近し、両者間に発生する寄生容量値が大きくなり、特に高周波用の半導体装置の場合では所望とする特性が出せないといった問題がある。
第４の課題としては、図１４および図１５に示す半導体装置７において、第１の半導体チップ１ａと第２の半導体チップ１ｂとの間隙にアンダーフィル樹脂４あるいはポリイミドフィルム１０を設けた場合も、前記第３の課題と同様に、第１の半導体チップ１ａと第２の半導体チップ１ｂとの間隙が薄くなるにつれて、両半導体チップ１ａ，１ｂ上の配線および能動素子間に発生する寄生容量値が大きくなり、特に高周波用の半導体装置の場合だと所望とする特性が出せないといった問題がある。
第５の課題としては、図１６および図１７に示す半導体装置７において、それぞれバンプ２の周囲近傍にのみアンダーフィル樹脂４を充填させた場合、内部が中空構造となるため、寄生容量を低減させることはできるが、図１６においては、半導体チップ１の配線あるいは能動素子とインターポーザ基板３上の配線との間に、クロストークノイズが発生する可能性がある。また、同様に、図１７においては、第１の半導体チップ１ａの配線あるいは能動素子と第２の半導体チップ１ｂの配線あるいは能動素子との間に、クロストークノイズが発生する可能性がある。
本発明は、完成後、使用環境下で温度が上昇しても、半導体チップの剥離を防止することができ、また、製造工程中に、寄生容量値の抑制やクロストークノイズの低減といった電気特性のチューニングを行うことができる半導体装置および半導体装置の製造方法を提供することを目的とするものである。
前記目的を達成するために、本第１発明における半導体装置は、半導体チップが複数のバンプを介してインターポーザ基板にフリップチップボンディングされた半導体装置であって、インターポーザ基板と半導体チップとが両者間に介在する絶縁性のフィルムによって接着され、前記フィルムに、半導体チップ側とインターポーザ基板側とに開口する貫通穴が複数形成されているものである。
これによると、組立後、半導体装置の使用環境下における温度が上昇した場合、穴あきの絶縁性のフィルムが膨張しても、貫通穴が変形することによって、このフィルムの膨張が吸収される。これにより、穴あきの絶縁性のフィルムの膨張が低減され、半導体チップがインターポーザ基板から剥離するのを防止することができる。
本第２発明における半導体装置は、半導体チップが複数のバンプを介してインターポーザ基板にフリップチップボンディングされた半導体装置であって、インターポーザ基板と半導体チップとが両者間に介在する絶縁性のフィルムによって接着され、前記フィルムは複数のバンプよりも内側の範囲内に設けられており、前記フィルムに、半導体チップ側とインターポーザ基板側とに開口する貫通穴が複数形成されているものである。
本第３発明における半導体装置は、半導体チップが複数のバンプを介してインターポーザ基板にフリップチップボンディングされた半導体装置であって、インターポーザ基板と半導体チップとが両者間に介在する絶縁性のフィルムによって接着され、前記フィルムは複数のバンプよりも外側から内側の範囲内にかけて設けられており、前記フィルムに、半導体チップ側とインターポーザ基板側とに開口する貫通穴が複数形成されているものである。
これによると、インターポーザ基板に対向する半導体チップの表面全体にわたって穴あきの絶縁性のフィルムを設けることができるため、フリップチップボンディング時に発生するインターポーザ基板に対する半導体チップの傾きを低減することができる。
本第４発明における半導体装置は、インターポーザ基板上に複数の半導体チップが縦積みして搭載された半導体装置であって、インターポーザ基板上に第１の半導体チップがフェースアップで搭載され、前記第１の半導体チップ上に、別の第２の半導体チップが、第１の半導体チップとの間に介在する絶縁性のフィルムによって接着されるとともに複数のバンプを介して、フェースダウンでフリップチップボンディングされ、前記フィルムに、第１の半導体チップ側と第２の半導体チップ側とに開口する貫通穴が複数形成されているものである。
これによると、組立後、半導体装置の使用環境下における温度が上昇した場合、穴あきの絶縁性のフィルムが膨張しても、貫通穴が変形することによって、このフィルムの膨張が吸収される。これにより、穴あきの絶縁性のフィルムの膨張が低減され、第２の半導体チップが第１の半導体チップから剥離するのを防止することができる。
本第５発明における半導体装置は、インターポーザ基板上に複数の半導体チップが縦積みして搭載された半導体装置であって、インターポーザ基板上に第１の半導体チップがフェースアップで搭載され、前記第１の半導体チップ上に、別の第２の半導体チップが、第１の半導体チップとの間に介在する絶縁性のフィルムによって接着されるとともに複数のバンプを介して、フェースダウンでフリップチップボンディングされ、前記フィルムは複数のバンプよりも内側の範囲内に設けられており、前記フィルムに、第１の半導体チップ側と第２の半導体チップ側とに開口する貫通穴が複数形成されているものである。
本第６発明における半導体装置は、インターポーザ基板上に複数の半導体チップが縦積みして搭載された半導体装置であって、インターポーザ基板上に第１の半導体チップがフェースアップで搭載され、前記第１の半導体チップ上に、別の第２の半導体チップが、第１の半導体チップとの間に介在する絶縁性のフィルムによって接着されるとともに複数のバンプを介して、フェースダウンでフリップチップボンディングされ、前記フィルムは複数のバンプよりも外側から内側の範囲内にかけて設けられており、前記フィルムに、第１の半導体チップ側と第２の半導体チップ側とに開口する貫通穴が複数形成されているものである。
これによると、第１の半導体チップに対向する第２の半導体チップの表面全体にわたって穴あきの絶縁性のフィルムを設けることができるため、フリップチップボンディング時に発生する第１の半導体チップに対する第２の半導体チップの傾きを低減することができる。
本第７発明における半導体装置は、複数の貫通穴のうちの一部又は全部の貫通穴に、絶縁性樹脂材又は高抵抗導電性樹脂材を充填したものである。
本第８発明における半導体装置の製造方法は、複数の貫通穴を有する絶縁性のフィルムにより半導体チップを、複数のバンプを介して、インターポーザ基板にフリップチップボンディングするボンディング工程と、
前記半導体チップの全面又は少なくとも端部を絶縁性封止材料で封止する封止工程とを備えるものである。
本第９発明における半導体装置の製造方法は、インターポーザ基板上に第１の半導体チップをフェースアップでダイボンドするダイボンド工程と、
複数の貫通穴を有する絶縁性のフィルムにより別の第２の半導体チップを、複数のバンプを介して、フェースダウンで第１の半導体チップ上にフリップチップボンディングするボンディング工程と、
前記第１の半導体チップと第２の半導体チップとの全面又は少なくとも端部を絶縁性封止材料で封止する封止工程とを備えるものである。
本第１０発明における半導体装置の製造方法は、ボンディング工程の前に、複数の貫通穴のうちの一部又は全部の貫通穴に、絶縁性樹脂材又は高抵抗導電性樹脂材を充填して、半導体装置の電気特性をチューニングするものである。
これによると、絶縁性樹脂材又は高抵抗導電性樹脂材で貫通穴を穴埋めした箇所において、クロストークノイズが低減される。また、前記樹脂材で穴埋めされていない貫通穴の箇所は中空構造に保たれているため、寄生容量が低減される。これにより、クロストークノイズや寄生容量を場所に応じて調節することができる。
本発明によると、完成後、半導体装置の使用環境下で温度が上昇しても、絶縁性のフィルムの貫通穴が変形することによってこのフィルムの膨張が吸収されるので、絶縁性のフィルムの膨張が低減され、半導体チップの剥離を防止することができる。
また、半導体装置の製造工程中に、絶縁性のフィルムの複数の貫通穴のうちの一部又は全部の貫通穴に、絶縁性樹脂材又は高抵抗導電性樹脂材を充填して穴埋めすることにより、前記穴埋めした箇所においてクロストークノイズが低減され、穴埋めされていない貫通穴の箇所は中空構造に保たれて寄生容量が低減される。これにより、寄生容量値の抑制やクロストークノイズの低減といった電気特性のチューニングを行うことができる。
以下、本発明の実施の形態を図面に基づいて説明する。尚、先に述べた従来のものと同じ部材については、同一の符号を付記して説明する。
（実施の形態１）
図１，図２に示すように、２０は半導体装置であり、半導体チップ１が複数のバンプ２を介してインターポーザ基板３にフリップチップボンディングされており、半導体チップ１とインターポーザ基板３とが両者間に介在するポリイミドフィルム２１（絶縁性のフィルムの一例）によって接着されている。前記ポリイミドフィルム２１は、ＸＹ方向において、バンプ２に干渉しない様に、複数のバンプ２よりも内側の範囲内に設けられている。ポリイミドフィルム２１には、半導体チップ１側とインターポーザ基板３側とに開口する六角形の貫通穴２２が複数形成されており、ハニカムパターンを形成している。これにより、半導体チップ１とインターポーザ基板３との間隙は、各貫通穴２２の箇所において、中空構造を有している。尚、半導体チップ１をインターポーザ基板３に搭載する前の複数の貫通穴２２を形成したポリイミドフィルム２１のＺ方向の厚さをｔとし、半導体チップ１をインターポーザ基板３に搭載した後の半導体チップ１とインターポーザ基板３との間隙の寸法をｈとすると、下記のような関係が成立する。
ｔ＞ｈ
尚、前記寸法ｈは約１０μｍ程度の薄いものである。
次に、前記半導体装置２０の製造方法を説明する。
先ず、貼付工程において、複数の貫通穴２２を形成したポリイミドフィルム２１をインターポーザ基板３の上面に貼り付ける。次に、ボンディング工程において、複数の貫通穴２２を形成したポリイミドフィルム２１を介して半導体チップ１をインターポーザ基板３に接着し、バンプ２を介して半導体チップ１をインターポーザ基板３上にフリップチップボンディングする。次に、封止工程において、半導体チップ１の全面を絶縁性封止材料５で封止する。その後、取付工程において、インターポーザ基板３の裏面にはんだボール６を取り付ける。
以下、前記構成における作用を説明する。
アンダーフィル樹脂を充填する代わりに、複数の貫通穴２２を形成したポリイミドフィルム２１を半導体チップ１とインターポーザ基板３との間隙に介在させることによって、複数の貫通穴２２を形成したポリイミドフィルム２１が半導体チップ１とインターポーザ基板３との間隙内に行き渡って存在するため、半導体チップ１とインターポーザ基板３との熱膨張係数の差に起因する応力を緩和させることが可能となる。
さらに、組立後、半導体装置２０の使用環境下において温度が上昇した場合、複数の貫通穴２２を形成したポリイミドフィルム２１が膨張しても、貫通穴２２が変形することによって、このポリイミドフィルム２１の膨張が吸収される。これにより、複数の貫通穴２２を形成したポリイミドフィルム２１の膨張が低減され、半導体チップ１がインターポーザ基板３から剥離するのを防止することができる。
尚、絶縁性のフィルムの一例としてポリイミドフィルム２１を用いたが、ポリイミドフィルム２１以外のポリエチレン系樹脂のフィルムを用いてもよい。また、ポリエチレン系樹脂の代わりに、軟化ビニール系のフィルムを用いてもよい。
（実施の形態２）
本実施の形態２では、図３，図４に示すように、複数の貫通穴２２を形成したポリイミドフィルム２１が、ＸＹ方向において、複数のバンプ２よりも外側から内側の範囲内にかけて設けられている。複数の貫通穴２２を形成したポリイミドフィルム２１の周縁部には、各辺に沿って長いバンプ挿通穴２３が形成されている。各バンプ２が前記バンプ挿通穴２３に挿通された状態で、半導体チップ１が複数のバンプ２を介してインターポーザ基板３にフリップチップボンディングされており、これにより、各バンプ２が複数の貫通穴２２を形成したポリイミドフィルム２１に干渉するのを防止している。
また、インターポーザ基板３に対向する半導体チップ１の表面全体にわたって複数の貫通穴２２を形成したポリイミドフィルム２１を設けることができるため、フリップチップボンディング時に発生するインターポーザ基板３に対する半導体チップ１の傾きを低減することができる。
前記実施の形態１，２では、前記半導体装置２０を製造する際、貼付工程において、複数の貫通穴２２を形成したポリイミドフィルム２１をインターポーザ基板３の上面に貼り付けているが、半導体チップ１の下面に貼り付けてもよい。また、予めバンプ２を半導体チップ１に形成しているが、インターポーザ基板３に形成してもよい。
前記実施の形態１，２では、封止工程において、半導体チップ１の全面を絶縁性封止材料５で封止しているが、半導体チップ１の端部を封止してもよい。
（実施の形態３）
本実施の形態３では、図５に示すように、半導体装置２０はＳｉＰ形式のものであり、第１の半導体チップ１ａと第２の半導体チップ１ｂとが両者間に介在する複数の貫通穴２２を形成したポリイミドフィルム２１によって接着されており、各貫通穴２２が第１の半導体チップ１ａ側と第２の半導体チップ１ｂ側とに開口している。また、前記複数の貫通穴２２を形成したポリイミドフィルム２１は、ＸＹ方向において、バンプ２に干渉しない様に、複数のバンプ２よりも内側の範囲内に設けられている。
次に、前記半導体装置２０の製造方法を説明する。
先ず、ダイボンド工程において、インターポーザ基板３上に第１の半導体チップ１ａをフェースアップでダイボンドする。次に、貼付工程において、複数の貫通穴２２を形成したポリイミドフィルム２１を第１の半導体チップ１ａの上面に貼り付ける。次に、ボンディング工程において、複数の貫通穴２２を形成したポリイミドフィルム２１を介して第２の半導体チップ１ｂを第１の半導体チップ１ａに接着し、バンプ２を介して第２の半導体チップ１ｂを第１の半導体チップ１ａ上にフェースダウンでフリップチップボンディングする。次に、封止工程において、第１の半導体チップ１ａと第２の半導体チップ１ｂとの全面を絶縁性封止材料５で封止する。その後、取付工程において、インターポーザ基板３の裏面にはんだボール６を取り付ける。
以下、前記構成における作用を説明する。
複数の貫通穴２２を形成したポリイミドフィルム２１が第１の半導体チップ１ａと第２の半導体チップ１ｂとの間隙内に行き渡って存在するため、第１の半導体チップ１ａと第２の半導体チップ１ｂとの熱膨張係数の差に起因する応力を緩和させることが可能となる。
さらに、組立後、半導体装置２０の使用環境下において温度が上昇した場合、複数の貫通穴２２を形成したポリイミドフィルム２１が膨張しても、貫通穴２２が変形することによって、このポリイミドフィルム２１の膨張が吸収される。これにより、複数の貫通穴２２を形成したポリイミドフィルム２１の膨張が低減され、第２の半導体チップ１ｂが第１の半導体チップ１ａから剥離するのを防止することができる。
（実施の形態４）
本実施の形態４では、図６に示すように、複数の貫通穴２２を形成したポリイミドフィルム２１は、ＸＹ方向において、複数のバンプ２よりも外側から内側の範囲内にかけて設けられている。複数の貫通穴２２を形成したポリイミドフィルム２１の周縁部には、各辺に沿って長いバンプ挿通穴２３が形成されている。各バンプ２が前記バンプ挿通穴２３に挿通された状態で、第２の半導体チップ１ｂが複数のバンプ２を介して第１の半導体チップ１ａにフリップチップボンディングされている。
これによると、第１の半導体チップ１ａに対向する第２の半導体チップ１ｂの表面全体にわたって複数の貫通穴２２を形成したポリイミドフィルム２１を設けることができるため、フリップチップボンディング時に発生する第１の半導体チップ１ａに対する第２の半導体チップ１ｂの傾きを低減することができる。
前記実施の形態３，４では、前記半導体装置２０を製造する際、貼付工程において、複数の貫通穴２２を形成したポリイミドフィルム２１を第１の半導体チップ１ａの上面に貼り付けているが、第２の半導体チップ１ｂの下面に貼り付けてもよい。また、予めバンプ２を第２の半導体チップ１ｂに形成しているが、第１の半導体チップ１ａに形成してもよい。
前記実施の形態３，４では、インターポーザ基板３上に半導体チップ１ａ，１ｂを上下二段に搭載しているが、三段以上の複数段搭載してもよい。
前記実施の形態３，４では、封止工程において、第１の半導体チップ１ａと第２の半導体チップ１ｂとの全面を絶縁性封止材料５で封止しているが、第１の半導体チップ１ａと第２の半導体チップ１ｂとの端部を封止してもよい。
（実施の形態５）
前記実施の形態１において記載した半導体装置２０の製造方法において、貼付工程とボンディング工程との間に、図７に示すように、ポリイミドフィルム２１の複数の貫通穴２２のうち一部の貫通穴２２にソルダーレジスト２７（絶縁性樹脂材の一例）を充填する充填工程を備え、これによって半導体装置２０の電気特性を下記のようにチューニングしている。
すなわち、図１，図７（ａ）に示すように、半導体チップ１の回路チップ２５内に、高周波アナログ素子等を備えたアナログ領域Ａとデジタル回路等を備えたデジタル領域Ｄとが混在している場合、図７（ｂ）に示すように、デジタル領域Ｄに対応する位置の貫通穴２２にソルダーレジスト２７を充填することによって穴埋めし、半導体チップ１のデジタル領域Ｄとインターポーザ基板３上の配線との間に発生するクロストークノイズが前記ソルダーレジスト２７により遮蔽されて低減される。尚、前記ソルダーレジスト２７の誘電率は約４〜５であり、空気の誘電率（＝１）よりも大きく、誘電率が大きいほど回路チップ２５のデジタル回路とインターポーザ基板３上の配線との間の磁力線が弱まり、その結果として磁力線による結合が弱まるため、前記のようにクロストークノイズが低減される。
また、回路チップ２５のアナログ領域Ａは寄生容量によって特性が左右されるため、前記アナログ領域Ａに対応する位置の貫通穴２２をソルダーレジスト２７で穴埋めずに中空構造とする。これにより、回路チップ２５のアナログ領域Ａとインターポーザ基板３上の配線との間の誘電率がソルダーレジスト２７の誘電率よりも小さい空気の誘電率になるため、寄生容量が低下する。
さらに、前記のように複数の貫通穴２２のうちの一部の貫通穴２２をソルダーレジスト２７で穴埋めしても、組立後の半導体装置２０の使用環境下において温度が上昇した場合、穴埋めしていない残りの中空構造の貫通穴２２が変形することによって、ポリイミドフィルム２１の膨張が吸収される。これにより、複数の貫通穴２２を形成したポリイミドフィルム２１の膨張が低減され、半導体チップ１がインターポーザ基板３から剥離するのを防止するといった効果が維持される。
尚、穴埋め用の絶縁性樹脂材の一例としてソルダーレジスト２７を用いたが、ソルダーレジスト２７に限定されるものではなく、ポリイミドフィルム２１よりも膨張係数が小さい他の絶縁性樹脂材を用いてもよい。また、絶縁性樹脂材の代わりに、フェライト系樹脂等の高抵抗導電性樹脂材を用いてもよい。
また、前記実施の形態３において記載したＳｉＰ型の半導体装置２０（図５参照）の製造方法においても、同様にして、回路チップ２５のデジタル領域Ｄに対応する位置の貫通穴２２をソルダーレジスト２７で穴埋めすることにより、第１の半導体チップ１ａの回路チップ２５のデジタル領域Ｄと第２の半導体チップ１ｂの回路チップ２５のデジタル領域Ｄとの間に発生するクロストークノイズが前記ソルダーレジスト２７により遮蔽されて低減される。
さらに、回路チップ２５のアナログ領域Ａに対応する位置の貫通穴２２をソルダーレジスト２７で穴埋めせずに中空構造とすることにより、第１の半導体チップ１ａの回路チップ２５のアナログ領域Ａと第２の半導体チップ１ｂの回路チップ２５のアナログ領域Ａとの間の誘電率がソルダーレジスト２７の誘電率よりも小さい空気の誘電率になるため、寄生容量が低下する。
尚、フリップチップボンディング時に発生する熱圧着によるバンプ２の潰れを抑制する場合には、貫通穴２２のサイズを小さく且つ数を少なくするのが効果的であり、寄生容量を抑制する場合には、貫通穴２２のサイズを大きく且つ数を多くするのが効果的である。
（実施の形態６）
前記実施の形態５では、複数の貫通穴２２のうちの一部の貫通穴２２を穴埋めしたが、寄生容量の低減よりもクロストークノイズの低減を優先的且つ重点的に行う場合には、本実施の形態６において、図８に示すように、全ての貫通穴２２にソルダーレジスト２７を充填して穴埋めしてもよい。
この場合、穴埋め用の絶縁性樹脂材の一例としてソルダーレジスト２７を用いたが、ポリイミドフィルム２１よりも膨張係数が小さい絶縁性樹脂材や高抵抗導電性樹脂材を全ての貫通穴２２に充填することで、組立後の半導体装置２０の使用環境下における温度が上昇しても、ポリイミドフィルム２１の膨張を低減することができ、これにより、半導体チップ１がインターポーザ基板３から剥離するのを防止するといった効果が得られる。
（実施の形態７）
本実施の形態７として、図９に示すポリイミドフィルム２１は、複数の貫通穴２２のうちのデジタル領域Ｄに対応する一部の貫通穴２２がソルダーレジスト２７で穴埋めされており、さらに、バンプ挿通穴２３が形成されたものである。
（実施の形態８）
本実施の形態８は、図１０に示すように、ポリイミドフィルム２１に形成した貫通穴２２の形状を四角形にしたものである。尚、四角形や六角形以外の多角形であってもよい。
（実施の形態９）
本実施の形態９は、図１１に示すように、ポリイミドフィルム２１に形成した貫通穴２２の形状を正円形にしたものである。尚、楕円形や長円形であってもよい。
本発明の半導体装置とその製造方法は、今後益々薄型化、高速化していく電子機器において、優れた信頼性と電気特性を有するエリアアレイ型半導体装置を提供する手段として有用である。
本発明の実施の形態１における半導体装置の断面図 同、半導体装置に設けられたポリイミドフィルムの平面図 本発明の実施の形態２における半導体装置の断面図 同、半導体装置に設けられたポリイミドフィルムの平面図 本発明の実施の形態３における半導体装置の断面図 本発明の実施の形態４における半導体装置の断面図 本発明の実施の形態５における半導体装置に設けられた半導体チップとポリイミドフィルムとの平面図 本発明の実施の形態６における半導体装置に設けられたポリイミドフィルムの平面図 本発明の実施の形態７における半導体装置に設けられたポリイミドフィルムの平面図 本発明の実施の形態８における半導体装置に設けられたポリイミドフィルムの平面図 本発明の実施の形態９における半導体装置に設けられたポリイミドフィルムの平面図 従来の半導体装置の断面図 別の従来の半導体装置の断面図 従来のＳｉＰ半導体装置の断面図 別の従来のＳｉＰ半導体装置の断面図 別の従来の半導体装置の断面図 別の従来の半導体装置の断面図
符号の説明
１ 半導体チップ
１ａ，１ｂ 第１，第２の半導体チップ
２ バンプ
３ インターポーザ基板
５ 絶縁性封止材料
２０ 半導体装置
２１ ポリイミドフィルム（絶縁性のフィルム）
２２ 貫通穴
２７ ソルダーレジスト（絶縁性樹脂材）

Claims (10)

  1. 半導体チップが複数のバンプを介してインターポーザ基板にフリップチップボンディングされた半導体装置であって、
    インターポーザ基板と半導体チップとが両者間に介在する絶縁性のフィルムによって接着され、前記フィルムに、半導体チップ側とインターポーザ基板側とに開口する貫通穴が複数形成されていることを特徴とする半導体装置。
  2. 半導体チップが複数のバンプを介してインターポーザ基板にフリップチップボンディングされた半導体装置であって、
    インターポーザ基板と半導体チップとが両者間に介在する絶縁性のフィルムによって接着され、前記フィルムは複数のバンプよりも内側の範囲内に設けられており、
    前記フィルムに、半導体チップ側とインターポーザ基板側とに開口する貫通穴が複数形成されていることを特徴とする半導体装置。
  3. 半導体チップが複数のバンプを介してインターポーザ基板にフリップチップボンディングされた半導体装置であって、
    インターポーザ基板と半導体チップとが両者間に介在する絶縁性のフィルムによって接着され、前記フィルムは複数のバンプよりも外側から内側の範囲内にかけて設けられており、前記フィルムに、半導体チップ側とインターポーザ基板側とに開口する貫通穴が複数形成されていることを特徴とする半導体装置。
  4. インターポーザ基板上に複数の半導体チップが縦積みして搭載された半導体装置であって、
    インターポーザ基板上に第１の半導体チップがフェースアップで搭載され、
    前記第１の半導体チップ上に、別の第２の半導体チップが、第１の半導体チップとの間に介在する絶縁性のフィルムによって接着されるとともに複数のバンプを介して、フェースダウンでフリップチップボンディングされ、
    前記フィルムに、第１の半導体チップ側と第２の半導体チップ側とに開口する貫通穴が複数形成されていることを特徴とする半導体装置。
  5. インターポーザ基板上に複数の半導体チップが縦積みして搭載された半導体装置であって、
    インターポーザ基板上に第１の半導体チップがフェースアップで搭載され、
    前記第１の半導体チップ上に、別の第２の半導体チップが、第１の半導体チップとの間に介在する絶縁性のフィルムによって接着されるとともに複数のバンプを介して、フェースダウンでフリップチップボンディングされ、
    前記フィルムは複数のバンプよりも内側の範囲内に設けられており、
    前記フィルムに、第１の半導体チップ側と第２の半導体チップ側とに開口する貫通穴が複数形成されていることを特徴とする半導体装置。
  6. インターポーザ基板上に複数の半導体チップが縦積みして搭載された半導体装置であって、
    インターポーザ基板上に第１の半導体チップがフェースアップで搭載され、
    前記第１の半導体チップ上に、別の第２の半導体チップが、第１の半導体チップとの間に介在する絶縁性のフィルムによって接着されるとともに複数のバンプを介して、フェースダウンでフリップチップボンディングされ、
    前記フィルムは複数のバンプよりも外側から内側の範囲内にかけて設けられており、
    前記フィルムに、第１の半導体チップ側と第２の半導体チップ側とに開口する貫通穴が複数形成されていることを特徴とする半導体装置。
  7. 複数の貫通穴のうちの一部又は全部の貫通穴に、絶縁性樹脂材又は高抵抗導電性樹脂材を充填したことを特徴とする請求項１から請求項６のいずれか１項に記載の半導体装置。
  8. 複数の貫通穴を有する絶縁性のフィルムにより半導体チップを、複数のバンプを介して、インターポーザ基板にフリップチップボンディングするボンディング工程と、
    前記半導体チップの全面又は少なくとも端部を絶縁性封止材料で封止する封止工程とを備えることを特徴とする半導体装置の製造方法。
  9. インターポーザ基板上に第１の半導体チップをフェースアップでダイボンドするダイボンド工程と、
    複数の貫通穴を有する絶縁性のフィルムにより別の第２の半導体チップを、複数のバンプを介して、フェースダウンで第１の半導体チップ上にフリップチップボンディングするボンディング工程と、
    前記第１の半導体チップと第２の半導体チップとの全面又は少なくとも端部を絶縁性封止材料で封止する封止工程とを備えることを特徴とする半導体装置の製造方法。
  10. ボンディング工程の前に、複数の貫通穴のうちの一部又は全部の貫通穴に、絶縁性樹脂材又は高抵抗導電性樹脂材を充填して、半導体装置の電気特性をチューニングすることを特徴とする請求項８又は請求項９に記載の半導体装置の製造方法。
JP2005112923A 2005-04-11 2005-04-11 半導体装置および半導体装置の製造方法 Withdrawn JP2006294826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005112923A JP2006294826A (ja) 2005-04-11 2005-04-11 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005112923A JP2006294826A (ja) 2005-04-11 2005-04-11 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006294826A true JP2006294826A (ja) 2006-10-26

Family

ID=37415076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005112923A Withdrawn JP2006294826A (ja) 2005-04-11 2005-04-11 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006294826A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069213A1 (ja) * 2011-11-08 2013-05-16 パナソニック株式会社 無線装置及びその製造方法
CN106206505A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置以及半导体装置的制造方法
JP2019083353A (ja) * 2019-03-11 2019-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013069213A1 (ja) * 2011-11-08 2013-05-16 パナソニック株式会社 無線装置及びその製造方法
CN103650357A (zh) * 2011-11-08 2014-03-19 松下电器产业株式会社 无线装置及其制造方法
CN106206505A (zh) * 2015-05-29 2016-12-07 株式会社东芝 半导体装置以及半导体装置的制造方法
JP2016225466A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2019083353A (ja) * 2019-03-11 2019-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR100511728B1 (ko) 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US7557450B2 (en) Wiring substrate and electronic parts packaging structure
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US7368806B2 (en) Flip chip package with anti-floating structure
US8123965B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
US20100006331A1 (en) Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2016511552A (ja) 低減された高さのパッケージオンパッケージ構造
US20080043447A1 (en) Semiconductor package having laser-embedded terminals
KR20040080912A (ko) 반도체장치
JP2851609B2 (ja) 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ
US9041180B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
JP4494249B2 (ja) 半導体装置
TW202243151A (zh) 封裝結構及其形成方法
JP4942420B2 (ja) フリップチップボンデッドパッケージ
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP4435187B2 (ja) 積層型半導体装置
JP2006294826A (ja) 半導体装置および半導体装置の製造方法
JP2004221600A (ja) 突出した（ｒａｉｓｅｄ）ハンダ・ボール・パッドを備えるボール・グリッド・アレイ・パッケージ構造
TWI311354B (en) Multi-chip package structure
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
CN111554631A (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090316