CN103650357A - 无线装置及其制造方法 - Google Patents

无线装置及其制造方法 Download PDF

Info

Publication number
CN103650357A
CN103650357A CN201280031121.1A CN201280031121A CN103650357A CN 103650357 A CN103650357 A CN 103650357A CN 201280031121 A CN201280031121 A CN 201280031121A CN 103650357 A CN103650357 A CN 103650357A
Authority
CN
China
Prior art keywords
chip
high frequency
process deviation
wireless device
detecting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280031121.1A
Other languages
English (en)
Inventor
筑泽贵行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103650357A publication Critical patent/CN103650357A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)
  • Wire Bonding (AREA)
  • Transceivers (AREA)

Abstract

本发明的无线装置具有基板、功率放大器用高频IC芯片及工艺偏差检测单元。工艺偏差检测单元监视工艺偏差造成的电路特性的变动量。具有使用监视到的电路特性的变动量计算出的参数的底部填充剂被填充到基板和高频IC芯片之间。其结果，即使存在工艺偏差及底部填充剂的影响，也在无线装置中得到希望的电路特性。

Description

无线装置及其制造方法
技术领域
本发明涉及无线装置及其制造方法，特别涉及具有高频电路的无线装置。
背景技术
主要在微波、毫米波段，使用例如金（Au）或者焊料的凸点（bump），将高频IC芯片组装在组装基板上的倒装片组装被广泛使用。在倒装片组装中，由于可以通过短距离（最短）连接组装基板和高频IC芯片，所以可以减小连接间的损耗。
根据图17说明一例。作为模块的母基板的组装基板1，例如使用陶瓷基板，例如，作为高频IC，将放大器的MMIC（单片微波集成电路）芯片4的电路通过凸点6连接到输入输出端子2、3。进而，为了增强连接，或者密封MMIC芯片4，在组装基板1和MMIC芯片4之间填充树脂作为底部填充剂7。
但是，如果填充上述的底部填充剂7，则由于寄生电容增大，所以MMIC芯片4的特性偏向低频侧，而且，产生增益降低的特性恶化。
因此，提出了不易受到倒装片组装的填充剂的影响的微波、毫米波电路装置（参照专利文献1）。
图18是表示专利文献1中记载的以往例子的倒装片组装的微波、毫米波电路装置的图。微波、毫米波电路装置对于组装基板1，倒装片组装对置配置的MMIC芯片4。MMIC芯片4在内测设置包围电路5的绝缘壁11，在外侧施加底部填充剂7。按照该方式，由于以包围电路5（主部）来形成绝缘壁11，所以即使施加底部填充剂7，树脂也不进入电路5的下面，电路特性变化的情况少。
现有技术
专利文献
专利文献1：日本专利特开2000-269384号公报
发明内容
发明要解决的课题
但是，专利文献1中记载的进行了倒装片组装的微波、毫米波电路装置，MMIC芯片4需要在内测设置包围电路5的绝缘壁11，在外侧施加底部填充剂7。因此，在专利文献1的结构中，MMIC芯片4的电路5的下面成为空洞，难以得到足够的组装强度。
而且，由于高频IC芯片的制造偏差（工艺偏差（process variance）），高频IC芯片的特性也产生偏差的情况下，有电路特性变化，并且作为模块性能恶化的情况。
即，存在即使可以抑制倒装片组装中的特性恶化，仍残存起因于高频IC芯片的工艺偏差的特性恶化，作为模块的合格率降低的课题。
本发明是鉴于上述实际情况而完成的，目的是提供确保组装强度，而且抑制了特性恶化的无线装置及其制造方法。
用于解决课题的手段
因此，本发明是无线装置，包括：组装基板；倒装片组装在所述组装基板上的高频IC芯片；以及在所述高频IC芯片和所述组装基板之间填充的底部填充剂，其特征在于，所述高频IC芯片包括：构成主电路的元件单元；以及检测所述高频IC芯片的工艺偏差的工艺偏差检测单元，所述底部填充剂具有与检测到的所述工艺偏差对应的参数。
而且，在本发明的所述的无线装置中，所述工艺偏差检测单元具有作为所述元件单元的一部分的功能。
而且，在本发明的所述的无线装置中，所述工艺偏差检测单元在所述高频IC芯片中与所述元件单元分离。
而且，在本发明的所述的无线装置中，所述工艺偏差检测单元使用晶体管构成。
而且，在本发明的所述的无线装置中，所述工艺偏差检测单元使用环形振荡器构成。
而且，在本发明的所述的无线装置中，所述底部填充剂的参数是作为底部填充剂填充的材料的介电常数。
而且，在本发明的所述的无线装置中，所述底部填充剂的参数是所述高频IC芯片和所述组装基板之间的距离。
而且，在本发明的所述的无线装置中，所述高频IC芯片经由凸点与所述组装基板连接，所述凸点在所述高频IC芯片中被非对称地配置。
而且，在本发明的所述的无线装置中，所述高频IC芯片与所述组装基板之间的底部填充剂，在倒装片组装了所述高频IC芯片的区域内厚度不同。
而且，在本发明的所述的无线装置中，所述工艺偏差检测单元使用工艺控制监视器（PCM，Process Control Monitor）数据。
而且，在本发明的所述的无线装置中，所述工艺偏差是在填充所述底部填充剂之前测量出的值。
本发明是无线装置的制造方法，特征在于，包括：制造具有构成主电路的元件单元、和工艺偏差检测单元的高频IC芯片的步骤；使用所述高频IC芯片的所述工艺偏差检测单元检测工艺偏差的步骤；以及填充与在所述进行检测的步骤中检测到的数据相应的参数的底部填充剂，在组装基板上组装所述高频IC芯片的步骤。
发明效果
按照本发明，可以提供确保组装强度，而且抑制了特性恶化的无线装置及其制造方法。
附图说明
图1是包含与本发明的实施方式1的微波、毫米波电路对应的功率放大器的无线装置的说明图。
图2是包含与本发明的实施方式1的微波、毫米波电路对应的功率放大器的无线装置的等效电路图。
图3是构成功率放大器中的工艺偏差检测单元的MOSFET的等效电路图。
图4是表示阈值电压Vth由于工艺偏差而产生了变动的情况下的功率放大器的输入反射系数和输出反射系数的图（无底部填充剂的情况）。
图5是表示将树脂作为底部填充剂填充的情况下的功率放大器的输入反射系数和输出反射系数的图（无/有底部填充剂的情况）。
图6是表示图3所示的MOS晶体管的栅极电压-漏极电流特性的图。
图7是表示反射系数的陷波频率的变动量对于树脂的介电常数Er的图。
图8是表示陷波频率的变动量对于组装基板和功率放大器IC芯片间的距离的图。
图9是表示反射系数的陷波频率即反射系数最小的频率的变动对于工艺偏差和底部填充剂的影响所产生的变化的关系的图。
图10是表示了示出包含为了补偿基于工艺偏差的电路特性的变动量而选择底部填充剂的组装步骤的流程图。
图11是表示本发明的实施方式2的无线装置中的工艺偏差检测单元的图。
图12的（a）是从下方观察构成本发明的实施方式3的无线装置的功率放大器IC芯片的图，（b）是表示实施方式3的无线装置的组装状态的截面图。
图13是本发明的实施方式3的无线装置的功率放大器IC芯片的变形例。
图14是本发明的实施方式3的无线装置的功率放大器IC芯片的变形例。
图15是本发明的实施方式3的无线装置的功率放大器IC芯片的变形例。
图16是表示一例用于形成本发明的实施方式4的无线装置的功率放大器IC芯片的晶片的图。
图17是表示以往例子的无线装置的图。
图18是表示以往例子的微波、毫米波电路装置的图。
标号说明
100  高频IC芯片(功率放大器用高频IC芯片)
101  主电路
110  工艺偏差检测单元
102  凸点
103  输入端子
104  输出端子
105  组装基板
106  底部填充剂
500  元件单元
501  功率放大用晶体管
502  输入端子
503  输出端子
504、505  隔直流电容
506、507  输入匹配用的传输线路
508、509  输出匹配用的传输线路
510  栅极电压端子
511  漏极电压端子
具体实施方式
（实施方式1）
在图1中表示一例作为本发明的实施方式1包含与微波、毫米波电路对应的功率放大器的无线装置（模块）的结构的图。
在本实施方式1的无线装置中，使用功率放大器用高频IC芯片100作为高频IC芯片，对构成功率放大器的功率放大器用高频IC芯片100，除了主电路101，还将构成偏差检测电路的工艺偏差检测单元110集成化。
图1是装载了具有本实施方式1的工艺偏差检测单元110的功率放大器用高频IC芯片100的无线装置的说明图。图2是该功率放大器用高频IC芯片100的等效电路图。图3是构成该功率放大器用高频IC芯片中的工艺偏差检测单元110的MOSFET的等效电路图。
在说明本发明的实施方式1的功率放大器用高频IC芯片之前，说明与微波、毫米波电路对应的功率放大器用高频IC芯片的动作。虽然功率放大器用高频IC芯片100的主电路101是一般的电路，但是在本实施方式中，如图1和图2所示，在构成主电路101的元件单元500中集成了工艺偏差检测单元110。
在图2中表示与本发明的实施方式1的微波、毫米波电路对应的功率放大器用高频IC芯片的等效电路。在功率放大器中，构成主电路101的元件单元500的输入端子502设置隔直流电容504，在输出端子503设置隔直流电容505。
功率放大用晶体管501的栅极G和输入端子502之间设置输入匹配用的传输线路506、507，在漏极D和输出端子503之间设置输出匹配用的传输线路508、509。
晶体管501用的栅极电压端子510和功率放大用晶体管501的栅极G之间，串联连接着输入匹配用的传输线路506、507。而且，在功率放大用晶体管501用的漏极电压端子511和功率放大用晶体管501的漏极D之间，串联连接着输出匹配用的传输线路508、509。
输入信号Sin从输入端子502经由隔直流电容504、传输线路507输入到晶体管501的栅极G。栅极G经由传输线路506、507与栅极电压端子510连接，被施加栅极电压Vg。晶体管501的源极S被接地。
晶体管501的漏极D经由传输线路509、508与漏极电压端子511连接，被施加漏极电压Vd。从传输线路509、508的连接点经由隔直流用电容505从输出端子503输出输出信号Sout。在功率放大用晶体管501中流过漏极电流Id，在晶体管501的源极S设置源极端子501S。
一般来说，晶体管由于工艺偏差，阈值电压Vth变动，并且在阈值电压Vth低时漏极电流Id增加，在阈值电压Vth高时漏极电流Id减少。而且，晶体管的最大动作频率fmax在阈值电压Vth低时增加，在阈值电压Vth高时减少，最大动作频率fmax高的一方晶体管的高频特性良好。
因此，如图3所示，对于构成工艺偏差检测单元的MOSFET，阈值电压Vth也由于工艺偏差而变动，并且在阈值电压Vth低时漏极电流Id’增加，在阈值电压Vth高时漏极电流Id’减少。
图4是表示将阈值电压Vth设为参数的功率放大器用高频IC芯片100的输入反射系数S11及输出反射系数S22与频率特性之间的关系的曲线图。而且，由于工艺偏差，阈值电压Vth变动。纵轴表示反射系数，横轴表示频率（GHZ）。
实线是没有工艺偏差的情况下的理想的阈值电压，以后，记载为阈值电压Vth为中心的情况，波纹线是有工艺偏差，作为比理想的阈值电压低的电压，记载为阈值电压Vth低的情况，点划线是有工艺偏差，作为比理想的阈值电压高的电压，记载为阈值电压Vth高的情况。
在图4中，使用相同的轴表示反射系数S11和反射系数S22，但是输入反射系数S11和输出反射系数S22也可以是不同的特性。
阈值电压Vth越低，漏极电流Id越增加，由于漏极电流Id的增加，晶体管501的寄生电容也增加。
例如，即使进行了设计，使得在阈值电压Vth为中心的情况下输入反射系数S11及输出反射系数S22的陷波，即反射系数为最小的位置为希望的频率（陷波频率）fc，由于作为工艺偏差的晶体管501的寄生电容，在如图4所示那样阈值电压Vth变低时，输入反射系数S11及输出反射系数S22的陷波的位置向低频率侧偏移。
图5是表示将有无底部填充剂106作为参数的功率放大器用高频IC芯片100的输入反射系数S11及输出反射系数S22与频率特性之间的关系的曲线图。在装载了图2的功率放大器的功率放大器IC芯片，即功率放大器用高频IC芯片倒装片组装在组装基板105上，示出如图17所示那样，在功率放大器IC芯片和组装基板105之间填充了树脂作为底部填充剂106（UL）的情况，和不填充的情况。
作为底部填充剂使用的树脂为一般的电介质，所以寄生电容增加。实线表示无底部填充剂（UF）的情况下、波纹线表示进行倒装片组装并有底部填充剂的情况下的反射系数S11、S22。
在图5中，在功率放大用晶体管501的阈值电压Vth为中心，无底部填充剂（UF）的状态中，即使反射系数S11、S22的陷波的位置设为了频率fc，在填充底部填充剂时，由于作为底部填充剂的影响的寄生电容，反射系数S11、S22的陷波的位置也向低频率侧偏移。
而且，在图5中，底部填充剂的介电常数为3.3，如图8所示，组装基板-功率放大器IC芯片间的距离为20μm以上。
本发明是着眼于上述要点而完成的，在实施方式1中，解决在具有高频电路的无线装置中，倒装片组装中的底部填充剂产生的影响以及工艺偏差导致的频率特性恶化的课题。
为了解决该课题，具有在对象的功率放大器IC芯片中使用构成工艺偏差检测单元110的晶体管来检测工艺偏差的结构。并且，通过填充满足补偿检测结果的材质或者填充量的条件的底部填充剂，得到希望的频率特性。
这里，返回本发明的实施方式1的无线装置的说明。图1是表示本发明的实施方式1中的无线装置的结构的图。无线装置具有：与微波或者毫米波对应的功率放大器用高频IC芯片100；凸点102、输入端子103、输出端子104、组装基板105、底部填充剂106和工艺偏差检测单元110。功率放大器用高频IC芯片100经由凸点102与组装基板105上的输入端子103和输出端子104连接。而且，在功率放大器用高频IC芯片100和组装基板105之间填充树脂作为底部填充剂106。而且，功率放大器用高频IC芯片100还具有检测功率放大器用高频IC芯片100的工艺偏差的工艺偏差检测单元110。
图3中表示一例作为工艺偏差检测单元110的MOS晶体管的等效电路图。在图6中表示图3所示的MOS晶体管的栅极电压-漏极电流特性。图3的工艺偏差检测单元使用MOS晶体管构成。一般来说，晶体管示出图6所示的栅极电压-漏极电流特性，并且在图3的栅极电压Vg’超过阈值电压Vth’时流过漏极电流Id’。通过测量图6所示那样的栅极电压-漏极电流特性，能够得到构成工艺偏差检测单元110的MOS晶体管的阈值电压Vth’。
另一方面，如图5所示，在倒装片组装中填充树脂作为底部填充剂时，与反射系数的陷波的位置对应的频率（以后，记载为陷波频率）即反射系数为最小的频率降低。陷波频率的变动量如图7所示那样，也根据树脂的介电常数Er而变化。
图7示出相对于树脂的介电常数Er的反射系数S11、S22的陷波频率即反射系数为最小的频率的变动量，在介电常数Er变大时，寄生电容变大，陷波频率降低。通过改变作为底部填充剂填充的树脂材料、或者调合而介电常数改变，可以调整陷波频率的变动量。
图8表示相对于图1的组装基板105和功率放大器用高频IC芯片100之间的距离的陷波频率的变动量。组装基板105和功率放大器用高频IC芯片100之间的距离近时，寄生电容变大，陷波频率的变动量大。
组装基板105和功率放大器用高频IC芯片100之间的距离变远时，相对于距离的寄生电容的值固定，陷波频率的变动量固定。将陷波频率的变动量与组装基板105-功率放大器用高频IC芯片100间的距离成比例的组装基板105-功率放大器用高频IC芯片100间的距离设为距离A时，通过使距离A变化，可以控制陷波频率的变动量。例如，通过调整底部填充剂的填充量，可以控制陷波频率的变动量。
而且，在将功率放大器用高频IC芯片100倒装片组装到组装基板105的情况下，从功率放大器用高频IC芯片100的上方施加压力进行加工，但是通过改变来自上方的压力可以使距离A变化。
图9表示相对于工艺偏差及底部填充剂的影响造成的变动的、输入反射系数S11及输出反射系数S22和陷波频率的变动之间的关系。
这里，所谓工艺偏差产生的变化，是晶体管的阈值电压Vth造成的变化。而且，所谓底部填充剂的影响的变化，是底部填充剂的介电常数Er造成的变化、与组装基板105-功率放大器用高频IC芯片100之间的距离成比例的组装基板105-功率放大器用高频IC芯片100间的距离A造成的变化的其中一个。
图9的陷波频率fc与图4和图5同样处于以MOS晶体管的Vth为中心、在无底部填充剂（UF）的情况下的输入反射系数S11和输出反射系数S22的陷波的位置。由于工艺偏差，陷波频率在范围X中变化，并将上限、下限分别设为fxh、fxl。而且，由于底部填充剂的影响，陷波频率在范围Y中变化，并将上限、下限分别设为fyh、fyl。
这里，在无底部填充剂的情况下的陷波频率fc和基于底部填充剂的影响的陷波频率的上限fyh相等。工艺偏差和底部填充剂的影响造成的变动量为从fyl至fxh的范围，希望的频率ft只要进入该范围即可。在将工艺偏差造成的频率的变动量设为dfx，将底部填充剂造成的影响的频率的变动量设为dfy时，受到两者的影响后的频率fz为fz=fc+dfx+dfy，使频率fz设为希望的频率ft即可。
以下，说明装载了功率放大器用高频IC芯片100的无线装置的制造方法。首先，在图10中表示示出了包含为了补偿基于工艺偏差的特性变动而选择底部填充剂的组装步骤的流程图。
制造功率放大器用高频IC芯片100（步骤S1001），监视功率放大器用高频IC芯片100的工艺偏差（步骤S1002）。这里，例如工艺偏差使用晶体管的阈值电压Vth。
接着，使用监视到的工艺偏差，计算电路特性的变动量（步骤S1003）。这里，例如电路特性设为功率放大器的输入反射系数S11及输出反射系数S22。
接着，根据计算出的电路特性的变动量决定成为希望的电路特性的底部填充剂的影响下的变动量（步骤S1004）。最后，根据决定的底部填充剂的影响下的变动量进行倒装片组装（步骤S1005）。这里，例如，关于为了得到希望的电路特性所需要的底部填充剂的选择，根据步骤S1005中决定的底部填充剂的影响下的变动量，通过树脂的介电常数的变更、或者组装基板-功率放大器用高频IC芯片100间的距离的控制来执行。
例如，将起因于由步骤S1002得到的工艺偏差的晶体管的阈值电压设为Vths。对于晶体管的阈值电压Vth为中心的陷波频率fc，使用图4的输入反射系数S11及输出反射系数S22计算工艺偏差造成的陷波频率的变动量（dfx）。
接着，使用陷波频率的变动量dfx，根据图7的结果来选择底部填充剂的介电常数Er的材料，使得陷波频率为希望的频率ft。
决定底部填充剂造成的陷波频率的变动量（dfy），选择与决定的变动量dfy对应的介电常数Er的材料，以便抵消工艺偏差造成的陷波频率的变动量dfx。或者决定与决定的变动量dfy对应的组装基板105-功率放大器用高频IC芯片100间的距离。
如上所述，通过使用图10所示的流程图决定组装条件，即使发生了工艺偏差造成的特性的变动和底部填充剂造成的影响的变动，也可以将电路特性调整为希望的特性。
即，在工艺偏差检测单元110中监视基于高频IC芯片的工艺偏差的电路特性的变动量，使用监视到的电路特性的变动量，计算底部填充剂的参数，填充计算出的参数的底部填充剂。通过该结构，即使存在工艺偏差和底部填充剂的影响，也可以得到希望的电路特性。
而且，在本实施方式中，作为工艺偏差检测单元110，设为监视晶体管的阈值电压Vth，但是不特别限定于此。例如，也可以是电阻的电阻值，也可以是电感器的电感值，也可以是电容的电容值。而且，电阻例如可以使用多晶硅电阻。
而且，在实施方式1中，工艺偏差检测单元110与构成主电路100的MOS晶体管501另行独立地使用MOS晶体管分离形成。
而且，作为变形例，也可以将构成主电路101的MOS晶体管501兼作偏差检测电路（工艺偏差检测单元）使用。
对于其它部件，也可以与实施方式1的无线装置同样地形成。由此，能够进行可靠性高的工艺偏差检测和工艺偏差补偿而不导致芯片的大型化。
而且，除了工艺偏差以外，即使目的是在与周边电路的关系中进行电容调整，也可以调整底部填充剂的参数。
（实施方式2）
接着，说明变更了偏差检测电路的电路结构的实施方式。
在本实施方式中，作为构成偏差检测电路的工艺偏差检测单元110，取代MOSFET而使用图11所示的环形振荡器。关于其它结构，由于与实施方式1相同，所以这里省略说明。
在本实施方式中，也通过测量工艺偏差检测单元110的栅极电压-漏极电流特性来检测阈值电压Vth的变动量。然后，根据检测到的阈值电压Vth的变动量决定在组装中使用的底部填充剂的参数。即通过由工艺偏差检测单元110监视MOS晶体管的阈值电压Vth，可以估计图4所示的电压放大器的输入反射系数S11、输出反射系数S22的陷波的位置（陷波频率）。
如图11所示，环形振荡器将奇数个反相器121～125串联连接，从输出侧的反相器125输出的输出信号被反馈到输入侧的反相器121的输入。在对环形振荡器的反相器121提供电源电压时，在依赖于反相器的动作延迟时间的频率中进行振荡，并从输出端子126输出。
在图11的环形振荡器中，反相器的动作延迟时间由于工艺偏差而变化。例如，在晶体管的阈值电压Vth由于工艺偏差而降低时，反相器的动作延迟时间变短，环形振荡器的振荡频率变高。相反，在晶体管的阈值电压Vth由于工艺偏差而升高时，反相器的动作延迟时间变长，环形振荡器的振荡频率变低。
通过监视环形振荡器的振荡频率，能够得到晶体管的阈值电压Vth。通过由工艺偏差检测单元110监视晶体管的阈值电压Vth，例如可以估计图2所示的电压放大器的输入反射系数S11、输出反射系数S22的陷波的位置（陷波频率）。
因此，在本实施方式中，也与实施方式1相同，使用图10所示的流程计算参数，决定用于补偿工艺偏差的组装条件。
（实施方式3）
接着，说明本发明的实施方式3。图12（a）是从下方观察构成本发明的实施方式3中的无线装置的功率放大器IC芯片的图。图12（a）中，在功率放大器用高频IC芯片100的下面非对称地配置凸点102。
在将功率放大器用高频IC芯片100倒装片组装在组装基板105上时，从芯片的上方施加压力而进行加工，但是如图12（a）所示，在非对称的凸点的配置中，凸点数少的区域中，对每一个凸点施加的压力变大。因此，如图12（b）所示的截面图那样，组装基板-功率放大器IC芯片间的距离变短。
因此，在对于功率放大器用高频IC芯片100整体施加相同压力而进行了加工的情况下，底部填充剂的厚度也是在凸点数少的区域变薄。由于凸点配置为非对称的结构，所以在功率放大器用高频IC芯片100进行倒装片组装的区域内120中，能够使底部填充剂造成的影响的电特性变化。
例如，在将功率放大器配置在图12（a）和图12（b）所示的功率放大器用高频IC芯片100的左侧和右侧的情况下，左侧的底部填充剂的厚度变薄，寄生电容增加，右侧的底部填充剂的厚度变厚，寄生电容降低。因此，左侧的功率放大器的输入反射系数S11、输出反射系数S22为最低的陷波频率比图8大幅度降低。因此，右侧的功率放大器的输入反射系数S11、输出反射系数S22的陷波频率与左侧的功率放大器相比变动量变小。
因此，在本实施方式中，与所述实施方式1相同，使用图10所示的流程计算参数，决定组装条件并调整凸点配置。
接着，说明本发明的实施方式3的变形例。
通常，是将功率放大器IC芯片的凸点数设为最小的结构，但是为了调整组装基板-功率放大器IC芯片间的距离，或者在倒装片组装功率放大器用高频IC芯片内的区域内120中将距离设为非对称，除了所述实施方式3的无线装置用的功率放大器用高频IC芯片100的结构，也可以配置图13所示的预备的凸点115。
预备的凸点115例如作为电路的接地端子使用即可，可以抑制电路特性的恶化。
而且，在本实施方式中，如图12（a）所示，虽然凸点被配置在外围，但是不特别限定。例如，在图14那样，即使在将凸点一样地配置在功率放大器IC芯片对组装基板的装载面上的结构中，在倒装片组装功率放大器用高频IC芯片100的区域内120中，为了使与组装基板的距离非对称，通过将凸点102的配置设为非对称，可以得到相同的效果。
在本实施方式中，通过凸点的非对称配置，在倒装片组装功率放大器用高频IC芯片100的区域内120中将与组装基板的距离设为非对称，但是，也可以在倒装片组装功率放大器用高频IC芯片100的区域内120中，调整底部填充剂的厚度而不使凸点配置为非对称。
例如，可以调整经由凸点将功率放大器用高频IC芯片100组装到组装基板上的回流焊工序中的加压力。在组装功率放大器用高频IC芯片100的工序中，只要使功率放大器用高频IC芯片100和组装基板间的底部填充剂的厚度在倒装片组装功率放大器用高频IC芯片100的区域内120中不同就可以。
因此，在本实施方式中，也与实施方式1相同，使用图10所示的流程计算参数，并可以决定组装条件。
（实施方式4）
接着说明本发明的实施方式4。在本发明的实施方式1和2中，作为工艺偏差检测单元110的一例，为了检测晶体管的阈值电压Vth而使用了晶体管或者环形振荡器，但是在本发明的实施方式4中，使用PCM（Process ControlMonitor，工艺控制监视器）数据作为偏差检测单元的检测值。而且，PCM数据是功率放大器IC芯片的制造中的、用于芯片的质量管理的数据（表示做出的结果的数据）。
以往，在使用半导体工艺制造芯片的情况下，为了监视芯片的质量，在同一晶片上装载各种器件从而进行监视。例如，为晶体管的阈值电压Vth、漏极电流Id、铝或铜的布线的电阻值、多晶硅的电阻值。而且，阈值电压Vth例如将下限表现为FF，将上限表现为SS，将中心表现为TT，作为PCM数据进行管理。
在图15中表示芯片的结构。在功率放大器用高频IC芯片100上形成主电路101、监视器单元M，在监视器单元M中例如形成多晶硅电阻31。多晶硅电阻31两端的电压及电流能够测量，电阻值可以计算。
在PCM数据中，使用多晶硅电阻31的电阻值，在电阻值大的情况下，可以判断产生了图案宽度变小的工艺偏差。
即，通过使用PCM数据，可以监视工艺偏差，与实施方式1一样使用监视的数据，可以计算底部填充剂的参数。因此，通过调整在组装中使用的底部填充剂的参数，可以补偿工艺偏差。
由此，即使存在工艺偏差和底部填充剂的影响，也能够得到希望的电路特性。
而且，在实施方式4中，对每个功率放大器用高频IC芯片100形成了监视单元M，但是也可以对每个晶片形成监视单元M。
该方法包括：制造对每个晶片至少具有一个工艺偏差检测单元，并且具有包括构成主电路的元件单元的多个高频IC芯片形成单元的晶片的步骤；使用所述工艺偏差检测单元检测工艺偏差的步骤；将所述晶片分割为多个高频IC芯片的步骤；根据在所述进行检测的步骤中检测到的数据调整底部填充剂的参数的步骤；填充具有在所述进行调整的步骤中得到的所述参数的底部填充剂，在组装基板上组装所述高频IC芯片的步骤。
即，如图16所示，在晶片W的规定位置，例如形成排列了功率放大器用高频IC芯片100的元件单元500和监视单元M，在监视单元M上例如形成多晶硅电阻。而且，多晶硅电阻两端的电压和电流能够测量，所以电阻值可以计算。
如上所述，与实施方式1一样，使用用PCM数据监视的工艺偏差的值，计算底部填充剂的参数，并通过填充计算出的参数的底部填充剂，即使存在工艺偏差和底部填充剂的影响，也能够得到希望的电路特性。
而且，与实施方式4的无线装置不同，由于没有在功率放大器用高频IC芯片100上形成监视器单元和偏差检测单元，所以可以抑制芯片面积的增大。
如上所述，在将与微波、毫米波段的高频电路对应的功率放大器用高频IC芯片倒装片组装在组装基板上的无线装置中，在工艺偏差检测单元中，监视基于功率放大器用高频IC芯片制造中的工艺偏差的电路特性的变动量，使用监视的电路特性的变动量，计算底部填充剂的参数，通过填充与算出的参数对应的材料或者介电常数的底部填充剂，可以抑制工艺偏差和底部填充剂造成的影响的频率特性变动，提供得到希望的电路特性的无线装置。
特别是，在使用毫米波段进行无线通信的无线装置中，由于信号的频率高，底部填充剂的影响大，所以得到更大的效果。
即，在本发明中，不是必须在高频IC芯片内具有工艺偏差检测单元。即，也可以使用包括以下步骤的无线装置的制造方法：制造具有构成主电路的元件单元的高频IC芯片的步骤；使用工艺偏差检测单元检测所述高频IC芯片的工艺偏差的步骤；填充与所述进行检测的步骤中检测到的数据对应的参数的底部填充剂，在组装基板上组装所述高频IC芯片的步骤。
详细并且参照特定的实施方式说明了本发明，但是本领域的技术人员可以明白，在不脱离本发明的精神和范围的情况下可以增加各种变更和修改。
本申请基于2011年11月8日提出申请的日本专利申请（特愿2011-244970），其内容在此作为参考引入。
工业上的可利用性
如上说明的那样，根据本发明，在使用高频，特别是使用微波、毫米波段进行无线通信的无线装置中，可以提供高频特性优良的半导体装置。

Claims (12)

1.无线装置，包括：
组装基板；
倒装片组装在所述组装基板上的高频IC芯片；以及
在所述高频IC芯片和所述组装基板之间填充的底部填充剂，
所述高频IC芯片包括：
构成主电路的元件单元；以及
检测所述高频IC芯片的工艺偏差的工艺偏差检测单元，
所述底部填充剂具有与检测到的所述工艺偏差对应的参数。
2.如权利要求1所述的无线装置，
所述工艺偏差检测单元具有作为所述元件单元的一部分的功能。
3.如权利要求1所述的无线装置，
所述工艺偏差检测单元在所述高频IC芯片中与所述元件单元分离。
4.如权利要求1至3中任意一项所述的无线装置，
所述工艺偏差检测单元使用晶体管构成。
5.如权利要求1至3中任意一项所述的无线装置，
所述工艺偏差检测单元使用环形振荡器构成。
6.如权利要求1所述的无线装置，
所述底部填充剂的参数是作为底部填充剂填充的材料的介电常数。
7.如权利要求1所述的无线装置，
所述底部填充剂的参数是所述高频IC芯片和所述组装基板之间的距离。
8.如权利要求1所述的无线装置，
所述高频IC芯片经由凸点与所述组装基板连接，
所述凸点在所述高频IC芯片中被非对称地配置。
9.如权利要求1所述的无线装置，
所述高频IC芯片与所述组装基板之间的底部填充剂，在倒装片组装了所述高频IC芯片的区域内厚度不同。
10.如权利要求1所述的无线装置，
所述工艺偏差检测单元使用工艺控制监视器数据。
11.如权利要求1所述的无线装置，
所述工艺偏差是在填充所述底部填充剂之前测量出的值。
12.无线装置的制造方法，包括：
制造具有构成主电路的元件单元、和工艺偏差检测单元的高频IC芯片的步骤；
使用所述高频IC芯片的所述工艺偏差检测单元检测工艺偏差的步骤；以及
填充与在所述进行检测的步骤中检测到的数据相应的参数的底部填充剂，在组装基板上组装所述高频IC芯片的步骤。
CN201280031121.1A 2011-11-08 2012-10-19 无线装置及其制造方法 Pending CN103650357A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011244970A JP2013102356A (ja) 2011-11-08 2011-11-08 無線装置およびその製造方法
JP2011-244970 2011-11-08
PCT/JP2012/006727 WO2013069213A1 (ja) 2011-11-08 2012-10-19 無線装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN103650357A true CN103650357A (zh) 2014-03-19

Family

ID=48289078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280031121.1A Pending CN103650357A (zh) 2011-11-08 2012-10-19 无线装置及其制造方法

Country Status (5)

Country Link
US (1) US20140211441A1 (zh)
JP (1) JP2013102356A (zh)
CN (1) CN103650357A (zh)
TW (1) TW201324692A (zh)
WO (1) WO2013069213A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017016243A1 (zh) * 2015-07-27 2017-02-02 深圳市中兴微电子技术有限公司 工艺偏差检测电路、方法和计算机存储介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754928B2 (en) * 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
US9613910B2 (en) 2014-07-17 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Anti-fuse on and/or in package
US9929123B2 (en) 2015-06-08 2018-03-27 Analog Devices, Inc. Resonant circuit including bump pads
US9520356B1 (en) 2015-09-09 2016-12-13 Analog Devices, Inc. Circuit with reduced noise and controlled frequency
JP6643714B2 (ja) 2016-03-10 2020-02-12 富士通株式会社 電子装置及び電子機器
JP6683510B2 (ja) * 2016-03-17 2020-04-22 東京エレクトロンデバイス株式会社 半導体装置、メンテナンス装置、及びメンテナンス方法
US10224255B2 (en) * 2016-06-14 2019-03-05 Nxp Usa, Inc. Shielded and packaged electronic devices, electronic assemblies, and methods
JP2020088468A (ja) * 2018-11-19 2020-06-04 富士通株式会社 増幅器及び増幅装置
WO2022209728A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319828A (ja) * 2003-04-17 2004-11-11 Matsushita Electric Ind Co Ltd 回路シミュレーション方法および半導体集積回路装置
JP2006294826A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
CN101137912A (zh) * 2005-03-07 2008-03-05 株式会社半导体能源研究所 元件基板、检查方法及半导体装置制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3024900B2 (ja) * 1994-05-20 2000-03-27 松下電器産業株式会社 半導体装置およびその製造方法
JP2996641B2 (ja) * 1997-04-16 2000-01-11 松下電器産業株式会社 高周波半導体装置及びその製造方法
JP2006351810A (ja) * 2005-06-15 2006-12-28 Epson Toyocom Corp Ｉｃチップ収納容器及び圧電発振器
JP2007005477A (ja) * 2005-06-22 2007-01-11 Toyota Industries Corp アンダーフィルによるノイズ除去方法
JP2007192635A (ja) * 2006-01-18 2007-08-02 Matsushita Electric Ind Co Ltd 回路測定システム及び回路測定方法
JP2010016084A (ja) * 2008-07-02 2010-01-21 Nec Electronics Corp 半導体ウェーハのマーキング方法
JP2010114652A (ja) * 2008-11-06 2010-05-20 Nec Corp アレイアンテナを用いた無線通信装置、及びアレイアンテナのキャリブレーションにおける位相補正方法
US7569935B1 (en) * 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319828A (ja) * 2003-04-17 2004-11-11 Matsushita Electric Ind Co Ltd 回路シミュレーション方法および半導体集積回路装置
CN101137912A (zh) * 2005-03-07 2008-03-05 株式会社半导体能源研究所 元件基板、检查方法及半导体装置制造方法
JP2006294826A (ja) * 2005-04-11 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017016243A1 (zh) * 2015-07-27 2017-02-02 深圳市中兴微电子技术有限公司 工艺偏差检测电路、方法和计算机存储介质

Also Published As

Publication number Publication date
TW201324692A (zh) 2013-06-16
US20140211441A1 (en) 2014-07-31
JP2013102356A (ja) 2013-05-23
WO2013069213A1 (ja) 2013-05-16

Similar Documents

Publication Publication Date Title
CN103650357A (zh) 无线装置及其制造方法
US9640471B2 (en) Leadless electronic packages for GaN devices
TWI441270B (zh) 三維積體電路之直通矽晶穿孔製程監控方法及裝置
US8816775B2 (en) Quiescent current determination using in-package voltage measurements
US7501896B2 (en) High frequency power amplifier circuit, high frequency power amplifier electronic component and method thereof
US9660017B2 (en) Microelectronic package with surface mounted passive element
US9607953B1 (en) Semiconductor package with isolation wall
CN101088162A (zh) 用于电子模块的封装
JP2010531110A (ja) 内部安定回路を備えたｒｆトランジスタパッケージと内部安定回路を備えたｒｆトランジスタパッケージを形成する方法
SE517455C2 (sv) Effekttransistormodul, effektförstärkare samt förfarande för framställning därav
US10672703B2 (en) Transistor with shield structure, packaged device, and method of fabrication
US10412795B2 (en) Power measurement via bond wire coupling
US6806106B2 (en) Bond wire tuning of RF power transistors and amplifiers
US20140103508A1 (en) Encapsulating package for an integrated circuit
EP3736975A1 (en) Systems and methods for automatically biasing power amplifiers using a controllable current source
JPH0621335A (ja) 集積回路
US20160247798A1 (en) Semiconductor device
US10608595B1 (en) Systems and methods for automatically biasing power amplifiers
US20120068771A1 (en) Heterogeneous integration of harmonic loads and transistor feedback for improved amplifier performance
US20180269873A1 (en) Adjustable losses of bond wire arrangement
US8957529B2 (en) Power voltage supply apparatus for three dimensional semiconductor
EP4199082A1 (en) Power amplifier module and power amplifier comprising the same
US20240056029A1 (en) Voltage setting circuit, semiconductor integrated circuit and voltage setting method
CN103531443A (zh) 半导体器件及其制造方法
US20050098798A1 (en) Semiconductor integrated circuit device in which terminal capacitance is adjustable

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20160601

C20 Patent right or utility model deemed to be abandoned or is abandoned