JP2006351810A - Icチップ収納容器及び圧電発振器 - Google Patents

Icチップ収納容器及び圧電発振器 Download PDF

Info

Publication number
JP2006351810A
JP2006351810A JP2005175729A JP2005175729A JP2006351810A JP 2006351810 A JP2006351810 A JP 2006351810A JP 2005175729 A JP2005175729 A JP 2005175729A JP 2005175729 A JP2005175729 A JP 2005175729A JP 2006351810 A JP2006351810 A JP 2006351810A
Authority
JP
Japan
Prior art keywords
chip
package
oscillation circuit
underfill agent
inner bottom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005175729A
Other languages
English (en)
Inventor
Masabumi Harada
正文 原田
Tatsuya Anzai
達也 安斎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2005175729A priority Critical patent/JP2006351810A/ja
Publication of JP2006351810A publication Critical patent/JP2006351810A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】 ICチップとパッケージの内底面との間に十分な量のアンダーフィル剤を注入することができるICチップ収納容器を提供する。
【解決手段】 パッケージ11の内部底面12には、段差部13が設けられており、この段差部13の段面14にICチップ7を電気的に接続するためのボンディングパッド15が配置されている。またパッケージ11の底面には貫通孔16が形成されており、この貫通孔16を利用して上記ボンディングパッド15上に金バンプ8などを用いてICチップ7をフェイスダウンボンディングした後、ICチップ7とパッケージ11の内底面12との間にできる空間17にアンダーフィル剤9を充填するようにした。
【選択図】 図2

Description

本発明は、ICチップを収納するICチップ収納容器と、そのICチップ収納容器を用いて構成される圧電発振器に関するものである。
近年、携帯電話機等の移動体通信機器のさらなる小型化に伴い、移動体通信機器に使用される表面実装型の圧電発振器においてもより一層の小型化が求められている。このため、圧電振動子とICチップ、それらを収納するパッケージにより構成するものが主流になってきている。
ところで、ICチップを用いた圧電発振器では、ICチップをパッケージ内にフェイスダウンボンディングにより接続(フリップチップ接続)した後、ICチップとパッケージの内底面との間にアンダーフィル剤を充填してICチップをパッケージに固定する必要があった。このため、従来の圧電発振器では、ICチップの上方側面側からICチップとパッケージの内底面との間にアンダーフィル剤を注入するようにしていた(特許文献1)。
しかしながら、この場合は、パッケージ側面とICチップとの間にアンダーフィル剤を注入するためのノズルを挿入するスペースを確保しておく必要があるため、その分だけパッケージのサイズを大きくしておく必要があり、小型化の妨げになっていた。
そこで、ICチップがフリップチップ接続されるパッケージの底面にアンダーフィル剤を注入するための注入孔を形成した表面実装型の水晶発振器が提案されている(特許文献2)。
特許文献2に提案されている水晶発振器は、図9(a)に示すようにパッケージ100の底面101に形成した注入孔(貫通孔)102を利用してパッケージ100の内底面103とICチップ110との間、即ちICチップ110とパッケージ100の接続パッド(図示しない)との間を接続する金バンプ104によりできる間隙にアンダーフィル剤を注入するようにしていた。
このように構成した場合は、アンダーフィル剤をパッケージ100の底面外側から注入することができるので、特許文献1のようにICチップ110の側面からアンダーフィル剤を注入するタイプに比べてパッケージ100を小型化することが出来る。
また、上記したようなパッケージ100の底面101に貫通孔102を形成しないでアンダーフィル剤をICチップ110とパッケージ内底面103との間に充填する他の方法としては、図9に示すパッケージ100に於いて貫通孔102を備えないパッケージにICチップ110を搭載する前に予めパッケージ内にアンダーフィル剤を滴下したうえで、ICチップ110を実装する方法が知られており、このような方法によってもパッケージを小型化することができる(特許文献3)。
特開2003−109982公報 特開2003−110363公報 特開2004−247531公報
しかしながら、上記特許文献2の場合は、ICチップ110とパッケージ101の内底面103の間隔が狭いため、図9(b)に示すようにICチップ110とパッケージ100の内底面103との間に十分な量のアンダーフィル剤121を充填することが出来ない場合があり、これによりICチップ110とパッケージ101との間で固着強度が得られないという問題が生じるおそれがあった。
またICチップ110とパッケージ100の内底面103との間隔が狭くアンダーフィル剤121の充填し難いため、量産時においては機器間で充填されたアンダーフィル剤の量にばらつきが生じる可能性がある。その場合、例えばICチップ110に発振器回路が構成されていると、ICチップ110の回路面(ICチップの搭載面)と当該回路面の下方に配置されたパッケージ100の回路配線(ベタアースパターンも含む)との間で発生する寄生容量値がアンダーフィル剤121の量の影響を受けるため、量産時において発振器の特性にばらつきが発生し、ばらつきを補正するために電気的特性の調整工程が複雑化するという問題があった。
また、パッケージにICチップを搭載する前に予めパッケージ内にアンダーフィル剤を滴下した上でICチップを実装する方法の場合では、パッケージのアンダーフィル剤を乗せ、内底面とICチップが実装されるパッケージ内底面に設けたパッド電極の面とが同一面である為にパッド電極がアンダーフィル剤にて汚染されてしまい、金バンプ104とパッド電極との接触不良が発生する場合がある。
更に、アンダーフィル剤を塗布する前に金バンプ104をパッド電極に接続した場合、金バンプ104に高さがあるので、金バンプ104がICチップの搭載時にICチップにより押し流されてきたアンダーフィル剤により覆われることを免れるようにも思われるが、金バンプ104の径は極めて小さいのでアンダーフィル剤によって金バンプ104は容易に覆われてしまいその表面は汚染されるので金バンプとICチップのパッド電極との接触不良が発生する。
尚、金バンプを2段または大径にすることで金バンプのICチップとの接続面がアンダーフィル剤にて覆われることを防ぐこともできるが、金バンプを2段重ねる場合は製造工程が複雑化するという問題があり、また大径の金バンプを使用する場合は、ICチップ側のパッド電極及びパッケージ側のパッド電極に広面積のものを用意する必要があるのでデバイスの大型化が避けられないという問題が生じる。
そこで、本発明は上記したような点を鑑みてなされたものであり、ICチップとパッケージの内底面との間に十分な量のアンダーフィル剤を注入することができるICチップ収納容器と、そのようなICチップ収納容器を備えて構成される圧電発振器を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明は、圧電発振器に用いられ、少なくとも発振回路が形成されたICチップを収納するICチップ収納容器であって、容器内底面に段差部を設け、前記段差部に前記ICチップと電気的に接続される接続パッドを配置したことを特徴とする。
また請求項2に記載の発明は、請求項1に記載のICチップ収納容器において、前記段差部を櫛歯状に形成したことを特徴とする。
また請求項3に記載の発明は、請求項1に記載のICチップ収納容器において、前記段差部を島状に形成したことを特徴とする。
また請求項4に記載の発明は、請求項1乃至3のいずれか1項に記載のICチップ収納容器において、前記容器底面に前記ICチップを固着するためのアンダーフィル剤を注入するための注入孔を形成したことを特徴とする。
また請求項5に記載の発明は、圧電発振器に用いられ、少なくとも発振回路が形成されたICチップを収納するICチップ収納容器であって、容器内底面に前記ICチップを固着するためのアンダーフィル剤を滴下しておくための溝部を設けたことを特徴とするICチップ収納容器。
また請求項6に記載の発明は、請求項1乃至請求項5のいずれか1項に記載のICチップ収納容器を用いて構成した圧電発振器であることを特徴とする。
本発明によれば、容器内底面に段差部を設け、段差部にICチップと電気的に接続される接続パッドを配置するように構成したことで、ICチップとパッケージ内底面との間に広い空間を設けることができるので、ICチップとパッケージの内底面との間に十分な量のアンダーフィル剤を充填することが可能になる。これによりICチップとパッケージとの間の固着強度を確実に得ることができるようになる。
また量産時においては、アンダーフィル剤の充填作業がスムーズであり、且つ、段差部によって予めアンダーフィル剤を充填する必要領域を設定することができるので、アンダーフィル剤の量を個体間で均一に保つことができる。これにより、発振器の特性のばらつきを低減することができるので、ばらつきを補正するための調整工程を簡略化することができ、それだけ生産コストを削減することができる。
以下、図面を参照して本発明の圧電発振器の実施形態を詳細に説明する。なお、本実施形態では圧電発振器の一例として水晶発振器を例に挙げて説明する。
図1は本発明の実施形態に係る表面実装型の水晶発振器の概略構成を示した図である。
この図1に示す水晶発振器1は、少なくとも発振回路が形成されたICチップが収納される発振回路部10と、その上面側に設けられた水晶振動部2とから構成される。水晶振動部2は、収納容器3の内部底面の接続パッド(図示しない)に導電性接着剤4により水晶振動子5を電気的、機械的に固定した後、その上面(開口面)には金属蓋6を取り付け、その内部を気密封止することにより構成される。なお、水晶振動部2の水晶振動子5は、後述する発振回路部10の発振回路に接続されている。
図2は本発明の第1の実施形態に係る発振回路部の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線A−Aで切断した断面図である。
この図2に示す発振回路部10は、ICチップ7と、ICチップ7を収納可能なパッケージ11により構成される。
パッケージ11の内部底面12には、段差部13が設けられており、この段差部13の段面14にICチップ7を電気的に接続するためのボンディングパッド15が配置されている。またパッケージ11の底面には貫通孔16が形成されており、この貫通孔16を利用して上記ボンディングパッド15上に金バンプ8などを用いてICチップ7をフェイスダウンボンディングした後、ICチップ7とパッケージ11の内底面12との間にできる空間17にアンダーフィル剤(樹脂接着剤)9を充填するようにしている。これにより、ICチップ7をパッケージ11に対して強固に固定するようにしている。
ICチップ7は、少なくとも発振回路が構成されたベアチップであり、例えばシリコン基板の片面側に集積回路と、この集積回路に接続された電極とが露出配置されており、この電極が形成されている面をパッケージ11の内底面12に向けた状態(フェイスダウン状態)にして、金バンプ8などを用いて段面14上に設けられているボンディングパッド15に接続するようにしている。なお、ICチップ7には温度補償回路などを構成することも可能である。
このように構成すれば、ICチップ7とパッケージ11の内底面12との間に広い空間17を形成することができるので、ICチップ7とパッケージ11の内底面12との間に十分な量のアンダーフィル剤9を充填することが可能になる。これにより、ICチップ7とパッケージ11との間の固着強度を確実に得ることができるようになる。
また量産時においては、アンダーフィル剤9の充填作業をスムーズに行うことができ、且つ、段差部13により予めアンダーフィル剤9を充填する必要領域を設定することができるので、アンダーフィル剤9の量を個体間で均一に保つことができる。この結果、圧電発振器の特性のばらつきを低減することができるので、ばらつきを補正するための調整工程を簡略化することができ、それだけ生産コストを削減することができる。
図3は第1の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線B−Bで切断した断面図である。なお、図2と同一部位には同一符号を付して説明は省略する。
この図3に示す発振回路部20は、パッケージ11の内部底面12に設けられている段差部21を櫛歯状(半島状)に形成し、この段差部21の段面22上にICチップ7を電気的に接続するためのボンディングパッド15を配置するようにしたものである。このように構成した場合も、図2に示した発振回路部10と同様の効果を得ることができると共に、図2に示した発振回路部10と比較して、隣り合うボンディングパッド15の間にアンダーフィル剤が流れ込みやすくなるのでICチップ7がより強固に固定される。
図4は第1の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線C−Cで切断した断面図である。なお、図2と同一部位には同一符号を付して説明は省略する。
この図4に示す発振回路部30は、パッケージ11の内部底面12に設けられている段差部31を島状に形成し、この段差部31の段面32にICチップ7を電気的に接続するためのボンディングパッド15を配置するようにしたものである。このように構成した場合も、図2、図3に示した発振回路部10、20と同様の効果を得ることができる。
図5は本発明の第2の実施形態に係る発振回路部の構成を示した図であり、(a)はその分解斜視図、(b)は(a)に示した破線D−Dで切断した断面図である。なお、図2と同一部位には同一符号を付して説明は省略する。
この図5に示す発振回路部40も、ICチップ7とICチップ7を収納可能なパッケージ11により構成される。パッケージ11の内部底面12には、段差部13が設けられており、この段差部13の段面14にICチップ7を電気的に接続するためのボンディングパッド15が配置されている。
パッケージ11の内底面12上にアンダーフィル剤(樹脂接着剤)9を塗布したうえで、上記ボンディングパッド15上に金バンプ8などを用いてICチップ7をフェイスダウンボンディングするようにしている。これにより、ICチップ7をパッケージ11に対して強固に固定するようにしている。
このように構成した場合も、ICチップ7とパッケージ11の内底面12との間に広い空間17を形成することができるので、ICチップ7とパッケージ11の内底面12との間に十分な量のアンダーフィル剤9を充填することが可能になる。これにより、ICチップ7とパッケージ11との間の固着強度を確実に得ることができるようになる。
また量産時においては、アンダーフィル剤9の充填作業をスムーズに行うことができ、且つ、段差部13により予めアンダーフィル剤9を充填する必要領域を設定することができるので、アンダーフィル剤9の量を個体間で均一に保つことができる。これにより、圧電発振器の特性のばらつきを低減することができるので、ばらつきを補正するための調整工程を簡略化することができ、それだけ生産コストを削減することができる。
またこの場合はパッケージ11の底面12に貫通孔を形成する必要がないため、例えばパッケージ11に機械的歪み等の応力が加わった場合でも、貫通孔部分がネックポイントとなりパッケージ11にクラックが生じるといったこともない。
また従来のパッケージでは、アンダーフィル剤を滴下した後、ICチップをフェイスダウンボンディングすると、ボンディングパッド15と金バンプ8との接続前に、これらの間にアンダーフィル剤9が流れ込んでしまい、ICチップ7とパッケージ回路配線との導通不良が発生するおそれがあった。
これに対して、本実施形態のようにパッケージ11の内底面12に段差部13を設けるようにすると、ボンディングパッド15とICチップ7との間隔は狭いまま、ICチップ7と内底面12間の容積を大きく構成することができるのでICチップ搭載時にICチップ7により押し潰されたアンダーフィル剤9がパッケージ内底面12を広がっていくスピードを遅くさせることができると共に段差からアンダーフィル剤9が溢れ出すまでに時間を要することでボンディングパッド15と金バンプ8との間にアンダーフィル剤9が流れ込む前に、ボンディングパッド15と金バンプ8とを接続することができるのでICチップ7とパッケージ回路配線との間の導通不良の発生を防止することができるという利点もある。
図6は第2の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線E−Eで切断した断面図である。なお、図5と同一部位には同一符号を付して説明は省略する。
この図6に示す発振回路部50は、パッケージ11の内部底面12に設けられている段差部21を櫛歯状(半島状)に形成し、この段差部21の段面22にICチップ7を電気的に接続するためのボンディングパッド15を配置するようにしたものである。このように構成した場合も、図5に示した発振回路部40と同様の効果を得ることができると共に、図5に示した発振回路部40と比較して、段差部21を櫛歯状にしたことでICチップ7と内底面12間の容積が大きいのでボンディングパッド15の表面にアンダーフィル剤9が到達するまでの時間をより長くすることができ、より確実にボンディングパッド15と金バンプ8との間にアンダーフィル剤9が流れ込む前にボンディングパッド15と金バンプ8との接続を完了することができる。また、隣り合うボンディングパッド15の間にアンダーフィル剤が流れ込みやすくなるのでICチップ7がより強固に固定される。
図7は第2の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線F−Fで切断した断面図である。なお、図5と同一部位には同一符号を付して説明は省略する。
この図7に示す発振回路部60は、パッケージ11の内部底面12に設けられている段差部31を島状に形成し、この段差部31の段面32にICチップ7を電気的に接続するためのボンディングパッド15を配置するようにしたものである。このように構成した場合も、図5、図6に示した発振回路部40、50と同様の効果を得ることができると共に、図6に示した発振回路部40と比較しても段差部31を島状としたことによりICチップ7と内底面12間の容積が大きいのでボンディングパッド15の表面にアンダーフィル剤9が到達するまでの時間をより長くすることができ、より確実にボンディングパッド15と金バンプ8との間にアンダーフィル剤9が流れ込む前にボンディングパッド15と金バンプ8との接続を完了することが出来る。
図8は本発明の第3の実施形態に係る発振回路部の構成を示した図であり、(a)はその分解斜視図、(b)は(a)に示した破線G−Gで切断した断面図である。なお、図1と同一部位には同一符号を付して説明は省略する。
この図8に示す発振回路部70は、ICチップ7とICチップ7を収納可能なパッケージ71により構成される。パッケージ71の内底面72には、溝部73が設けられており、この溝部73により3つの底面領域72a、72b、72cに区分けされ、その両側の底面領域72b、72cにICチップ7を電気的に接続するためのボンディングパッド74が配置されている。
この場合は、パッケージ71の底面領域72aにアンダーフィル剤9を塗布したうえで、上記ボンディングパッド15上に金バンプ8などを用いてICチップ7をフェイスダウンボンディングするようにしている。これにより、ICチップ7をパッケージ11に対して強固に固定するようにしている。
この場合は、ICチップ7とパッケージ71の溝部73との間に十分な量のアンダーフィル剤9を充填することが可能になる。これにより、ICチップ7とパッケージ71との間の固着強度を確実に得ることができるようになる。また量産時においては、アンダーフィル剤9の充填作業をスムーズに行うことができ、且つ、溝部73により予めアンダーフィル剤9を充填する必要領域を設定することができるので、アンダーフィル剤9の量を個体間で均一に保つことができる。これにより、圧電発振器の特性のばらつきを低減することができるので、ばらつきを補正するための調整工程を簡略化することができ、それだけ生産コストを削減することができる。
またこの場合もパッケージ71の底面に貫通孔を形成する必要がないため、例えばパッケージ71に機械的歪み等の応力が加わった場合でも、貫通孔部分がネックポイントとなりパッケージ71にクラックが生じるといったこともない。
またパッケージ71の内底面72に溝部73を設けると、この溝部73によりパッケージ71の底面領域72aに塗布したアンダーフィル剤9が底面領域72b、72cに到達するのを遅らせることができるので、底面領域72b、72cのボンディングパッド74にアンダーフィル剤9が到達する前にボンディングパッド74と金バンプ8とを接続することができるようになる。これにより、ICチップ7とパッケージ回路配線との間の導通不良の発生を防止することができる。
更に、上述した実施例の場合と比較して、パッケージの底板の薄い部分が少ないので剛性が高いパッケージを得ることが出来る。
なお、本実施の形態では圧電発振器が発振回路部と水晶振動部とから構成されている場合を例に挙げて説明したが、これはあくまでも一例であり、例えば水晶振動子とICチップとが同一パッケージに収納されている圧電発振器にも適用可能である。
本発明の実施形態に係る表面実装型水晶発振器の概略構成を示した図である。 本発明の第1の実施形態に係る発振回路部の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線A−Aで切断した断面図である。 第1の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線B−Bで切断した断面図である。 第1の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線C−Cで切断した断面図である。 本発明の第2の実施形態に係る発振回路部の構成を示した図であり、(a)はその分解斜視図、(b)は(a)に示した破線D−Dで切断した断面図である。 第2の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線E−Eで切断した断面図である。 第2の実施形態に係る発振回路部の他の構成を示した図であり、(a)はその分解斜視図、(b)は組立後の発振回路部を(a)に示した破線F−Fで切断した断面図である。 本発明の第3の実施形態に係る発振回路部の構成を示した図であり、(a)はその分解斜視図、(b)は(a)に示した破線G−Gで切断した断面図である。 (a)(b)は従来の水晶発振器の発振回路部のパッケージ構造と、その問題点を示した図である。
符号の説明
1…水晶発振器、2…水晶振動部、3…収納容器、4…導電性接着剤、5…水晶振動子、6…金属蓋、7…ICチップ、8…金バンプ、9…アンダーフィル剤、10、20、30、40、50、60、70…発振回路部、11、71…パッケージ、12、72…内部底面、13、21、31 …段差部、14、22、32…段面、15、74…ボンディングパッド、16…貫通孔、17…空間、73…溝部

Claims (6)

  1. 圧電発振器に用いられ、少なくとも発振回路が形成されたICチップを収納するICチップ収納容器であって、
    容器内底面に段差部を設け、前記段差部に前記ICチップと電気的に接続される接続パッドを配置したことを特徴とするICチップ収納容器。
  2. 前記段差部を櫛歯状に形成したことを特徴とする請求項1に記載のICチップ収納容器。
  3. 前記段差部を島状に形成したことを特徴とする請求項1に記載のICチップ収納容器。
  4. 前記容器底面に前記ICチップを固着するためのアンダーフィル剤を注入するための注入孔を形成したことを特徴とする請求項1乃至3のいずれか1項に記載のICチップ収納容器。
  5. 圧電発振器に用いられ、少なくとも発振回路が形成されたICチップを収納するICチップ収納容器であって、
    容器内底面に前記ICチップを固着するためのアンダーフィル剤を滴下しておくための溝部を設けたことを特徴とするICチップ収納容器。
  6. 請求項1乃至請求項5のいずれか1項に記載のICチップ収納容器を用いて構成したことを特徴とする圧電発振器。
JP2005175729A 2005-06-15 2005-06-15 Icチップ収納容器及び圧電発振器 Pending JP2006351810A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005175729A JP2006351810A (ja) 2005-06-15 2005-06-15 Icチップ収納容器及び圧電発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005175729A JP2006351810A (ja) 2005-06-15 2005-06-15 Icチップ収納容器及び圧電発振器

Publications (1)

Publication Number Publication Date
JP2006351810A true JP2006351810A (ja) 2006-12-28

Family

ID=37647337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005175729A Pending JP2006351810A (ja) 2005-06-15 2005-06-15 Icチップ収納容器及び圧電発振器

Country Status (1)

Country Link
JP (1) JP2006351810A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011087004A (ja) * 2009-10-13 2011-04-28 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器の製造方法
JP2012151223A (ja) * 2011-01-18 2012-08-09 Shindengen Electric Mfg Co Ltd 収容ケース、電子部品モジュール及び電子機器
JP2012216671A (ja) * 2011-03-31 2012-11-08 Toshiba Corp 電子機器、電子部品、および基板アセンブリの製造方法
JP2013051432A (ja) * 2012-10-25 2013-03-14 Toshiba Corp 電子機器、電子部品、および基板アセンブリの製造方法
WO2013069213A1 (ja) * 2011-11-08 2013-05-16 パナソニック株式会社 無線装置及びその製造方法
CN108292642A (zh) * 2015-11-25 2018-07-17 三菱电机株式会社 电力用半导体装置
JP2020161977A (ja) * 2019-03-26 2020-10-01 エスアイアイ・クリスタルテクノロジー株式会社 電子部品筐体、及び電子装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011087004A (ja) * 2009-10-13 2011-04-28 Nippon Dempa Kogyo Co Ltd 表面実装水晶発振器の製造方法
JP2012151223A (ja) * 2011-01-18 2012-08-09 Shindengen Electric Mfg Co Ltd 収容ケース、電子部品モジュール及び電子機器
JP2012216671A (ja) * 2011-03-31 2012-11-08 Toshiba Corp 電子機器、電子部品、および基板アセンブリの製造方法
WO2013069213A1 (ja) * 2011-11-08 2013-05-16 パナソニック株式会社 無線装置及びその製造方法
JP2013051432A (ja) * 2012-10-25 2013-03-14 Toshiba Corp 電子機器、電子部品、および基板アセンブリの製造方法
CN108292642A (zh) * 2015-11-25 2018-07-17 三菱电机株式会社 电力用半导体装置
JP2020161977A (ja) * 2019-03-26 2020-10-01 エスアイアイ・クリスタルテクノロジー株式会社 電子部品筐体、及び電子装置
JP7300293B2 (ja) 2019-03-26 2023-06-29 エスアイアイ・クリスタルテクノロジー株式会社 電子装置

Similar Documents

Publication Publication Date Title
US8975517B2 (en) Electronic component package, electronic component, and electronic component package manufacturing method
JP2006351810A (ja) Icチップ収納容器及び圧電発振器
JP4151706B2 (ja) 圧電デバイス
JP2010050778A (ja) 圧電デバイス
JP4204873B2 (ja) 圧電発振器の製造方法
JP5029231B2 (ja) 電子デバイス、圧電デバイスおよび電子デバイスの製造方法
JP2010225715A (ja) 振動モジュール
JP5643040B2 (ja) 圧電発振器
JP5101093B2 (ja) 圧電発振器及びその製造方法
JP2007189378A (ja) 圧電デバイスおよび圧電デバイスの製造方法
JP5276923B2 (ja) 水晶発振器
JP2007060319A (ja) 表面実装型圧電発振器、及びその製造方法
JP6771881B2 (ja) 圧電デバイス及び圧電デバイスの製造方法
JP6741416B2 (ja) 半導体装置および半導体装置の製造方法
JP5716594B2 (ja) 圧電振動デバイス
JP6538401B2 (ja) 圧電デバイス及びその製造方法
JP2011055083A (ja) 圧電デバイスの製造方法及び圧電デバイス
JP5375563B2 (ja) 半導体装置の実装構造及び実装方法
CN108512524B (zh) 晶体振荡器及晶体振荡器的制造方法
JP4241430B2 (ja) 圧電発振器
JP2007013573A (ja) 圧電デバイスの製造方法
JP2014165758A (ja) 圧電振動デバイス及び発振器
JP6166030B2 (ja) 圧電デバイス
JP2010056842A (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2009005045A (ja) 圧電発振器およびその製造方法