JPH08153949A - セラミック配線板の製造方法 - Google Patents

セラミック配線板の製造方法

Info

Publication number
JPH08153949A
JPH08153949A JP29307894A JP29307894A JPH08153949A JP H08153949 A JPH08153949 A JP H08153949A JP 29307894 A JP29307894 A JP 29307894A JP 29307894 A JP29307894 A JP 29307894A JP H08153949 A JPH08153949 A JP H08153949A
Authority
JP
Japan
Prior art keywords
layer
resist
wiring board
circuit pattern
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29307894A
Other languages
English (en)
Inventor
Kazunobu Morioka
一信 盛岡
Naohito Fukuya
直仁 福家
Daisuke Kanetani
大介 金谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP29307894A priority Critical patent/JPH08153949A/ja
Publication of JPH08153949A publication Critical patent/JPH08153949A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 450℃程度の加熱に耐える耐熱性の優れ
た、表面層が金層の導体回路を備えるセラミック配線板
を製造できる方法を提供する。 【構成】 セラミック基板上に、下地層が銅層、中間金
属層がニッケル層及び/又はパラジウム層、表面層が金
層よりなる導体回路を形成するセラミック配線板の製造
方法であって、以下の工程(1)〜(5)を順次行う製
造方法。 (1)セラミック基板に銅層を形成する。(2)所望す
る回路パターンと逆パターンのレジスト層を形成する際
に、該回路パターンを形成する部分に、銅層の露出部と
レジスト残存部を併存させレジスト層を形成する。
(3)中間金属層を回路パターンを形成する部分に形成
し、中間金属層上に金の表面層を形成する。(4)レジ
スト層を除去する。(5)露出した銅層をエッチングに
より除去する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品として利用さ
れるセラミック配線板の製造方法に関する。
【0002】
【従来の技術】セラミック基板上に形成されている表面
層が金層よりなる導体回路に、半導体チップを金シリコ
ン共晶板を介在させて加熱接合する、いわゆるダイボン
ドは、通常450℃程度の温度条件で行われるため、使
用するセラミック配線板には450℃程度の加熱に耐え
ることが要求されている。この条件を満足する、セラミ
ック配線板として、下地層が銅層、中間金属層がニッケ
ル層及び/又はパラジウム層、表面層が金層よりなる導
体回路を形成したセラミック配線板が検討されている。
【0003】しかし、上記構成のセラミック配線板を4
50℃程度に加熱すると、導体回路にフクレが生じる場
合があり、この問題の改善が望まれている。
【0004】
【発明が解決しようとする課題】上記の事情に鑑みて、
本発明は、450℃程度に加熱した際に導体回路にフク
レが生じるという、従来の表面層が金層の導体回路を備
えるセラミック配線板の問題を解決することを課題とし
ている。すなわち、本発明の目的は450℃程度の加熱
に耐える耐熱性の優れたセラミック配線板を製造できる
方法を提供することである。
【0005】
【課題を解決するための手段】請求項1の発明に係るセ
ラミック配線板の製造方法は、セラミック基板上に、下
地層が銅層、中間金属層がニッケル層及び/又はパラジ
ウム層、表面層が金層よりなる導体回路が形成されてい
るセラミック配線板を製造するセラミック配線板の製造
方法であって、以下の工程(1)〜(5)を順次行うこ
とを特徴としている。 (1)セラミック基板の導体回路形成面の全面に銅層を
形成する工程。 (2)前記銅層上に、所望する回路パターンと逆パター
ンのレジスト層を形成する際に、該回路パターンを形成
する部分に、銅層の露出部とレジストの残存部を併存さ
せて、逆パターンのレジスト層を形成する工程。 (3)電解めっき法にて、ニッケル及び/又はパラジウ
ムよりなる中間金属層を回路パターンを形成する部分に
形成し、次いで中間金属層上に金の表面層を電解めっき
法にて形成する工程。 (4)レジスト層を除去する工程。 (5)露出した銅層をエッチングにより除去する工程。
【0006】請求項2の発明に係るセラミック配線板の
製造方法は、前記(2)の工程において、回路パターン
を形成する部分における、レジスト残存部の面積比率を
5〜30%とすることを特徴としている。
【0007】以下、本発明を詳細に説明する。本発明で
用いるセラミック基板としては、例えば、焼結セラミッ
クを用いることができる。焼結セラミックの材質として
は、例えば、アルミナ、フォルステナイト、ジルコニ
ア、ムライト、コージェライト、チタニア、チタン酸バ
リウム、チタン酸カルシウム等の酸化物系のセラミック
が主として使用されるが、炭化物系や窒化物系のセラミ
ック等を用いてもよく、これらの少なくとも2種以上が
併用されていてもよい。
【0008】また、セラミック基板の表面は、導体回路
との密着を強固にするために粗面化処理を行うことが好
ましく、この粗面化処理の方法としては、サンドブラス
ト等を用いる機械的な粗面化処理や熱リン酸等の処理剤
を用いる化学的な粗面化処理等がある。
【0009】本発明では、導体回路の下地層は銅層であ
り、この銅層をセラミック基板の導体回路形成面の全面
に形成する。この形成方法は、特に限定はしないが、無
電解めっき法、スパッタリング法、真空蒸着法等があ
り、中でも、無電解めっき法は簡便な設備で銅層を形成
できる利点があり好ましい。なお、無電解めっき法によ
り銅層を形成する場合には、予めセラミック基板にアル
カリ核付け法、コロイド核付け法等の通常の核付け処理
を施すことが好ましい。銅層の厚みについても、特に限
定はないが、0.2〜2.0μmの範囲であることが導
体回路を精度良く形成するには好ましい。
【0010】セラミック基板の導体回路形成面の全面に
形成した前記銅層上に、所望する回路パターンと逆パタ
ーンのレジスト層を形成するが、その際に、回路パター
ンを形成する部分に、銅層の露出部とレジストの残存部
を併存させる点に本発明の最大の特徴がある。すなわ
ち、従来技術では、回路パターンを形成する部分のレジ
ストは完全に除去して、その部分には銅層を全面に露出
させていたが、本発明では、逆パターン形状のレジスト
層を形成する際に、回路パターンを形成する部分にも、
レジスト除去の条件を調整する等の方法でレジストを部
分的に残存させる。この場合のレジストは耐めっき性を
有するレジストであればよく、例えば、ドライフィルム
や液状レジスト等を使用できる。逆パターン形状のレジ
スト層を形成する手段については、特に限定はなく、例
えば、ネガ型フォトレジストを使用して、露光し、現像
して、所望する回路パターンの逆パターンのレジスト層
を得ることができる。このネガ型フォトレジスト使用の
場合には、現像条件を調整することにより、逆パターン
のレジスト層の形成と共に、回路パターンを形成する部
分に、銅層の露出部とレジストの残存部を併存させるよ
うにすることができる。
【0011】前記(2)の工程において、回路パターン
を形成する部分における、銅層の露出部とレジストの残
存部との比率については、特に限定するものではない
が、銅層の露出部とレジストの残存部の合計面積に対
し、レジスト残存部の面積比率を5〜30%とすること
が望ましい。レジスト残存部の面積比率が5%未満の場
合、次の工程で形成される電解めっき皮膜は緻密な構造
のものとなり、最終的に得られるセラミック配線板を4
50℃程度に加熱したときに、導体回路にフクレが生じ
やすくなる。これは、電解めっき時に導体回路中にトラ
ップされためっき液成分等が加熱により気化したとき
に、気化ガスが、緻密な電解めっき皮膜を通過して外部
に放出されずに、密着性の劣るセラミック基板と銅層の
界面を剥離するためと考えられる。一方、レジスト残存
部の面積比率が30%を越える場合、次の工程で形成さ
れる電解めっき皮膜はレジスト残存部の影響で、ポーラ
スな構造となり、気化ガスは外部に放出されやすくな
る。従って、この場合は、最終的に得られるセラミック
配線板を450℃程度に加熱したときに導体回路にフク
レが生じるという問題は生じないが、レジスト残存部が
電解めっき皮膜表面に浮き上がってくるために、外観不
良、ボンディング性劣化、半田濡れ性劣化等の問題が生
じやすくなる。
【0012】本発明では、上記のように回路パターンを
形成する部分に、銅層の露出部とレジストの残存部を併
存させて、逆パターンのレジスト層を形成し、次いで、
電解めっき法にて、ニッケル及び/又はパラジウムより
なる中間金属層を回路パターンを形成する部分に形成す
る。この中間金属層の厚みについては、特に限定はない
が、1〜7μmの範囲であることが好ましい。1μm未
満の場合にはボンディング時の加熱の際に、中間金属層
が銅と金との相互拡散を防ぐバリヤーとして機能せず、
銅が金層表面にまで拡散してボンディング性が損なわれ
るという問題が生じやすく、7μmを越える場合にはダ
イボンド等のボンディング時の加熱の際に、導体回路に
フクレが生じやすくなる。これは、導体回路中にトラッ
プされためっき液成分等が加熱により気化したときに、
気化ガスが、中間金属層を通過して外部に放出されず
に、密着性の劣るセラミック基板と銅層の界面を剥離す
るためと考えられる。中間金属層は電解めっき法にて、
ニッケル、パラジウム又はこれらを含む合金の層で形成
するが、ニッケル層とパラジウム層の複層構成にしても
よい。そして、このように中間金属層の金属を特定する
のは、中間金属層を銅と金との相互拡散を防ぐバリヤー
として機能させるためである。
【0013】次いで、中間金属層上に金の表面層を電解
めっき法にて形成する。この金層の厚みについては、特
に限定はなく、本発明の目的を達する範囲内で設定すれ
ばよい。
【0014】次いで、レジスト層を除去するが、この除
去方法については、特に限定はなく、例えば、アルカリ
溶液や有機溶剤等を使用して、浸漬法やスプレー法等に
より、所望する回路パターンと逆パターンに形成されて
いるレジスト層を除去することができる。
【0015】次いで、露出した銅層をエッチングにより
除去して導体回路を形成する。必要に応じて、銅層のエ
ッチング後に加熱処理を行ってもよい。
【0016】
【作用】セラミック基板の導体回路形成面の全面に形成
した銅層上に、所望する回路パターンと逆パターンのレ
ジスト層を形成する際に、回路パターンを形成する部分
に、銅層の露出部とレジストの残存部を併存させること
は、次の工程で形成される電解めっき皮膜をポーラスな
構造とする作用があり、その結果、最終的に得られるセ
ラミック配線板を450℃程度に加熱したときに、気化
ガスは外部に放出されやすくなる。
【0017】
【実施例】以下に、本発明の具体的な実施例及び比較例
を示す。 (実施例1、2及び比較例1、2)100mm角の96
%アルミナセラミック基板を330℃の熱リン酸にて粗
面化した後、アルカリ核付け法により核付け処理し、次
いで表1に示す無電解銅めっき浴組成、めっき条件でセ
ラミック基板の表面全面に1.0μmの厚みの銅層を形
成した。次いで、めっきレジストであるネガ型液状フォ
トレジスト(互応化学工業(株)製、品番PER−80
0)を厚み30μmに塗布し、乾燥し、露光し、次いで
Na2 CO3 の1.0重量%濃度溶液の現像液に、表2
に示す現像条件で浸漬して現像して、必要とする回路パ
ターン(回路幅10mm)とは逆のパターンのレジスト
層を形成した。この時の必要とする回路パターンの部分
での銅層の露出部とレジストの残存部との比率を、顕微
鏡観察で単位面積当たりのレジストの残存部面積を測定
して求めた。この結果を表2に示す。
【0018】次に、必要とする回路パターンの部分に通
常のワット浴を用いて、電解ニッケルめっきを施し、厚
み5μmの中間層を形成し、次いで、この中間層上に電
解金めっきを施し、厚み2μmの金層を形成した。次い
で、アルカリ溶液を用いて露出しているめっきレジスト
を剥離し、さらに、露出した非回路パターン部の銅層を
組成がNa2 2 8 :30g/l,H2 SO4 :10
ml/lであるエッチング液にて除去して、セラミック
配線板を得た。
【0019】得られた、セラミック配線板について、空
気中、450℃、5分間の耐熱試験を行い、その結果を
表2に示した。
【0020】
【表1】
【0021】
【表2】
【0022】
【発明の効果】本発明に係るセラミック配線板の製造方
法では、セラミック基板の導体回路形成面の全面に形成
した銅層上に、所望する回路パターンと逆パターンのレ
ジスト層を形成する際に、回路パターンを形成する部分
に、銅層の露出部とレジストの残存部を併存させ、次の
工程でその上に電解めっき皮膜を形成する構成となって
いるので、本発明によれば、最終的に得られるセラミッ
ク配線板を450℃程度に加熱した際に導体回路にフク
レが生じるという問題を解消でき、耐熱性に優れたセラ
ミック配線板を製造することが可能になる。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 セラミック基板上に、下地層が銅層、中
    間金属層がニッケル層及び/又はパラジウム層、表面層
    が金層よりなる導体回路を形成するセラミック配線板の
    製造方法であって、以下の工程(1)〜(5)を順次行
    うことを特徴とするセラミック配線板の製造方法。 (1)セラミック基板の導体回路形成面の全面に銅層を
    形成する工程。 (2)前記銅層上に、所望する回路パターンと逆パター
    ンのレジスト層を形成する際に、該回路パターンを形成
    する部分に、銅層の露出部とレジスト残存部を併存させ
    て、逆パターンのレジスト層を形成する工程。 (3)電解めっき法にて、ニッケル及び/又はパラジウ
    ムよりなる中間金属層を回路パターンを形成する部分に
    形成し、次いで中間金属層上に金の表面層を電解めっき
    法にて形成する工程。 (4)レジスト層を除去する工程。 (5)露出した銅層をエッチングにより除去する工程。
  2. 【請求項2】 前記(2)の工程において、回路パター
    ンを形成する部分における、レジスト残存部の面積比率
    を5〜30%とすることを特徴とする請求項1記載のセ
    ラミック配線板の製造方法。
JP29307894A 1994-11-28 1994-11-28 セラミック配線板の製造方法 Withdrawn JPH08153949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29307894A JPH08153949A (ja) 1994-11-28 1994-11-28 セラミック配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29307894A JPH08153949A (ja) 1994-11-28 1994-11-28 セラミック配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH08153949A true JPH08153949A (ja) 1996-06-11

Family

ID=17790167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29307894A Withdrawn JPH08153949A (ja) 1994-11-28 1994-11-28 セラミック配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH08153949A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005008A (ko) * 2001-07-05 2003-01-15 스미토모덴키고교가부시키가이샤 회로기판과 그 제조방법 및 고출력 모듈
KR20030032819A (ko) * 2001-10-17 2003-04-26 스미토모덴키고교가부시키가이샤 회로기판과 그 제조방법 및 고출력 모듈
KR100744855B1 (ko) * 2004-07-12 2007-08-01 이 아이 듀폰 디 네모아 앤드 캄파니 높은 열적 사이클 전도체 시스템
JP2008503885A (ja) * 2004-06-25 2008-02-07 エプコス アクチエンゲゼルシャフト セラミック導体路板の形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030005008A (ko) * 2001-07-05 2003-01-15 스미토모덴키고교가부시키가이샤 회로기판과 그 제조방법 및 고출력 모듈
KR20030032819A (ko) * 2001-10-17 2003-04-26 스미토모덴키고교가부시키가이샤 회로기판과 그 제조방법 및 고출력 모듈
JP2008503885A (ja) * 2004-06-25 2008-02-07 エプコス アクチエンゲゼルシャフト セラミック導体路板の形成方法
US7951301B2 (en) 2004-06-25 2011-05-31 Epcos Ag Method for producing a ceramic printed-circuit board
KR100744855B1 (ko) * 2004-07-12 2007-08-01 이 아이 듀폰 디 네모아 앤드 캄파니 높은 열적 사이클 전도체 시스템

Similar Documents

Publication Publication Date Title
US4353778A (en) Method of etching polyimide
JPH05251849A (ja) 銅メタライズドセラミック基板の製造方法
JPH08153949A (ja) セラミック配線板の製造方法
JPH07147483A (ja) プリント配線板及びその製造方法
JPS6337694A (ja) 回路基板の製造方法
JPH07307549A (ja) 薄膜配線パターンの形成方法および薄膜配線基板の製造方法
JP3987781B2 (ja) 配線基板の製造方法
KR100942944B1 (ko) 다층 박막 기판의 제조 방법 및 그 다층 박막 기판
JPH0656861B2 (ja) 基板間接続子の製造法
JPH07283544A (ja) 配線構造体とその製造法
JP4252227B2 (ja) 両面可撓性回路基板の製造法
JPH07212009A (ja) セラミック配線板及びその製造方法
JP2002266097A (ja) 電気メッキ方法ならびに電気メッキ装置
JPS63164450A (ja) 電子回路部品
JPS6336248A (ja) 回路形成用マスク
JPH0548269A (ja) 多層配線基板の製造方法
JPS6040200B2 (ja) 多層回路基板の製造方法
JPS6351690A (ja) セラミツク配線基板の製法
JPH04168787A (ja) セラミックス回路板の製法
JPH03205892A (ja) セラミックプリント配線板およびその製造方法
JPS63250191A (ja) ハイブリツド型ic回路基板の製造方法
JPH05275565A (ja) 薄膜配線基板の製造方法
JPH0313558A (ja) セラミツク基板のメツキ膜形成方法
JPH0744336B2 (ja) 回路基板の製造方法
JPS61292988A (ja) 銅メタライズセラミツク基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020205