JP2008503885A - セラミック導体路板の形成方法 - Google Patents

セラミック導体路板の形成方法 Download PDF

Info

Publication number
JP2008503885A
JP2008503885A JP2007517119A JP2007517119A JP2008503885A JP 2008503885 A JP2008503885 A JP 2008503885A JP 2007517119 A JP2007517119 A JP 2007517119A JP 2007517119 A JP2007517119 A JP 2007517119A JP 2008503885 A JP2008503885 A JP 2008503885A
Authority
JP
Japan
Prior art keywords
layer
substrate
metallization
deposited
basic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007517119A
Other languages
English (en)
Other versions
JP5145036B2 (ja
Inventor
ブルンナー ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2008503885A publication Critical patent/JP2008503885A/ja
Application granted granted Critical
Publication of JP5145036B2 publication Critical patent/JP5145036B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

上面にはんだ付け可能な端子面を有し、下面にはんだ付け可能なコンタクトを有するセラミック基板において、従来は印刷されるペーストを用いて形成されるはんだ付け可能な端子面が、溶液からセラミック上に直接析出されるはんだ面コンタクトに置換される。このようなコンタクトは平坦な表面、良好なボンディング能力および良好な構造化能力の点において傑出している。

Description

モジュール用の基板として、また全体の回路アーキテクチャのためのシステム支台として、最近ではプラスチック導体路板に代わってセラミック基板が使用されている。セラミック基板は機械的に安定しており、マイクロメカニック構造化技術を用いて形成することができ、またハウジングされていない構成素子でさえも実装することができるという利点を有する。さらには、誘電性のセラミック層間に金属化平面が設けられているセラミック多層基板が公知であり、この金属化平面内には構造化によって受動的なコンポーネントおよび結線構造を実現することができる。さらには、セラミック性のモジュールまたはシステム支台をその上に取り付けられる構成素子と共に気密にカプセル化する方法が公知である。セラミック基板が高密度であるため、その種のカプセル化されたモジュールは気体および湿気に比べて高い密度を有する。
セラミック基板への構成素子の取り付けを種々の接続技術を用いて行うことができる。例えばSMD法、フリップチップ装置およびワイヤボンディング技術が公知である。後者の2つの方法はハウジングされていない構成素子、いわゆる裸の構成素子であってもこれを実施することができる。これら両方の場合においては、ボンディング可能な金属表面をセラミック基板上に設けることが必要である。製造ライン内の高速自動装置におけるセラミック基板への構成素子の実装に関して、ボンディング面の平坦性について高い要求が課される。この際、セラミック基板に対してこれまで使用されてきたボンディング面がこの要求を満たしていないという問題が生じる。これまでボンディング面はシルクスクリーン印刷技術を用いて金属含有ペーストおよびこのペーストの焼付けによって形成されていたが、これにより粗い表面が生じる。この印刷されるボンディング面のセラミックの割合と共に、ボンディングワイヤまたはその上に取り付けられるバンプの接着性が低減される。この結果、実装速度が低減されるか、形成されるボンディング接続部に対する耐久性の減少を甘受しなければならなくなる。
したがって本発明の課題は、上記の問題に関して改善されているセラミック導体路板の製造方法を提供することである。
この課題は本発明によれば、請求項1に記載されている方法によって解決される。本方法の有利な実施形態は従属請求項に記載されている。
本発明は、セラミック導体路板を形成するために、従来使用されている金属含有ペーストの印刷を行わずに、ボンディング面のための金属化部を溶液からセラミック基板上に直接析出することを提案する。
このようにして、導電性が非常に良好で、接着性が良好で、さらには良好にボンディング可能な表面を形成することができる。さらには、そのようにして形成されるはんだ付け可能な接続面の粗さは従来技術のものに比べて低減されている。別の利点としては、直接的な金属の析出を用いることにより、セラミック基板上に良質な金属化部を形成することができるので、ボンディング面以外にも面全体にわたり薄く且つ任意に構造化された導体路を形成することができる。本方法を完全に統合し、高度に自動化して実施することができ、また導体路の印刷に比べて長い方法時間は要求されない。
本方法は殊に、LTCCパネルの上面にはんだ付け可能な端子面を形成することに適しており、このLTCCパネルは多層のLTCCセラミック内に組み込まれた結線構造および受動的なコンポーネントを包含することができる。本方法を用いることにより、その表面の粗さがLTCC表面に比べて低減されている端子面を得ることができる。しかしながら本発明をまた、種々のセラミック系の他のあらゆる単層または多層のセラミック基板においても、例えばHTCCにおいても適用することができる。
本発明の範囲においては、金属化部がフォトリソグラフィ技術を用いてはんだ付け可能な端子面へと構造化される。この技術を殊に精確に実施することができ、また非常に精密な導体路構造の形成を実現する。さらにはフォトリソグラフィ方法によって、短絡の危険を懸念することなく、絶縁された金属構造化部に対する僅かな間隔も相互に確実に保持することができる。これによって、金属化部に対する面積要求を最適化および最小化することができる。このようにして、構成素子の大きさないし、セラミック基板上に取り付けられるモジュールおよびシステムの大きさを低減することができる。
フォトリソグラフィによる構造化のさらなる利点として、このフォトリソグラフィにより形成される金属構造化部が所定の断面形状を有することが挙げられる。何故ならば、この所定の断面形状は印刷された金属化部に比べて所定のエッジ角度、また殊に平坦であり、したがって良好にボンディング可能な表面を有するからである。
金属化部の形成を複数のステップにおいて実施することができる。例えば、先ず基板上に基礎金属化部が平坦に直接被着される。次のステップにおいては、基礎金属化部を既に構造化することができ、この際有利には前述のフォトリソグラフィが使用される。勿論、例えばレーザを用いる除去、機械的な除去、プリント法を用いるエッチングマスクの被着によって構造化を直接実施することも可能である。これらの場合には、端子面また場合によっては導体路のために設けられていない場所における基礎金属化部が除去される。続いて、構造化された基礎金属化部上に補強層が析出され、続いてこの補強層をさらにボンディング可能な表面でもってボンディング可能な層の析出によって塞ぐことができる。全ての金属析出は金属含有溶液から行うことができ、無電解または電気的に実施することができる。有利には、基礎金属化部のために先ず、接着性が良好であり均質に析出される金属の無電解の析出、例えば銅層の無電解の析出が行われる。一貫した金属層が形成される場合には、この金属層を電気的に、例えば同様に銅を用いて補強することができる。
このようにして構造化可能な層厚にある基礎金属化部が形成されると、基礎金属化部の構造化が行われる。この際、所望のはんだ付け可能な端子面および他の導電性の構造化部を包含し、さらなるステップにおいて選択的にさらに補強することができる所望の金属構造化部が得られる。このことは、金属を析出するために既に金属化された表面において選択的に適している無電解の方法により行うことができる。
しかしながら、第1のステップにおいて先ず、比較的薄い基礎金属化部の閉塞された金属層を形成し、続いてその層の上に所望の後の金属化のネガティブマスクを被着させることも可能である。このネガティブマスクは有利には同様にフォトリソグラフィにより形成されるマスクであり、このマスクは全体の金属化部の所望の高さに相当する厚さで被着される。マスク、例えばフォトラックマスクを構造化した後に、構造化のために設けられている基礎金属化部の領域が露出され、この領域を所望の層厚になるまで無電解または電気的に補強することができる。
続いて、マスクが基礎金属化部のその下にある領域と同様に除去される。この方法の変形形態は、任意の急峻なエッジ角度を有する金属化部を形成することができるという利点を有する。この際、マスクを形成することができるエッジ角度のみが制限されている。この場合エッジ角度は、一貫した基礎金属化部の構造化の際のエッチング方法の異方性にはもはや依存せず、エッチング不足または斜めに延びるエッジは決して生じない。この変形形態においては、最後のステップにおいてラックマスクの除去後に侵食に対して耐性があり且つボンディング可能な表面を設けることのみが必要とされ、このことは既に構造化されている金属化部上に相応の金属層を付加的に被着することによって行うことができる。
銅から成る基礎金属化部に関しては、補強層として無電解で且つ選択的に銅層の上に析出することができるニッケル層が適している。
さらに補強するために、ニッケル層の上にパラジウム層を同様に無電解で選択的に析出することができる。ボンディング可能な表面はやはり、前述のパラジウム層の化学的な析出によって、またそれに続く選択的に薄い金層の析出によって形成される。金層は化学的に不活性であり、またボンディング可能な表面を供給する。
本方法の別の実施形態においては、セラミック基板また殊にLTCCパネルが金属化部を形成する前に洗浄され、このために例えばサンドビームによる洗浄を使用することができる。
金属化部を無電解で析出する前に、そもそも先ず無電解の析出を実現するために、表面の化学的な活性化が必要とされる。このことは公知の活性化溶液また例えばパラジウムを含有する活性化溶液を用いて行うことができる。
基礎金属化部を構造化するために、殊に基礎金属化部として使用される銅層を構造化するために、水ベースの有利には鉄(III)イオン含有溶液、例えば鉄(III)クロリド含有溶液が使用される。これにより基礎構造化部の実質的に異方性のエッチングが行われ、この際構造化により最低でも45°の角度が得られる。適切な技術、殊に指向性でエッチング溶液を案内することによって、基礎金属化部をエッチングする際にさらに急峻なエッジ角度を得ることができる。さらなる電気的または無電解の析出プロセスにより、既存の構造化部および角度が一定に厚くされる同一の金属析出が行われる。この際金属化部の平坦な表面が得られるのと同様にエッジ角度が残される。
以下では、実施例および図面に基づき本発明を詳細に説明する。それらの図面は本発明の理解を深めるために用いるものであり、したがって概略的に示されているにすぎず、縮尺どおりには描かれていない。同一の部分には同一の参照記号が付されている。
図1から図5は、基板および金属化部の概略的な断面に基づいた、はんだ付け可能な端子面を形成する際の種々のステップを示し、
図6から図9は形成の第2の変形形態の種々のステップを示し、
図10はセラミック基板とこの基板上にボンディングされている構成素子を示す。
図1は概略的な断面図に基づいたセラミック基板を示し、ここではこのセラミック基板のうち2つのセラミック層KS1,KS2を示している。基板の上面から下面への電気的な接続は貫通接続部DK1,DK2を介して行われ、ここではセラミック層KS間に金属化平面MEが構成されており、この金属化平面MEを導体路または回路構造または回路素子に構造化することができる。基板の下面にははんだ付け可能なコンタクトが設けられている。しかしながら、はんだ付け可能なコンタクトLKをはんだ付け可能な端子面と共に同一の方法で形成することも可能である。基板の表面に金属化部を形成するための第1のステップにおいては、サンドビーム法を用いる基板の洗浄および後続の活性化が行われ、これらは図面において矢印Aによって示唆されている。活性化の際に基板表面はパラジウム含有溶液を用いて、例えば塩化パラジウム溶液を用いて処理される。この際パラジウム原子が基板表面に析出され、このパラジウム原子が別の金属化部に触媒作用を及ぼす。
続くステップにおいては、平坦に銅層が析出されることによって、活性化された表面にわたり基礎金属化部GMが形成される。これを2段階で行うことができ、先ず比較的薄い銅層が無電解で析出され、この銅層は続いて電気的に、例えば5μmの所望の厚さまで補強される。図2は基礎金属化部GMを有する基板Sを示し、ここでは明瞭にするために貫通接続部および基板内に存在するその他の構造の描写は省略した。
基礎金属化部を構造化するために次のステップにおいてはフォトマスクPMが被着され、金属化のための所望のパターンに応じて露光および現像される。金属化のためには設けられていない領域はフォトマスクPMによっては覆われていないままである。図3はこの方法ステップにおける配置構成を示す。
続いてマスクとしてのフォトラックマスクPMを用いて基礎金属化部GMがエッチングされ、この際エッチング材料は基礎金属化部GMの材料に依存して選択される。銅層に対しては鉄(III)イオン含有水溶液が有利であることが判明した。他のエッチング材料、例えば硝酸HNO3も考えられる。フォトラックマスクによって覆われていない領域においては、基礎金属化部が基板に到達するまで除去される。続いてフォトラックマスクが例えば溶媒を用いて除去される。図4は基板の表面上に既に構造化されている基礎金属化部SMが設けられている配置構成を示す。
続くステップにおいては基礎金属化部が補強される。このために殊に無電解の方法が適しており、これらの方法を用いることにより金属を既に設けられている金属構造化部SM上に個別に析出することができ、金属構造化部SMが補強される。有利な実施形態においては、このために先ず約5μmの厚さのニッケル層が構造化された基礎金属化部SM上に被着される。ニッケル層の上に無電解で約2μmの厚さのパラジウム層が析出される。続いて同様にパラジウム層の上に電流により0.2μmの厚さの金層が被着され、金属化部にボンディング可能な表面が設けられる。図5は、ここでは三重の層として構成されている補強層VSが設けられている、構造化された金属化部SMを示す。これによりはんだ付け可能な端子面が形成され、この端子面は平坦なはんだ付けおよびボンディング可能な表面を有し、この表面は各面において侵食から保護されており、また基板Sに対して所定の角度を有する。
第2の変形形態によれば、活性化後に基板表面に先ず薄い基礎金属化部GM、例えば50nm〜1μmの薄い銅層が形成される。基礎金属化部上にはフォトラック層が完全に平坦に被着され、イメージ通りに露光および現像され、この際に基礎金属化部GMの後の金属化のために設けられている領域は何もされないままである。フォトマスクPM′によっては覆われていないこの領域においては、基礎金属化部GMが電気的な方法または無電界の方法で補強され、この際フォトマスクPM′は金属化部VSの成長のための型として使用される。このようにして補強された層VSを所望の層厚になるまで形成することができる。図7はこの方法ステップによる配置構成を示す。
続いてフォトマスクPM′が除去され、またエッチングステップが実施されて、事前にフォトマスクPM′によって覆われている領域における基礎金属化部GMが基板に達するまで除去される。この際、補強された層VSの表面から相応の層厚も一緒に剥がされることは甘受される。この減退はフォトマスクPMの構造化においても、金属層の全体的に被着された厚さにおいても一緒に考慮される。図8は、そのようにして形成されている補強された金属化部を備えた配置構成を示す。
続けて最後のステップとして、侵食に耐性のある層、また殊にボンディング可能な層BSが基礎金属化部GMおよび補強された層VSから構成されている金属化部上に被着される。このことを必要に応じて多段階で、金属含有溶液から無電界の析出プロセスにおいて行うことができる。図9は、そのようにして形成されたはんだ付け可能な端子面LAを備えた配置構成を示す。
同じやり方で、基板の下面にもはんだ付け可能なコンタクトLKを並行的なステップまたは別個のステップにおいて形成することができる。その後にはセラミック基板、例えばLTCC導体路板は構成素子を実装するために完成されている。
図10は構成素子BEが実装されているセラミック基板Sを示し、このセラミック基板Sのはんだ付け可能な端子面LAは基板の上面に本発明による方法を用いて形成されている。構成素子Bは例えば接着されているが、電気的な接続部はボンディングワイヤBDを用いてはんだ付け可能な端子面LAと構成素子の表面上の金属化部との間を接続している。ボンディング過程の間に両金属化部にはそれぞれバンプBUが形成される。はんだ付け可能な端子面LAおよびこのはんだ付け可能な端子面のボンディング可能な表面の僅かな粗さに基づき、バンプ接続部ないし結合されたボンディングワイヤを高速且つ高接着性で、高度に自動化された高速な実装マシンにおいて実施することができる。したがって、本発明により形成されるはんだ付け可能な端子面を有するセラミック基板は端子面がプリントされている公知のセラミック基板に比べて実質的に改善されており、また殊にボンディング接続部を形成するための高速な実装自動装置に適している。
基板および金属化部の概略的な断面に基づいた、はんだ付け可能な端子面を形成する際のステップ。 基板および金属化部の概略的な断面に基づいた、はんだ付け可能な端子面を形成する際のステップ。 基板および金属化部の概略的な断面に基づいた、はんだ付け可能な端子面を形成する際のステップ。 基板および金属化部の概略的な断面に基づいた、はんだ付け可能な端子面を形成する際のステップ。 基板および金属化部の概略的な断面に基づいた、はんだ付け可能な端子面を形成する際のステップ。 形成の第2の変形形態の種々のステップ。 形成の第2の変形形態の種々のステップ。 形成の第2の変形形態の種々のステップ。 形成の第2の変形形態の種々のステップ。 セラミック基板とこの基板上にボンディングされている構成素子。
符号の説明
S 基板、 LK はんだ付け可能なコンタクト、 DK 貫通接続部、 KS セラミック層、 ME 金属化平面、 A 洗浄および活性化、 GM 基礎金属化部、 PM フォトマスク、 SM 金属構造化部、 VS 補強層、 LA はんだ付け可能な端子面、 BS ボンディング可能な層、 BU バンプ、 BE 構成素子、 BD ボンディングワイヤ

Claims (12)

  1. セラミック基板(S)と、構成素子(BE)用に前記セラミック基板(S)の上面に取り付けられているはんだ付け可能な端子面(LA)と、前記セラミック基板(S)の下面におけるはんだ付け可能なコンタクト(LK)とを有するセラミック導体路板の形成方法において、
    前記はんだ付け可能な端子面のための金属化部を、溶液から前記セラミック基板上に金属を析出することにより形成することを特徴とする、セラミック導体路板の形成方法。
  2. セラミック基板(S)としてLTCCパネルを使用する、請求項1記載の方法。
  3. 前記金属化部をフォトリソグラフィを用いて前記はんだ付け可能な端子面(LA)へと構造化する、請求項1または2記載の方法。
  4. −先ず平坦に基礎金属化部(GM)を前記基板(S)上に被着させ、
    −前記基礎金属化部(GM)を構造化し、
    −構造化された前記基礎金属化部(GM)に補強層(VS)を析出し、
    −続いてボンディング可能な層(BS)を析出する、
    請求項1から3までのいずれか1項記載の方法。
  5. 基礎金属化部(GM)として銅層を析出する、請求項1から4までのいずれか1項記載の方法。
  6. 前記基礎金属化部(GM)のために前記基板(S)の前記上面に先ず平坦に銅を無電流で析出し、続いて銅の電気的な析出により補強する、請求項5記載の方法。
  7. 補強層(VS)としてニッケル層を前記基礎金属化部(GM)上に析出し、該ニッケル層の上にパラジウム層を化学的に析出する、請求項4から6までのいずれか1項記載の方法。
  8. ボンディング可能な層(BS)として薄い金層を析出する、請求項4から7までのいずれか1項記載の方法。
  9. −先ず平坦に、銅からなる基礎金属化部(GM)を前記基板(S)の前記上面に析出し、
    −前記基礎金属化部にフォトラック層を被着させ、イメージ通りに露光して、フォトラックマスク(PM)になるまで現像し、
    −基礎金属化部において前記フォトラックマスク(PM)によっては覆われていない領域をエッチングにより除去する、
    請求項1から8までのいずれか1項記載の方法。
  10. 前記基礎金属化部(GM)を構造化するために鉄(III)イオンを含有する水溶液またはHNO3を用いてエッチングする、請求項9記載の方法。
  11. 前記基板(S)を前記金属化の前に洗浄する、請求項1から10までのいずれか1項記載の方法。
  12. 前記基板(S)をサンドビームにより洗浄する、請求項11記載の方法。
JP2007517119A 2004-06-25 2005-06-03 セラミック導体路板の形成方法 Expired - Fee Related JP5145036B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004030800.4A DE102004030800B4 (de) 2004-06-25 2004-06-25 Verfahren zur Herstellung einer keramischen Leiterplatte
DE102004030800.4 2004-06-25
PCT/EP2005/005997 WO2006000291A1 (de) 2004-06-25 2005-06-03 Verfahren zur herstellung einer keramischen leiterplatte

Publications (2)

Publication Number Publication Date
JP2008503885A true JP2008503885A (ja) 2008-02-07
JP5145036B2 JP5145036B2 (ja) 2013-02-13

Family

ID=34969578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007517119A Expired - Fee Related JP5145036B2 (ja) 2004-06-25 2005-06-03 セラミック導体路板の形成方法

Country Status (5)

Country Link
US (1) US7951301B2 (ja)
JP (1) JP5145036B2 (ja)
CN (1) CN1973369A (ja)
DE (1) DE102004030800B4 (ja)
WO (1) WO2006000291A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009051374A1 (de) * 2009-10-30 2011-06-16 Robert Bosch Gmbh Vorrichtung zum Refelektieren beschleunigter Elektronen
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
CN103249256A (zh) * 2012-02-14 2013-08-14 景硕科技股份有限公司 线路图案的表面处理结构
DE102014112365A1 (de) 2014-08-28 2016-03-03 Epcos Ag Verfahren zur Herstellung eines Mehrschichtsubstrats und Mehrschichtsubstrat

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153949A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd セラミック配線板の製造方法
JP2002050715A (ja) * 2000-08-03 2002-02-15 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2002208775A (ja) * 1998-07-08 2002-07-26 Ibiden Co Ltd プリント配線板
JP2004055624A (ja) * 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法
JP2004518299A (ja) * 2001-02-01 2004-06-17 エプコス アクチエンゲゼルシャフト 電気的構成素子用の基板およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1485569A (en) 1974-09-10 1977-09-14 Siemens Ag Multi-layer wired substrates for multi-chip circuits
DE3523957A1 (de) * 1985-07-04 1987-01-08 Licentia Gmbh Verfahren zur metallisierung von keramik
JP2508848B2 (ja) 1989-07-28 1996-06-19 日立電線株式会社 銅配線セラミック基板の製造方法
US5206055A (en) * 1991-09-03 1993-04-27 General Electric Company Method for enhancing the uniform electroless deposition of gold onto a palladium substrate
DE4431847C5 (de) * 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
US6281090B1 (en) * 1996-10-16 2001-08-28 Macdermid, Incorporated Method for the manufacture of printed circuit boards with plated resistors
US5910644A (en) * 1997-06-11 1999-06-08 International Business Machines Corporation Universal surface finish for DCA, SMT and pad on pad interconnections
EP1940209B1 (en) * 1998-07-08 2010-06-02 Ibiden Co., Ltd. Printed wiring board and method of producing the same
DE19833593C2 (de) * 1998-07-25 2002-03-14 Daimler Chrysler Ag Verfahren zur selektiven Metallisierung
DE19922553A1 (de) * 1999-05-17 2000-12-07 Siemens Ag Verfahren zum Herstellen eines automaten-bondbaren kermamischen Schaltungsträgers und automaten-bondbarer keramischer Schaltungsträger
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
CN1203737C (zh) 2001-03-15 2005-05-25 张成邦 一种陶瓷金属化基板的制造方法
US7148566B2 (en) * 2001-03-26 2006-12-12 International Business Machines Corporation Method and structure for an organic package with improved BGA life
JP3648189B2 (ja) * 2001-09-28 2005-05-18 同和鉱業株式会社 金属−セラミックス回路基板
US6911230B2 (en) * 2001-12-14 2005-06-28 Shipley Company, L.L.C. Plating method
US20040057485A1 (en) * 2002-07-16 2004-03-25 The Furukawa Electric Co., Ltd. Semiconductor laser device, semiconductor laser module, and optical fiber amplifier
DE10243814B4 (de) 2002-09-20 2018-05-30 Robert Bosch Gmbh Verfahren zur Herstellung einer leitenden Beschichtung auf einem isolierenden Substrat
JP4357901B2 (ja) 2003-08-25 2009-11-04 日本エレクトロプレイテイング・エンジニヤース株式会社 無電解めっき用パラジウム触媒液及び触媒化処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153949A (ja) * 1994-11-28 1996-06-11 Matsushita Electric Works Ltd セラミック配線板の製造方法
JP2002208775A (ja) * 1998-07-08 2002-07-26 Ibiden Co Ltd プリント配線板
JP2002050715A (ja) * 2000-08-03 2002-02-15 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
JP2004518299A (ja) * 2001-02-01 2004-06-17 エプコス アクチエンゲゼルシャフト 電気的構成素子用の基板およびその製造方法
JP2004055624A (ja) * 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法

Also Published As

Publication number Publication date
US7951301B2 (en) 2011-05-31
WO2006000291A1 (de) 2006-01-05
DE102004030800B4 (de) 2017-05-18
DE102004030800A1 (de) 2006-01-26
US20080283488A1 (en) 2008-11-20
CN1973369A (zh) 2007-05-30
JP5145036B2 (ja) 2013-02-13

Similar Documents

Publication Publication Date Title
US7132366B2 (en) Method for fabricating semiconductor components using conductive layer and grooves
US7276783B2 (en) Electronic component with a plastic package and method for production
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US20090288873A1 (en) Wiring board and method of manufacturing the same
JP2008085089A (ja) 樹脂配線基板および半導体装置
US10388607B2 (en) Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
JPH0213949B2 (ja)
JP5145036B2 (ja) セラミック導体路板の形成方法
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
US7071571B2 (en) Semiconductor component having a plastic housing and methods for its production
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
JP2015050307A (ja) 配線基板およびその製造方法
US9420709B2 (en) Coreless board for semiconductor package, method of manufacturing the same, and method of manufacturing semiconductor package using the same
KR101034089B1 (ko) 배선 기판 및 그 제조 방법
CN110868797A (zh) 电路板及其制造方法、半导体元件模板
US20090294971A1 (en) Electroless nickel leveling of lga pad sites for high performance organic lga
US6395994B1 (en) Etched tri-metal with integrated wire traces for wire bonding
JP2015207678A (ja) 配線基板の製造方法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
US20120126352A1 (en) Method for manufacturing semiconductor chips, mounting method and semiconductor chip for vertical mounting onto circuit substrates
JP4115342B2 (ja) 回路配線の形成法
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法
JP2007266040A (ja) 接合部材及びその製造方法ならびに接合構造体及び基体の接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101022

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5145036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

LAPS Cancellation because of no payment of annual fees