JP2004518299A - 電気的構成素子用の基板およびその製造方法 - Google Patents
電気的構成素子用の基板およびその製造方法 Download PDFInfo
- Publication number
- JP2004518299A JP2004518299A JP2002561281A JP2002561281A JP2004518299A JP 2004518299 A JP2004518299 A JP 2004518299A JP 2002561281 A JP2002561281 A JP 2002561281A JP 2002561281 A JP2002561281 A JP 2002561281A JP 2004518299 A JP2004518299 A JP 2004518299A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- component
- ceramic
- multilayer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/058—Holders; Supports for surface acoustic wave devices
- H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Ceramic Products (AREA)
Abstract
Description
フリップチップ技術によって、表面波構成素子を簡単に支持体、例えば基板に固定し、接続することができるようになった。構成素子はここでは機械的に保護されて配置され、全体構成の大きさはさらに低減することができる。このために圧電基板の表面には溶融可能な接点が設けられている。この圧電基板には表面波構成素子が金属化部の形態で実現されている。例えばHTCCセラミックからなるセラミック多層基板であるベースプレートには相応する対向接点が設けられている。この溶解パッドはスルーコンタクト部を介してベースプレートに配置されるか、または金属導体路を介して凝れと接続されている。このようにしてベースプレートの裏面で電気接続を行うことができる。下方を指す金属化部により表面波基板がベースプレートに取り付けられ、溶融突起部(バンプ)によって溶融パッドと溶融接点とがチップ上で接続される。
【0002】
チップ上の構成素子構造はベースプレートから間隔をおいたままであり、チップとベースプレートとの間に形成された中間空間で機械的に保護される。構成素子構造を、ベースプレートにチップを取り付ける前にカバーによって保護し、このカバーを例えば集積方法によって2層の光構造化可能な材料から形成することができる。これにより構成素子構造が環境の影響に対して良好に保護される。構成素子をさらに封印するために、チップを例えばシートまたは層により保護することができる。このシートまたは層は縁部領域でベースプレートと密に終端している。金属層または金属部分層によって、付加的に表面波構成素子の高周波シールドを行うことができる。
【0003】
フリップチップ技術で取り付けられる表面波構成素子がますます小型化するにつれ、ベースプレートおよび使用される組み立て技術に対する要求も増大している。例えば単位面積当たりに比較的多数のバンプ接続が必要であり、このことは従来の安価な方法ではしばしば実現不可能である。バンプおよび導体路をベースプレートに取り付けることは従来、安価にプリント法によって行われていた。これによりバンプ間隔は最小で250μmまで、バンプ直径ないし導体路幅は最小で80μmまで形成可能である。さらに小さな構造をプリントすべき場合には、構造体をベースプレート状で正確に調整することがもはや不可能である。この問題は、ベースプレートのスルーコンタクト部がすでにセラミックグリーンシートの段階で形成されることによりさらに困難となる。焼成によってグリーンシートは最終的な固体セラミックに移行する。従来使用されているHTCCセラミックにより、ここではとりわけ面積の収縮が付随して発生し、これは0.2%以上のエラーとなる。このことは、プリントすべきバンプおよび導体路の確実な調整を不可能にする。
【0004】
本発明の課題は、フリップチップ技術で取り付けるべき構成素子、とりわけ表面波構成素子に対する基板ないしベースプレートを提供し、この基板ないしベースプレートが小型化がさらに進んでも構成素子の確実な調整を可能にするよう構成することである。さらなる課題は、このような基板の製造方法を提供することである。
【0005】
この課題は本発明により、請求項1の構成を有する基板によって解決される。本発明の有利な構成並びに基板の製造方法は後続の請求項に記載されている。
【0006】
本発明は、フリップチップ取付けされた構成素子に対する基板として狂いの少ないセラミックを使用し、場合により必要な導体路およびアンダーバンプ金属化部(溶融パッド)を加算的または減算的方法での光構造化によって基板に、多層金属化部の形態で形成し、その上にバンプを取り付けることを提案する。
【0007】
このような基板によって、250μmのバンプ間隔および80μmのバンプおよび導体路直径に対する下側限界を格段に下回ることができ、これにより簡単に構成素子のさらなる小型化が可能となる。本発明により例えば5×5mm2bの外寸の構成素子を製造することができる。本発明によりフォトリソグラフィックに形成されるアンダーバンプ金属化部上でのバンプの形成は擬似的に自己調整されて行うことができるから、比較的後でのフリップチップ取付けに対するバンプを100μm以下の間隔で形成することができる。さらに本発明により、処理ステップ全体を比較的に高い調整精度で実行することができる。これにより構成素子を高い信頼性と低い歩留まりで製造することができる。
【0008】
本発明で使用される狂いの少ないセラミックは焼成の際に0.1%以下の誤差の収縮を示す。これにより許容公差限界の枠内で金属化部を基板上で、焼成前に取り付けられたスルーコンタクト部に対して相対的に確実に調整することができる。とりわけ狂いの少ないセラミックは例えば選択された非後収縮LTCCセラミック(Low Temperature Cofired Ceramic)である。
【0009】
従来の例えばグリーンシートの打抜によって形成されたスルーコンタクト部は通常は150μmの直径を有する。精度の高い方法では直径100μm、さらには80μmのスルーコンタクト部が形成される。しかし本発明の基板は75μm以下のバンプ直径を有することができるから、バンプを定めるための溶融パッドを直接、基板上に形成するのではなく、これを多層構造で実現し、この多層構造が少なくとも絶縁層を基板の上で、少なくとも導電層を絶縁層の上で包囲すると有利である。このような多層金属化部では簡単に任意の配線パターンおよび溶融パッド幾何形状が実現される。スルーコンタクト部を接触接続するための大面積の接続面は絶縁層により覆うことができ、この絶縁層の上には面積の小さな溶融パッドを、アンダーバンプ金属化部よりも小さな間隔をもって形成することができる。このようにしてセラミック基板に起因する不精度を補償し、比較的小さなバンプ寸法とバンプ間隔を得ることができる。
【0010】
多層金属化部に対する絶縁層は有利には光構造化可能であり、とりわけ有利には感光性のフォトレジストとして調整される。この光構造化可能絶縁層に適するベースポリマーは耐熱性に対して公知のポリイミド、ポリベンゾオキサゾール(PBO)またはベンゾシクロブテン(BCB)とすることができる。これらのポリマーは負に作用するホトレジスト(被照射領域が濡れ、非溶解性であり、その熱的および化学的耐性が高まる)として、または正のレジスト(その溶解性が照射によりとして高まる)として調整することができる。
【0011】
加算的方法では、金属化部がホトレジストまたは光構造化可能絶縁層によってまず定義される。このためにまず基本金属化部を例えばスパッタリングまたは蒸着により取り付けることができる。続いてこれが構造化されたレジスト層またはホトレジスト層により覆われ、この層の中で金属化すべき領域が露出される。基本金属化部を厚くするために、露出された領域に金属化部が溶液から析出される。このためには無電流法も電解法も適し、有利にはこれらの組合せを適用することができる。多層金属化部は例えば付着層または核形成層、急速に成長する導電層、およびその上に通常は金属からなるパッシブ層を含み、この金属は耐酸化性であるか、または薄い酸化層を設けることにより固有パッシブ特性を示す。このような金属化に対しては本発明の対象ではない一連の方法が公知である。
【0012】
同じように可能な減算的方法では金属化が蒸着またはスパッタリングによりまず全面に所望の層厚で被着され、それから初めて例えば構造化されたレジスト層をエッチングマスクとするエッチングによって構造化される。
【0013】
金属化部を光構造化可能な層で正確に定義することは、相応に調整されたホトマスクにより実行可能な画像どおりの露光によって行われる。しかし光構造化可能な層の露光をスキャナのレーザ光によって実行することも可能である。この露光は基板上のオリエンテーションマスクによって自己調整的に実行することができる。
【0014】
本発明の実施形態では、1つまたは複数のスルーコンタクト部を調整マスクとして自己調整的に走査するレーザ露光のために使用することができる。このことは、金属構造体が基板の上ですでに前もって存在するスルーコンタクト部に対して相対的に正確に位置決めされることを保証する。
【0015】
以下本発明を実施例と添付図面に基づき詳細に説明する。
【0016】
図面は、例えば表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【0017】
図面は本発明をよりよく理解するためのものであり、構成素子を縮尺通りには示していない。
【0018】
LTCC材料からなるセラミックグリーンシートには例えば打ち抜きにより、外部接続に対して必要なスルーコンタクト部Dが設けられる。シートは焼成され、このときシートは0.1%以下の正確に定義された側方収縮を有する。図1は、スルーコンタクト部Dの設けられた基板をこの状態で示す。
【0019】
基板Sには次に第1の光構造化可能層P1が全面で被着され、画像どおりに露光され、第1の金属化層が定義される。後で絶縁層としても用いられる光構造化可能層P1は現像後に、第1の金属化部M1に対して設けられた個所で除去される。図2は、すでに光構造化された層P1を備える構成を示す。
【0020】
金属化のためにここでは無電流金属析出によって、および有利には導電増幅によって、第1の光構造化可能層P1により覆われていない領域に薄い金属層M1が析出される。すなわち所要の導電路および溶融パッドの領域である。適切な析出条件によって第1の金属化層M1の厚さ、および金属選択と共にその電流導電性が決められる。
【0021】
次にこの構成上の全面に第1の光構造化可能層P2が被着される。光構造化により第1の金属化層M1で、バンプを収容するための溶融パッド、すなわちアンダーバンプ金属化部である面が露出される。図4は、溶融パッドLPとして設けられた第1の金属化層M1の領域が露出された後の構成を示す。
【0022】
次に溶融パッドLPの上にはバンプBが形成される。これは有利にはハンダとしててきする金属または金属合金、例えば鉛/スズ合金を導電的に析出することにより行われる。導電的析出の際には第2の光構造化可能層P2がマスクとして用いられるから、バンプを形成するためのこの方法は自己調整的である。50から100μmのバンプ寸法に対しては、バンプを形成するためのステンシル印刷も適する。図5はバンプBを形成した後の構成を示す。付加的にこの方法段階で、さらに基板Sの裏面にSMD金属化部Tを形成することもできる。このSMD金属化部により基板Sを後で配線板にハンダ付けすることができる。
【0023】
このようにして予め作製された基板に電気構成素子、例えば表面波構成素子がフリップチップ技術でハンダ付けされる。このために上側に導電構造体Lの形態の構成素子構造(基板に向いた側の構成素子構造体L)を有する圧電チップCがバンプBに載置される。このためにチップCは(下を指す)表面にハンダ付け可能な金属化部を有し、この金属化部が構成素子構造Lに対する接続金属部となる。バンプBを溶融することによりハンダ付けが実行される。図6には、この段階においてチップCの上に実現された表面波構成素子を有する構成が示されている。付加的に図6は、本出願人によりPROTECと称される保護カバーを示している。この保護カバーはカバーキャップと同じように構成素子構造体Lの上に載置される。有利にはカバーは、構成素子構造体Lを包囲するフレームRからなる。このフレームも同時にカバー層Aに対する覆いであり、かつ間隔素子である。このようにして構成素子構造体LはカバーAとチップCとの間の中空空間Hに確実に収容される。
【0024】
PROTECカバーによりすでに構成素子構造体Lは環境の影響に対して十分に保護されているが、チップCをさらに付加的に保護層SSにより覆うことができる。この保護層はチップCの裏面にあり、縁部で最上位の基板層P2と密に終端している。保護層SSは場合により構成素子の上にある多層のシートとすることができる。しかし保護層を構成素子の上で金属析出によって形成し、場合により縁部領域で構造化することも可能である。チップCの縁部領域と基板Sの表面との間の下側部分Uが流動可能な充填物質により満たされる場合には、保護層Cが層として、例えば金属の蒸着またはスパッタリングにより簡単に被着される。
【0025】
図7は、完成した保護層SSを有する構成素子を示す。これまでの方法ステップ全体は面積の大きな基板に複数のチップを1つの作業工程で取り付けるときに有利に利用することができるから、次に個々の構成素子への個別化を行うことができる。図7は、このような個別化された構成素子を示す。この構成素子は環境の影響に対して、とりわけ機械的作用、湿気、ほこりまたは化学粒子に対して保護されている。構成素子の全体寸法はチップの表面よりも僅かに大きいだけである。従ってスペースを非常に節約することができ、出願人によりCSSP(chip Size SAW Package)と称される。
【0026】
1つの実施例だけに基づいて説明したが、本発明のこの実施例に限定されるものではない。基板Sに対して1つの多層構造を選択し、この多層構造において図示のグリーンシートの複数が場合により導体路構造を間に挟んだ構成で1つの比較的厚い多層基板にまとめることができる。基板表面での金属化部の構造も図示の形状を満たす必要はない。任意の構造および厚さの別の金属化層を形成することもできる。さらにこれを溶融パッドの良好な調整に用いることができ、この溶融パッドの上に最終的に自己調整的なバンプが形成される。表面波チップは1つまたは複数のPROTECカバーを有することができる。しかしこのカバーなしで基板に取り付けることもできる。他の構成素子をこのようにして処理し、取付け、保護することもできる。これは例えばICまたはパッシブ構成素子である。保護層SSは単層または多層とすることができる。ここでは1つまたは複数のこの層が金属層を含むことができる。さらに構成素子全体を保護層SSの上方でさらに充填樹脂により覆うか、またはプラスチックを射出することもできる。これは構成素子のさらなる保護に用いられる。
【図面の簡単な説明】
【図1】
表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図2】
表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図3】
表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図4】
表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図5】
表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図6】
表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図7】
表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
Claims (14)
- フリップチップ技術でバンプ(B)により取り付けられた構成素子チップ(C)を上に有する基板において、
基板(S)は狂いの少ないセラミックの少なくとも1つの層を含んでおり、
少なくとも1つの層を通るスルーコンタクト部(D)が設けられており、
該スルーコンタクト部の上には、第1の金属化部が大面積の接続面として配置されており、
基板と接続面とはチップ側で光構造化可能な層により覆われており、
該層には開口部が配置されており、
アンダーバンプ金属化部(M1)が前記開口部に設けられており、
該アンダーバンプ金属化部は接続面と、およびひいてはスルーコンタクト部と接続されており、
前記バンプ(B)は導電的に、または無電流でアンダーバンプ金属化部に析出されている、
ことを特徴とする基板。 - バンプ(B)の間隔は75μm以下である、請求項1記載の基板。
- 基板はLTCCセラミックを含む、請求項1または2記載の基板。
- 基板は、焼成の際に狂いの少ないセラミックを有しており、該セラミックの収縮は焼成後に0.1%より少ない誤差である、請求項1から3までのいずれか1項記載の基板。
- バンプの上にフリップチップ技術でSAW構成素子がハンダ付けされる、請求項1から3までのいずれか1項記載の基板。
- 構成素子(C)は付加的に保護層(SS)によって覆われており、
該保護層は、構成素子の上に載置された1つまたは複数のシート、または金属析出によって形成された保護層のうちから選択される、請求項5記載の基板。 - フリップチップ技術でバンプ(B)によって取付け可能な構成素子チップ(C)に対する基板の製造方法において、
狂いの少ないセラミックグリーンシートにスルーコンタクト部(D)に対する開口部を形成し、
場合により複数のグリーンシートをその間に配置された導体路と共に1つの多層構造(S)にまとめ、
該多層構造を焼成し、
該構造の表面に光構造化により溶融パッド(LP)を、また該溶融パッドをスルーコンタクト部と接続する導体路を定め、導電的および/または無電流の金属析出によって増大する、
ことを特徴とする製造方法。 - グリーンシートとしてLTTCセラミックシートを使用し、該セラミックシートでは焼成収縮が0.1%より少ない誤差である、請求項7記載の方法。
- 光構造化のために全面にホトラッカー層(P1)を被着し、画像どおりに露光し、続いて現像する、請求項7または8記載の方法。
- ホトラッカー層(P1)を画像どおりに露光するため、レーザ光により走査する、請求項9記載の方法。
- 自己調整的にレーザ光により走査し、調整マークとしてスルーコンタクト部(D)を使用する、請求項10記載の方法。
- 導体路と溶融パッド(LP)を多層構造体(M1)に実現し、
該多層構造体に対して少なくとも1つの絶縁層(P1,P2)と導電層(M1)を上下に重ねて形成する、請求項7から11までのいずれか1項記載の方法。 - 光構造化可能な絶縁層(P1,P2)を多層構造体に対して形成し、
該多層構造体はポリイミド、ポリベンゾオキサゾール(PBO)またはベンゾシクロブテン(BCB)から選択される、請求項12記載の方法。 - 溶融パッド(LP)の上に形成されたバンプ(B)に電気構成素子、とりわけ表面波構成素子(C)を、基板に向いた側の表面波構造体(L)を以てハンダ付け可能な金属化部の上に載置し、ハンダ付けする、請求項7から13までのいずれか1項記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10104574.3 | 2001-02-01 | ||
DE10104574A DE10104574A1 (de) | 2001-02-01 | 2001-02-01 | Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung |
PCT/DE2002/000180 WO2002061833A2 (de) | 2001-02-01 | 2002-01-21 | Substrat für ein elektrisches bauelement und verfahren zur herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004518299A true JP2004518299A (ja) | 2004-06-17 |
JP4727904B2 JP4727904B2 (ja) | 2011-07-20 |
Family
ID=7672521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002561281A Expired - Fee Related JP4727904B2 (ja) | 2001-02-01 | 2002-01-21 | 電気的構成素子用の回路構成体およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6909183B2 (ja) |
EP (1) | EP1356518B1 (ja) |
JP (1) | JP4727904B2 (ja) |
CN (1) | CN100380649C (ja) |
DE (1) | DE10104574A1 (ja) |
WO (1) | WO2002061833A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007059470A (ja) * | 2005-08-22 | 2007-03-08 | Sony Corp | 半導体装置およびその製造方法 |
JP2008503885A (ja) * | 2004-06-25 | 2008-02-07 | エプコス アクチエンゲゼルシャフト | セラミック導体路板の形成方法 |
JP2010526456A (ja) * | 2007-04-30 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気部品 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7386600B1 (en) | 1998-09-11 | 2008-06-10 | Lv Partners, L.P. | Launching a web site using a personal device |
US7191247B1 (en) * | 1998-09-11 | 2007-03-13 | Lv Partners, Lp | Method for connecting a wireless device to a remote location on a network |
DE10164494B9 (de) * | 2001-12-28 | 2014-08-21 | Epcos Ag | Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung |
KR100481216B1 (ko) * | 2002-06-07 | 2005-04-08 | 엘지전자 주식회사 | 볼 그리드 어레이 패키지 및 그의 제조 방법 |
DE10246784B4 (de) * | 2002-10-08 | 2013-06-13 | Epcos Ag | Mit akustischen Wellen arbeitendes Bauelement mit geringer Einfügedämpfung und Verfahren zur Herstellung |
US7608789B2 (en) * | 2004-08-12 | 2009-10-27 | Epcos Ag | Component arrangement provided with a carrier substrate |
DE102005008512B4 (de) | 2005-02-24 | 2016-06-23 | Epcos Ag | Elektrisches Modul mit einem MEMS-Mikrofon |
DE102005008514B4 (de) * | 2005-02-24 | 2019-05-16 | Tdk Corporation | Mikrofonmembran und Mikrofon mit der Mikrofonmembran |
DE102005008511B4 (de) * | 2005-02-24 | 2019-09-12 | Tdk Corporation | MEMS-Mikrofon |
KR20080067328A (ko) | 2005-09-06 | 2008-07-18 | 비욘드 블라데스 리미티드 | 3dmc 아키텍처 |
DE102005053765B4 (de) * | 2005-11-10 | 2016-04-14 | Epcos Ag | MEMS-Package und Verfahren zur Herstellung |
DE102005053767B4 (de) * | 2005-11-10 | 2014-10-30 | Epcos Ag | MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau |
US7652374B2 (en) * | 2006-07-31 | 2010-01-26 | Chi Wah Kok | Substrate and process for semiconductor flip chip package |
US20090119115A1 (en) * | 2007-11-05 | 2009-05-07 | Shmuel Shaffer | Customizing A Target Using An Endpoint |
US20130147040A1 (en) * | 2011-12-09 | 2013-06-13 | Robert Bosch Gmbh | Mems chip scale package |
JP6116120B2 (ja) * | 2012-01-24 | 2017-04-19 | 太陽誘電株式会社 | 弾性波デバイス及び弾性波デバイスの製造方法 |
DE102013106353B4 (de) * | 2013-06-18 | 2018-06-28 | Tdk Corporation | Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement |
DE102014103419B4 (de) * | 2014-03-13 | 2018-05-24 | Epcos Ag | Überspannungsableiter mit Schutz vor Erwärmung |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204113A (ja) * | 1995-01-24 | 1996-08-09 | Toshiba Corp | 半導体装置およびその製造方法 |
US5904563A (en) * | 1996-05-20 | 1999-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for metal alignment mark generation |
JPH1126638A (ja) * | 1997-07-09 | 1999-01-29 | Sumitomo Kinzoku Electro Device:Kk | フリップチップ実装用セラミックパッケージ |
US5975408A (en) * | 1997-10-23 | 1999-11-02 | Lucent Technologies Inc. | Solder bonding of electrical components |
JP2000353769A (ja) * | 1999-06-11 | 2000-12-19 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用セラミック基板 |
CN1551720A (zh) * | 2000-06-27 | 2004-12-01 | ���µ�����ҵ��ʽ���� | 陶瓷叠层器件 |
AU2002327799A1 (en) * | 2001-10-01 | 2003-04-14 | Heraeus, Incorporated | Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same |
-
2001
- 2001-02-01 DE DE10104574A patent/DE10104574A1/de not_active Withdrawn
-
2002
- 2002-01-21 US US10/470,117 patent/US6909183B2/en not_active Expired - Lifetime
- 2002-01-21 WO PCT/DE2002/000180 patent/WO2002061833A2/de active Application Filing
- 2002-01-21 JP JP2002561281A patent/JP4727904B2/ja not_active Expired - Fee Related
- 2002-01-21 EP EP02701213.7A patent/EP1356518B1/de not_active Expired - Lifetime
- 2002-01-21 CN CNB028044878A patent/CN100380649C/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008503885A (ja) * | 2004-06-25 | 2008-02-07 | エプコス アクチエンゲゼルシャフト | セラミック導体路板の形成方法 |
JP2007059470A (ja) * | 2005-08-22 | 2007-03-08 | Sony Corp | 半導体装置およびその製造方法 |
JP2010526456A (ja) * | 2007-04-30 | 2010-07-29 | エプコス アクチエンゲゼルシャフト | 電気部品 |
Also Published As
Publication number | Publication date |
---|---|
EP1356518B1 (de) | 2019-03-06 |
CN1511347A (zh) | 2004-07-07 |
CN100380649C (zh) | 2008-04-09 |
US6909183B2 (en) | 2005-06-21 |
EP1356518A2 (de) | 2003-10-29 |
DE10104574A1 (de) | 2002-08-08 |
WO2002061833A2 (de) | 2002-08-08 |
WO2002061833A3 (de) | 2003-06-19 |
US20040058473A1 (en) | 2004-03-25 |
JP4727904B2 (ja) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004518299A (ja) | 電気的構成素子用の基板およびその製造方法 | |
US6181010B1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
JP3554695B2 (ja) | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 | |
KR100217528B1 (ko) | 반도체 칩 패키지 및 그의 제조 방법 | |
JP4685834B2 (ja) | 集積回路デバイス | |
US20060049516A1 (en) | Nickel/gold pad structure of semiconductor package and fabrication method thereof | |
US6958527B2 (en) | Wiring board having interconnect pattern with land, and semiconductor device, circuit board, and electronic equipment incorporating the same | |
JP4709463B2 (ja) | 銘入り素子 | |
JPH10163368A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR19980086518A (ko) | 반도체 장치 및 그 제조방법 | |
US5281772A (en) | Electrical connector having energy-formed solder stops and methods of making and using the same | |
US6905915B2 (en) | Semiconductor device and method of manufacturing the same, and electronic instrument | |
US7241640B1 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
US7038321B1 (en) | Method of attaching a flip chip device and circuit assembly formed thereby | |
JP3320932B2 (ja) | チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法 | |
JPH0864635A (ja) | 半導体装置 | |
JP3057156B2 (ja) | 配線基板とその製造方法 | |
JP3246954B2 (ja) | 回路部品搭載用可撓性回路配線基板の製造法 | |
JPH0766207A (ja) | 表面実装型電子部品及びその製造方法並びに半田付け方法 | |
JPH07297320A (ja) | Bga型半導体装置 | |
JPH11214432A (ja) | 半導体装置およびスペーサ形成方法 | |
JPH0537146A (ja) | 配線基板 | |
JP7416607B2 (ja) | 半導体装置 | |
KR101089840B1 (ko) | 회로 기판 모듈 및 그의 제조 방법 | |
JP5689122B2 (ja) | キャリア装置、このようなキャリア装置を含む構成、および少なくとも1つのセラミック層を含む積層をパターン形成する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070327 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070921 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071221 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080221 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081211 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100824 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100830 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4727904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |