CN1511347A - 电气元件的基片及其制造方法 - Google Patents

电气元件的基片及其制造方法 Download PDF

Info

Publication number
CN1511347A
CN1511347A CNA028044878A CN02804487A CN1511347A CN 1511347 A CN1511347 A CN 1511347A CN A028044878 A CNA028044878 A CN A028044878A CN 02804487 A CN02804487 A CN 02804487A CN 1511347 A CN1511347 A CN 1511347A
Authority
CN
China
Prior art keywords
substrate
solder ball
layer
chip
described method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028044878A
Other languages
English (en)
Other versions
CN100380649C (zh
Inventor
G���Ѷ�����
G·费尔塔格
ض��Ķ�
A·施特尔茨尔
H·克吕格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SnapTrack Inc
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of CN1511347A publication Critical patent/CN1511347A/zh
Application granted granted Critical
Publication of CN100380649C publication Critical patent/CN100380649C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Ceramic Products (AREA)

Abstract

为按倒装法技术装配的元件且尤其是表面波元件提议，采用一种收缩小的陶瓷基片，在该基片上，在必要时通过金属沉积形成多层金属化体。通过自调整的金属沉积，也可以形成焊料球。

Description

电气元件的基片及其制造方法
借助倒装法技术，以比较简单的方式成功地将表面波元件固定在载体如线路板上并接点接通，元件结构同时受到机械保护并且整个结构的尺寸进一步缩小。为此，压电基片在表面上配备有能焊接的接点，在该压电基片上以金属化形式实现了表面波元件。在一基板上，如在由高温共烧(HTCC-)陶瓷制成的多层陶瓷板上，设有对应的对接接点即焊盘。这些焊盘设置在基板通孔之上，或者通过金属印制导线与通孔相连，从而可以实现与基板背面的电气连接。通过向下指的金属化层，表面波芯片被装配在基板上，并且借助焊料凸起或焊料球，在芯片上的可焊接点与焊盘之间建立连接。
在这里，芯片上的元件结构与基板保持一定距离并且在芯片和基板之间形成的中间腔里受到机械保护。也可以在芯片装到基板上之前借助一个覆层对元件结构进行保护，该覆层例如可以按照集成方法由两层可光致结构化的材料制成。因此，元件结构更好地不受环境影响。为了进一步封装元件，可以将芯片盖住，例如用一层膜或在边缘区与该基板密封连接的一层。此外，借助一金属层或金属分层，还可以实现表面波元件的高频(HF-)屏蔽。
随着按倒装法技术装配的表面波元件越来越微型化，对基板和所用结构技术的要求也越来越高。例如，单位面积需要更多的焊料球连接点，而这通常无法再通过传统的价廉方式实现。过去，通过经济方式并借助丝网印刷将焊料球和印刷导线涂覆在基板上。因而，可以产生最小为250μm的焊料球间距和最小达80μm的焊料球直径或印刷导线宽度。若要印制上更小的结构，就无法再准确地调整基板上的结构。这个问题由于在陶瓷生膜状态下已产生基板通孔而变得尖锐。通过烧结，使陶瓷生膜变为最终的坚硬陶瓷。可是，常用的HTCC-陶瓷存在表面收缩问题，它造成超过0.2％的误差。这使得可靠调整待印制焊料球和印制导线变为不可能。
因而，本发明的任务是提供一种用于按倒装法进行涂覆的元件的且尤其是表面波元件的基片或基板，随着微型化的进一步发展，所述基片或基板可以可靠调整元件。另一个任务是制造这样的基片。
按照本发明，通过具有权利要求1特征的基片来完成该任务。本发明的有利实施方式以及基片制造方法见其它的权利要求。
本发明建议，将翘曲小的陶瓷作为用于按倒装法装配的元件的基片，借助光致结构化，通过加或减的方式在基片上呈多层金属化体形式地产生或许需要的印刷导线和焊料球金属化底区(焊盘)并且在其上面加上焊料球。
通过这样的基片，就可以成功地显著小于迄今的250μm的焊料球间距下限和80μm的焊料球直径和印制导线直径的下限，因而可以简单地使元件进一步微型化。按照本发明，例如可以制造出外形尺寸为5毫米见方或更小的元件。由于可以在一个光刻形成的本发明焊料球金属化底区上在一定程度上自调整地形成焊料球，因而可以以小于100μm的间距为随后的倒装装配形成焊料球。因而，根据本发明，可以调整精度更高地实施所有的加工工序，从而可以更可靠且废品少地制造元件。
本发明所用的翘曲小的陶瓷在烧结时显示出误差小于0.1％的收缩，这在允许的公差限范围内允许相对在烧结前加入的通孔对基片上的金属化区进行可靠调整。收缩非常小的陶瓷例如是选用的无收缩LTCC陶瓷(低温共烧陶瓷)。
常见的如通过冲压生膜而产生的通孔的直径通常为150μm，按照要求严格的方法，也可以制造出直径为100μm或甚至80μm的通孔。然而，由于本发明基片可具有小于75μm的焊料球直径，因而，不直接在基片上制成用以限定出焊料球边界的焊盘是有利的，而是按照多层结构方式形成焊盘，它包括至少一个在基片上的绝缘层和至少一个在绝缘层上的导电层。在这种多层金属化体里，可以简单地实现任意的布线图形和焊盘几何形状。用于接通通孔的大面积连接面可以如此被绝缘层覆盖上，即随后可以在该绝缘层上以比焊料球金属化底区更小的间距形成面积更小的焊盘。因此，成功地补偿了因陶瓷基片引起的不精确性，这可以实现更小的焊料球尺寸和焊料球间距。
用于多层金属化的绝缘层最好可以光致结构化并且特别有利地以光敏光刻胶形式来调整。适用于光致结构化绝缘层的基础聚合物可以是以耐高温知名的聚酰亚胺、聚苯并恶唑(PBO)或苯并环丁烯(BCB)。这些聚合物或可以作为照射范围内交联而又不溶解的并且提高耐热性和耐化学性的负性光刻胶，或者作为正性光刻胶来调整，这些聚合物的可溶性可以通过辐照来提高。
按照加的方式，金属化体首先借助光刻胶或光致结构化绝缘层构成边界。为此，可以先涂上一层基础金属化层，例如通过溅射或蒸镀。接着，用一结构化抗蚀层或光刻胶层覆盖该金属化层，在该层中露出要金属化的区域。为使基础金属化层变厚，在露出区域里，从溶液中析出金属化材料。对此，无电流方法和电镀方法都是适用的，它们也可以有利地组合使用。一个多层金属化体例如包括一个粘附层或核心层、一个快速生长的导电层以及在上面还通常有一个由金属构成的钝化层，这种金属是抗氧化的或者具有薄氧化层的它显示出固有钝性。为了得到这样的金属化体，已知有一系列方法，但它们不是本发明的主题。
按照同样可行的减的方式，首先在整个面上通过蒸镀或溅射涂覆上有理想层厚的金属化材料，随后才进行结构化，例如通过借助作为蚀刻掩模的结构化抗蚀层来进行蚀刻。
以光致结构化层的形式准确确定金属化材料的几何形状可借助成图曝光来实现，这种曝光可以利用相应调整的光学掩模来实施。不过，也可以借助扫描式激光器照射来进行光致结构化层的曝光，这种激光器照射可借助基片上的定向标记来自调整地进行。
在本发明的一实施方式中，可以将一个或多个通孔作为调整标记地用于自调整的扫描式激光器照射。这就保证了在基片层上相对已经有的通孔来准确地相对定位金属化结构。
以下，根据一个实施例和所属七张图来详细描述本发明。
附图以横断面示意图示出了在制造如装配有表面波元件的本发明基片时的不同加工过程阶段。
附图只用于更好地理解发明，它没有按比例地示出各部件。
由低温共烧陶瓷材料(LTCC材料)制成的陶瓷生膜例如通过冲压而具有外接通所需的通孔D。对膜进行烧结，在此，它具有精确按照规定的且误差小于0.1％的横向收缩。图1表示在该状态下的且具有通孔D的基片。
现在，在基片S的整个面上涂上一个可光致结构化的第一层P1并按照图形来曝光，以便限定出一个第一金属化层M1。也起到随后的绝缘层作用的光致结构化层P1在显影后在规定地点被除去，这些地点是为第一金属化层M1设定的。图2表示具有已光致结构化的层P1的结构。
在这里，为了金属化，借助无电流的金属沉积并最好借助电镀强化，在这些未被可光致结构化的第一层P1盖住的区域里沉积一个薄金属层M1，也就是说，在所需的印制导线和焊盘的区域里。通过适当的沉积条件，确定第一金属化层M1的厚度并与金属选择结合地共同确定金属化层的导电性。
现在，在该结构的整个表面上涂上一个可光致结构化的第二层P2。通过光致结构化，露出第一金属化层M1的面，这些面就是用于接纳焊料球的焊盘，即焊料球金属化底区。图4表示在露出第一金属化层M1的作为焊盘LP区域后的结构。
现在，在焊盘LP上形成焊料球B，这最好是通过电镀沉积适用作焊料的金属或合金如铅合金/锡合金来完成。由于可光致结构化的第二层P2在电镀沉积时用作掩模，因而，该方法自调整地用于产生焊料球。用于产生焊料球的掩模印刷也适用于产生50-100μm的焊料球尺寸。图5表示在产生焊料球B后的结构。此外，在此加工步骤里，还可以在基片S的背面上形成SMD金属化层T，借助该金属化层，可随后将基片S焊到一线路板上。
现在，在已完成准备工作的基片上，以倒装法技术焊上一个电气元件如一表面波元件。为此，如此将表面具有成导电结构形式的元件结构L的压电芯片C放置到焊料球B上，即元件结构L朝向基片S。为此，芯片C在(指向下的)表面上具有能焊接的金属化层，它们就是用于元件结构L的连接金属化层。通过使焊料球B熔化来进行焊接。图6表示在这种情况下在芯片C上已完成了表面波元件装配的结构。此外，图6示出一个被本申请人称为PROTEC的保护盖，它就象罩盖那样放置在元件结构L的上面。保护盖最好包括一个围绕元件结构的框R，这个框同时也是盖层A的支承部和间隔件。这样一来，元件结构L被可靠安置在盖层A和芯片C之间的空隙H里。
尽管已用PROTEC盖充分保护元件结构L而使其不受环境影响，但芯片C还可以附加地用一个保护层SS盖住。该保护层位于芯片C背面上并在边缘处与最上面的基片层P2紧密连接。保护层SS可以是一层，但必要时是多层，置于元件上的薄膜。但也可以通过材料沉积而在元件上形成保护层，必要时，在边缘区里进行结构化。如果在芯片C的边缘区和基片S表面之间的根切槽U用可流动填料填满，其中以层的方式在填料上可以简单地涂上保护层C，如通过蒸镀或溅射金属，则可以促成上述结构化。
图7表示带有已完成的保护层SS的元件。由于最好有效地实施了目前所有的加工步骤，其中在一道工序里，在大表面基片上装上多个芯片，所以现在可以细分为独立元件。图7表示这样一个细分出的元件，该元件有效地受到防护而不受环境影响，尤其是机械作用、湿度、粉尘或化学物品的影响。元件的总尺寸只略大于芯片表面，因而非常省地，本申请人称其为CSSP(Chip Size SAW Package芯片级表面声波微件)。
尽管只根据一个实施例进行了说明，但本发明不局限于此。尤其是，可以为基片S选择一种多层结构，其中这些所示生膜中的多个或许在中间设有印制导线结构的情况下被结合成一个较厚的多层基片。基片表面上的金属化体结构也不一定符合所示形状。也可以制成有任意结构和厚度的其它金属化层。最后，这可用于焊盘的更好调整，在焊盘上，最终自调整地产生焊料球。表面波芯片可以有一个或多个PROTEC盖，但也可以没有盖地被装在基片上。也可以按这种方式来加工、装配和保护另一个元件，如一个集成电路元件(IC)或者可以是一个无源元件。保护层SS可以是一层的或是多层的，其中一层或多层可以包括一个金属层。此外，可以在保护层SS之上用浇注树脂覆盖整个元件，或将塑料物质注塑到元件周围，这用于进一步保护元件。

Claims (12)

1.基片，在该基片之上按倒装法技术并借助焊料球(B)装有元件(C)即芯片，其特征在于，基片(S)包括至少一层翘曲小的陶瓷；设有一些穿过所述至少一层的通孔(D)；在该基片上，在芯片侧设有焊料球金属化底区(M1)，它们通过印制导线与通孔连接；这些焊料球(B)是通过电镀沉积方式或无电流沉积方式由一多层金属化层(M1)构成。
2.按权利要求1所述的基片，其中，焊料球(B)的间距小于75μm。
3.按权利要求1或2所述的基片，其中，该基片包括低温共烧陶瓷(LTCC)。
4.按权利要求1-3之一所述的基片，其中，该基片(S)包括一种在烧结时翘曲小的陶瓷，在烧结后的陶瓷收缩具有小于0.1％的误差。
5.用于制造可按照倒装法技术并借助焊料球(B)来安装的元件即芯片(C)的方法，其中在一层翘曲小陶瓷生膜中形成用于通孔金属化的孔(D)；其中在必要时，将多层生膜以及设置于其中的印制导线结合成一个多层结构(S)；其中在必要时，对该多层结构进行烧结；其中在该结构的表面上通过光致结构化限定出焊盘(LP)的边界和这些与通孔相连的印制导线，并借助金属电镀沉积方式和/或无电流沉积方式来加强。
6.按权利要求5所述的方法，其中，一低温共烧陶瓷(LTCC)膜被用作所述生膜，其中烧结收缩造成小于0.1％的误差。
7.按权利要求5或6所述的方法，其中，为了光致结构化，在整个面上涂上一层光刻胶层(P1)并成图形地曝光并接着显影。
8.按权利要求7所述的方法，其中，为了成图形地曝光光刻胶层(P1)，进行扫描式激光器照射。
9.按权利要求8所述的方法，其中，进行自调整的扫描式激光器照射，在此，通孔(D)被用作调整记号。
10.按权利要求5-9之一所述的方法，其中，印制导线和焊盘(LP)是在一个多层结构(M1)中实现的，为此，重叠地形成至少一个绝缘层(P1，P2)和一个导电层(M1)。
11.按权利要求10所述的方法，其中，为该多层结构形成一些可光致结构化的绝缘层(P1，P2)，它们是从聚酰亚胺、聚苯并恶唑或苯并环丁烯中选出的。
12.按权利要求5-11之一所述的方法，其中，在焊盘(LP)上产生的焊料球(B)上，如此加上并焊上一个电气元件且尤其是一个表面波元件(C)，即表面波结构(L)朝向该基片并且通过它的能焊接的金属化层来进行焊接。
CNB028044878A 2001-02-01 2002-01-21 电气元件的基片及其制造方法 Expired - Fee Related CN100380649C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10104574.3 2001-02-01
DE10104574A DE10104574A1 (de) 2001-02-01 2001-02-01 Substrat für ein elektrisches Bauelement und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
CN1511347A true CN1511347A (zh) 2004-07-07
CN100380649C CN100380649C (zh) 2008-04-09

Family

ID=7672521

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028044878A Expired - Fee Related CN100380649C (zh) 2001-02-01 2002-01-21 电气元件的基片及其制造方法

Country Status (6)

Country Link
US (1) US6909183B2 (zh)
EP (1) EP1356518B1 (zh)
JP (1) JP4727904B2 (zh)
CN (1) CN100380649C (zh)
DE (1) DE10104574A1 (zh)
WO (1) WO2002061833A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496168B (zh) * 2006-07-31 2011-06-01 智识投资基金27有限责任公司 用于半导体倒装芯片封装的衬底和过程
CN104136364A (zh) * 2011-12-09 2014-11-05 罗伯特·博世有限公司 微机电系统芯片尺寸封装

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7386600B1 (en) 1998-09-11 2008-06-10 Lv Partners, L.P. Launching a web site using a personal device
US7191247B1 (en) * 1998-09-11 2007-03-13 Lv Partners, Lp Method for connecting a wireless device to a remote location on a network
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
KR100481216B1 (ko) * 2002-06-07 2005-04-08 엘지전자 주식회사 볼 그리드 어레이 패키지 및 그의 제조 방법
DE10246784B4 (de) * 2002-10-08 2013-06-13 Epcos Ag Mit akustischen Wellen arbeitendes Bauelement mit geringer Einfügedämpfung und Verfahren zur Herstellung
DE102004030800B4 (de) * 2004-06-25 2017-05-18 Epcos Ag Verfahren zur Herstellung einer keramischen Leiterplatte
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
JP2007059470A (ja) * 2005-08-22 2007-03-08 Sony Corp 半導体装置およびその製造方法
KR20080067328A (ko) 2005-09-06 2008-07-18 비욘드 블라데스 리미티드 3ｄｍｃ 아키텍처
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102007020288B4 (de) * 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
US20090119115A1 (en) * 2007-11-05 2009-05-07 Shmuel Shaffer Customizing A Target Using An Endpoint
JP6116120B2 (ja) * 2012-01-24 2017-04-19 太陽誘電株式会社 弾性波デバイス及び弾性波デバイスの製造方法
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
DE102014103419B4 (de) * 2014-03-13 2018-05-24 Epcos Ag Überspannungsableiter mit Schutz vor Erwärmung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204113A (ja) * 1995-01-24 1996-08-09 Toshiba Corp 半導体装置およびその製造方法
US5904563A (en) * 1996-05-20 1999-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal alignment mark generation
JPH1126638A (ja) * 1997-07-09 1999-01-29 Sumitomo Kinzoku Electro Device:Kk フリップチップ実装用セラミックパッケージ
US5975408A (en) * 1997-10-23 1999-11-02 Lucent Technologies Inc. Solder bonding of electrical components
JP2000353769A (ja) * 1999-06-11 2000-12-19 Sumitomo Metal Mining Co Ltd 半導体素子搭載用セラミック基板
CN1551720A (zh) * 2000-06-27 2004-12-01 ���µ�����ҵ��ʽ���� 陶瓷叠层器件
AU2002327799A1 (en) * 2001-10-01 2003-04-14 Heraeus, Incorporated Self-constrained low temperature glass-ceramic unfired tape for microelectronics and methods for making and using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496168B (zh) * 2006-07-31 2011-06-01 智识投资基金27有限责任公司 用于半导体倒装芯片封装的衬底和过程
CN104136364A (zh) * 2011-12-09 2014-11-05 罗伯特·博世有限公司 微机电系统芯片尺寸封装

Also Published As

Publication number Publication date
EP1356518B1 (de) 2019-03-06
CN100380649C (zh) 2008-04-09
US6909183B2 (en) 2005-06-21
EP1356518A2 (de) 2003-10-29
JP2004518299A (ja) 2004-06-17
DE10104574A1 (de) 2002-08-08
WO2002061833A2 (de) 2002-08-08
WO2002061833A3 (de) 2003-06-19
US20040058473A1 (en) 2004-03-25
JP4727904B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
CN100380649C (zh) 电气元件的基片及其制造方法
US5875100A (en) High-density mounting method and structure for electronic circuit board
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
US5336928A (en) Hermetically sealed packaged electronic system
RU2327311C2 (ru) Способ встраивания компонента в основание
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
US8912638B2 (en) Semiconductor device with hollow structure
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
JPH0364925A (ja) 集積回路チツプ実装構造及びその形成方法
US20080041621A1 (en) Circuit board structure and method for fabricating the same
US20110010932A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
EP0145862B1 (en) Metallization of a ceramic substrate
KR20030050400A (ko) 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
US20090107708A1 (en) Electronic parts substrate and method for manufacturing the same
US8841763B2 (en) Three-dimensional system-in-a-package
US5843806A (en) Methods for packaging tab-BGA integrated circuits
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
JPH0217948B2 (zh)
US20060261462A1 (en) Semiconductior package substrate with embedded resistors and method for fabricating same
US11792937B2 (en) Component built-in wiring substrate
JP2011258847A (ja) 部品内蔵基板の製造方法及び部品内蔵基板
KR20220149524A (ko) 배선 회로 기판
JPH10270815A (ja) 配線基板及びその製造方法
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170911

Address after: American California

Patentee after: Snaptrack, Inc.

Address before: Munich, Germany

Patentee before: Epcos Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

Termination date: 20210121

CF01 Termination of patent right due to non-payment of annual fee