JP4709463B2 - 銘入り素子 - Google Patents

銘入り素子 Download PDF

Info

Publication number
JP4709463B2
JP4709463B2 JP2001575408A JP2001575408A JP4709463B2 JP 4709463 B2 JP4709463 B2 JP 4709463B2 JP 2001575408 A JP2001575408 A JP 2001575408A JP 2001575408 A JP2001575408 A JP 2001575408A JP 4709463 B2 JP4709463 B2 JP 4709463B2
Authority
JP
Japan
Prior art keywords
layer
contrast
metal
nickel
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001575408A
Other languages
English (en)
Other versions
JP2003530771A (ja
Inventor
シュテルツル アロイス
クリューガー ハンス
クリストゥル エルンスト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2003530771A publication Critical patent/JP2003530771A/ja
Application granted granted Critical
Publication of JP4709463B2 publication Critical patent/JP4709463B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/028—Including graded layers in composition or in physical properties, e.g. density, porosity, grain size
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F3/00—Labels, tag tickets, or similar identification or indication means; Seals; Postage or like stamps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F7/00—Signs, name or number plates, letters, numerals, or symbols; Panels or boards
    • G09F7/16—Letters, numerals, or other symbols adapted for permanent fixing to a support
    • G09F7/165—Letters, numerals, or other symbols adapted for permanent fixing to a support obtained by a treatment of the support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00—Duplicating or marking methods; Sheet materials for use therein
    • B41M5/24—Ablative recording, e.g. by burning marks; Spark recording
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Laminated Bodies (AREA)
  • Laser Beam Processing (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

【０００１】
本発明は素子、例えば微細な受動素子に関する。
【０００２】
電気的または電子的な受動素子を識別するために、これらの素子には通常、銘が表記されている。これはメーカ名、素子の型番または仕様、および場合により製造シリアル番号または商標などを知らせるものである。充分に大きな面積をこの表記に使用できる比較的大きな素子であれば、これは簡単に例えばプレスなどによって刻印できる。しかし１ｍｍよりも小さい寸法の素子では、銘の作成に充分な表記面積が得られない。代替手段としてこれらの素子には最小サイズでの表記が可能となるレーザーを用いて銘を表記することができる。
【０００３】
ただし、銘の表記用の表面に金属層を有する微細な素子でレーザーにより銘を表記すると、きわめて読み取りにくくなるかまたは全く刻印できなくなる。なぜならその位置で材料を除去することによって充分なコントラストが得られないからである。
【０００４】
したがって本発明の課題は、充分なコントラストで銘を表記できる金属の被覆層を備えた素子を提供することである。
【０００５】
この課題は本発明の請求項１の特徴を有する素子により解決される。本発明の有利な実施形態は従属請求項から得られる。
【０００６】
すなわち表記用の表面に金属層、特に金属の被覆層を有する素子では、金属層の上方にレーザーによって除去可能なコントラスト層を設ける。このようにすれば、コントラスト層をレーザーを用いて局所的に除去することにより良好に読み取り可能な銘を簡単に作成することができ、光コントラストも高くなる。
【０００７】
コントラスト層については基本的に、簡単に構成でき、金属の被覆層に対して良好な光コントラストを有する全ての層を考えることができる。簡単に製造できるのは、例えば素子の製造ステップと互換性のあるステップで製造可能なコントラスト層である。特に有利には、被覆層の製造をシームレスに素子の製造プロセス中に導入でき、素子の製造方法の先行のステップに必要な装置と同じものを利用できるとよい。
【０００８】
本発明の有利な実施形態では、コントラスト層が直接に金属の被覆層の製造後に形成され、有利にはコントラスト層は前述の場合と同様に金属の被覆層とは光特性の異なる金属層である。２つの金属層の相違点は例えば金属層の反射特性として得られ、これは特に層のモディフィケーションまたは微細構造に依存している。これに代えてまたはこれに加えて、金属層のコントラスト層の色を異ならせたり、層ごとに異なる色の金属を使用したりしてもよい。
【０００９】
コントラスト層については他の金属を選択することもできる。例えばレジスト層、特に黒色に色づけされたレジスト層を使用することができる。一般にコントラスト層は金属層とは異なる色であるかまたは黒色層であると有利である。
【００１０】
純粋な金属を相互に重畳することにより層のコンビネーションが形成される。この層コンビネーションではレーザーでの表記により良好な光コントラストが形成され、これは例えば連続的に同様の装置を用いて被着することができる。例えば
ａ）銅／光沢ニッケル／黒ニッケル
ｂ）光沢銅（Glanzkupfer）／ニッケル／黒ニッケル
ｃ）銅／ニッケル（マット）／ニッケル（グレー）
ｄ）銅／アルミニウム／陽極処理アルミニウム
が挙げられる。これらの層のコンビネーションは付加的に金属の被覆層の上方に被着される。前述の積層体のうち１つまたは２つの金属層が被覆層を形成しているか、または被覆層の機能を担当している。
【００１１】
有利な層コンビネーションは、２つの異なるモディフィケーションが同一の金属を含む構成である。これらの層は例えば異なる製造条件により形成される。金属層をスパッタリング、無電流析出または電気化学的析出により被着する際には、プロセスパラメータまたは堆積条件が変化することにより、例えば相応の層の光特性が調整される。
【００１２】
連続的に被着されかつ金属層（および被覆層）を含む積層体は相互に光コントラストを形成し、レーザーによりその一部が除去される。この積層体は異なる色の複数の金属を含む次のような金属の組み合わせである。
【００１３】
ｅ）ニッケル／金
ｆ）銅／ニッケル
ｇ）銅／アルミニウム
ｈ）銅／錫
ｉ）銅／銀
異なる色の金属層の組み合わせのうち、少なくとも下方の層は金属の被覆層または金属の被覆層の一部であり、これらの堆積条件は有利には等しい。ここでのコントラストはレーザー表記の後に残る金属層領域を形成する金属層の色が異なることによるのみで充分であるが、色のコントラストに加えてさらに反射のコントラストを形成することもできる。有利には上方の層（コントラスト層）の反射の度合が低く、下方の層すなわちレーザー除去によって露出される層の反射の度合がこれよりも高い特性を有するように構成する。
【００１４】
レジスト、例えば黒色のレジストから成るコントラスト層を被着するには電気泳動法が適している。この手法には種々のレジストを適用することができ、その際にもコントラストのほかは材料や組成に特別な要求は課されない。またレジストを含むコントラスト層を印刷法、滴加法または射出成形法により設けることもできる。
【００１５】
有利には本発明は、機能層として金属の被覆層を有するかまたは必要とする素子に適用される。この種の金属の被覆層は有利には金属のカバーキャップである。金属のカバーキャップに代えて任意の素子が内部に配置された金属のケーシングまたはその一部であってもよい。金属の被覆層は例えば電磁ビームに対する遮蔽層として使用される。この種の遮蔽は素子そのものから電磁ビームが放射されるのを阻止するために必要である。また外部から作用する電磁ビームの遮蔽に用いられる金属の被覆層を有する素子を構成することができる。これは例えば電磁ビームに敏感な素子に適用される。したがって有利には本発明の素子の例として高周波数で動作する素子、例えばＨＦ領域の表面波素子が挙げられる。
【００１６】
以下に本発明を実施例と添付図とに則して詳細に説明する。
【００１７】
図１には多層のメタライゼーションを有する支持体上に被着された素子の断面概略図が示されている。図２には多層のメタライゼーション内に形成された銘の断面概略図が示されている。
【００１８】
実施例の説明
図１には表面波素子における本発明の有利な実施例が示されている。ここでの表面波素子は例えばフリップチップ技術で基板２上に被着された表面波フィルタである。この場合圧電基板１が活性の素子構造体６を支持しており、適切なはんだ付け接続部５（バンプ）を介して下向きにパネル２に接合されている。これにより基板２とパネルとの間の素子構造体がパネルに対する内径で保護されて配置されている。有利には複数の素子がパネル上に被着されており、全ての被覆層が設けられた後にダイシングされる。付加的に前述のように活性の素子構造体６をカバーキャップ７によって被覆することもできる。このカバーキャップは本出願人がＰＲＯＴＥＣの名称で提供している集積プロセスを用いて素子基板１（チップ）の表面に直接に形成される。素子構造体６の上方には中空スペースが残され、プロセス中も基板は機械的に保護される。
【００１９】
バンプ５は活性の素子構造体６に導電接続されたチップ１上の端子パッド９とベース基板２上のアンダーバンプメタライゼーションとを接続している。パネル内のスルーコンタクト３を介してパネル２の下方側でのメタライゼーション端子１０への導電接続が形成され、これにより素子と例えばプリント配線板またはモジュール上に形成されたＳＭＤ構造の回路とを接続することができる。パネルはプラスティックまたはセラミックまたは有利にはこれら２つの層から形成される。これらの層のあいだにメタライゼーション面が形成され、これにより導体路を交差なしに接続することができる。さらにこれにより相互に側方へずらされたスルーコンタクト３を形成することができ、直線状にパネル２を貫通するスルーコンタクトに比べて気密に製造することができる。
【００２０】
電磁ビームを遮蔽するために、素子基板の裏面に複数の層１１〜１４を有する金属層が被着されており、パネル２が気密に閉鎖され、また素子全体が密封されている。このために前述のステップで封止剤としてアンダフィラ１５が使用される。このアンダフィラは素子基板１をリング状に包囲し、少なくとも素子基板の外側領域で素子基板１とパネル２とのあいだの露出領域を閉鎖する（図１を参照）。アンダフィラ１５は液状の封止材料、例えばレジストまたは樹脂を塗布および硬化することにより形成される。また封止のために素子および基板にプラスティックフィルム、金属フィルム、ラミネートフィルム（図示されていない）を密に突き合わせてもよい。
【００２１】
素子基板１または場合によりフィルムを用いた封止に対して金属の被覆層を使用することができる。これは例えば金属フィルムのかたちで行われる。金属層はまた多層ラミネートフィルムの外側の層であってもよく、これを素子の封止に使用する。また金属の被覆層をメタライゼーションおよび続く電気化学的強化により形成することもできる。これは有利にはコントラスト層（第２の金属層）を形成するのと同じプロセスで行われる。
【００２２】
まずメタライゼーションすべき表面（チップ１の裏面、アンダフィラ１５の表面、および被着されたチップ１に隣接して露出されたパネル２の表面）が例えばＰｄＣｌ２溶液により僅かに高い温度で活性化される。活性化された表面には第１の層として化学的なメタライゼーションが無電流で堆積される。例えば強アルカリ性の化学銅槽において約２〜３μｍの厚さの銅層１１が堆積される。
【００２３】
銅層１１は続いて電気化学的に、例えば室温で酸性の銅槽における別の銅層１２により強化される。パシベーション層としてさらに酸性のマットニッケル槽においてニッケル層１３が堆積され、この層が後の表記のコントラストに対する部分層となる。これに対応するコントラスト層として、さらに、酸性の黒ニッケル槽において約０．３μｍ厚さの薄い黒ニッケルめっきが行われる。
【００２４】
図２にはレーザー、例えばＮｄＹＡＧレーザーを用いた選択露光により、コントラスト層１４の一部を選択的に除去することが示されている。これは暗い黒ニッケル層の高い吸収能により支援される。露出領域には金属光沢を有するニッケル層１３の表面が表れ、黒ニッケル層１４の残っている層領域に対して良好に認識可能なコントラストが形成される。
【００２５】
図示のように、本発明は有利には、本出願人がＣＳＳＰプロセス（Chip Sized SAW Package）と称しているプロセスにしたがって被着される被覆部を備えた素子に使用される。フリップチップ技術によりパネル２上に被着される素子基板１は従来の技術とは異なってパネル２とほぼ同じ寸法を有しており、このため素子のメタライゼーションおよび素子パッケージのさらなる微細化を達成できる。共通にパネル２上に被着され、本発明により被覆された複数の素子は続いてダイシングされる。これは例えばはんだ付けされた素子基板のあいだの切り離し位置１６をソーダイシングすることにより行われる（図１を参照）。
【００２６】
もちろん本発明はＯＦＭ素子への適用のみに限定されない。有利には本発明は、使用できる表面が小さすぎて従来の印刷表記が不可能であった素子や、金属の被覆層に直接レーザー表記することのできなかった素子、またコントラストの低かった素子など、種々の微細な素子に使用することができる。
【図面の簡単な説明】
【図１】 支持体上に被着された素子の断面概略図である。
【図２】 多層のメタライゼーション内に形成された銘の断面概略図である。

Claims (16)

  1. 金属の被覆層（１１、１２、１３）の上方に少なくとも１つの別の金属層が前記金属の被覆層に対する光コントラストを形成するコントラスト層（１４）として配置されており、
    前記コントラスト層の所定の領域（１７）が除去され、被覆層（１３）が露出されてレーザーでの銘表記が作成される、
    ことを特徴とする金属の被覆層を備えた素子。
  2. 光コントラストは被覆層（１３）が反射層でありかつコントラスト層（１３）がマット層であるか、または被覆層がマット層でありかつコントラスト層が反射層であることにより得られる、請求項１記載の素子。
  3. 光コントラストは被覆層（１３）の色とコントラスト層（１４）の色とが異なることにより得られる、請求項１または２記載の素子。
  4. コントラスト層（１４）は黒色層であり、被覆層（１３）は金属光沢を有する層である、請求項１から３までのいずれか１項記載の素子。
  5. コントラスト層（１４）は黒ニッケル層である、請求項１から４までのいずれか１項記載の素子。
  6. 被覆層（１３）およびコントラスト層（１４）の組み合わせは、Ｎｉ／Ａｕ；Ｃｕ／Ｎｉ；Ｃｕ／Ａｌ；Ｃｕ／Ｓｎ；Ｃｕ／Ａｕの材料コンビネーションのうちのいずれかである、請求項１から５までのいずれか１項記載の素子。
  7. ＨＦ遮蔽被覆層（１１、１２、１３）を有するＯＦＷ素子として構成されている、請求項６記載の素子。
  8. フリップチップ技術でパネル（２）上に固定されており、金属の被覆層（１３）が素子の裏面（１）に被着されており、当該の素子がパネル（２）に対して密閉されている、請求項７記載の素子。
  9. 金属の被覆層を素子上に被着するステップと、
    少なくとも１つの金属のコントラスト層を前記被覆層の被着後に直接に当該の被覆層上に被着するステップであって、前記コントラスト層の光特性と前記金属の被覆層の光特性とが異なるようにコントラスト層を選択するか、またはそのような条件でコントラスト層を形成するステップと、
    レーザーにより少なくとも１つの前記コントラスト層の層領域を除去し、前記被覆層を露出させて、光コントラストを生じる銘表記またはマークを素子上に形成するステップと、を有する
    ことを特徴とする素子に銘表記を形成する方法。
  10. 前記被覆層および少なくとも１つの前記コントラスト層の被着に同じ装置を使用する、請求項９記載の方法。
  11. 前記被覆層および前記コントラスト層の被着を無電流の堆積プロセスまたは電気化学的な堆積プロセスにより行う、請求項９または１０記載の方法。
  12. 前記金属層の被着をスパッタリングプロセスにより行う、請求項９または１０記載の方法。
  13. 前記被覆層と前記コントラスト層とで異なる層の光特性をプロセスパラメータまたは堆積条件を変更することにより調整する、請求項１１または１２記載の方法。
  14. 前記被覆層と前記コントラスト層とで異なる組成をプロセスパラメータまたは堆積条件を変更することにより調整する、請求項１１または１２記載の方法。
  15. 前記被覆層および前記コントラスト層は相互に異なる金属色のシーケンスの
    ａ）ニッケル／金
    ｂ）銅／ニッケル
    ｃ）銅／アルミニウム
    ｄ）銅／錫
    ｅ）銅／銀
    の積層体を有しており、該積層体は連続して被着される、請求項９から１２までのいずれか１項記載の方法。
  16. ａ）銅／光沢ニッケル／黒ニッケル
    ｂ）光沢銅／ニッケル／黒ニッケル
    ｃ）銅／ニッケル（マット）／ニッケル（グレー）
    ｄ）銅／アルミニウム／陽極処理アルミニウム
    の層コンビネーションのうちいずれか１つを形成し、当該の層コンビネーションをコントラスト層として前記金属の被覆層上に被着するか、または前記積層体のうち少なくとも１つの金属層を前記被覆層の一部とする、請求項９から１５までのいずれか１項記載の方法。
JP2001575408A 2000-04-05 2001-03-05 銘入り素子 Expired - Lifetime JP4709463B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10016867A DE10016867A1 (de) 2000-04-05 2000-04-05 Bauelement mit Beschriftung
DE10016867.1 2000-04-05
PCT/DE2001/000833 WO2001078041A1 (de) 2000-04-05 2001-03-05 Bauelement mit beschriftung

Publications (2)

Publication Number Publication Date
JP2003530771A JP2003530771A (ja) 2003-10-14
JP4709463B2 true JP4709463B2 (ja) 2011-06-22

Family

ID=7637633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001575408A Expired - Lifetime JP4709463B2 (ja) 2000-04-05 2001-03-05 銘入り素子

Country Status (6)

Country Link
US (1) US6838739B2 (ja)
EP (1) EP1269450B1 (ja)
JP (1) JP4709463B2 (ja)
CN (1) CN1193325C (ja)
DE (2) DE10016867A1 (ja)
WO (1) WO2001078041A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
FR2849949B1 (fr) * 2003-01-13 2006-11-03 Marc Degand Plaque d'identification inalterable
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
US6992400B2 (en) * 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US7608789B2 (en) 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102005007608B4 (de) * 2005-02-18 2017-09-21 Epcos Ag Anordnung aufweisend einen Kondensator und eine Schablone
DE102005008511B4 (de) * 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008514B4 (de) * 2005-02-24 2019-05-16 Tdk Corporation Mikrofonmembran und Mikrofon mit der Mikrofonmembran
US20060261607A1 (en) * 2005-05-19 2006-11-23 Kromkowski Joseph S Security seal with peel off label
DE102005053767B4 (de) * 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102006019118B4 (de) 2006-04-25 2011-08-18 Epcos Ag, 81669 Bauelement mit optischer Markierung und Verfahren zur Herstellung
US7615404B2 (en) * 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
AU2011212210A1 (en) 2010-02-04 2012-09-13 Microbonds Inc. Metal graphic and method to produce a metal graphic
ITMI20101415A1 (it) 2010-07-29 2012-01-30 St Microelectronics Srl Circuiti integrati tracciabili e relativo metodo di produzione
CN105702664A (zh) * 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
CN107535078B (zh) * 2015-05-20 2020-03-31 株式会社村田制作所 高频模块
DE102018116821A1 (de) * 2018-07-11 2020-01-16 Osram Opto Semiconductors Gmbh Elektronisches Halbleiterbauelement und Verfahren zur Herstellung eines elektronischen Halbleiterbauelements
US20200388576A1 (en) * 2019-06-10 2020-12-10 Intel Corporation Layer for etched identification marks on a package
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247087A (ja) * 1989-03-17 1990-10-02 Fujitsu Ltd バーコードの書き込み方法
JPH11156565A (ja) * 1997-11-28 1999-06-15 Toshiba Corp 金属層へのマーク付け方法と金属層および半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3939575C2 (de) * 1989-11-30 1994-03-03 Dornier Luftfahrt Verfahren zur Herstellung eines metallischen Streifencodeträgers
JPH06142952A (ja) * 1992-11-05 1994-05-24 Toshiba Corp レーザマーキング加工方法
US6242842B1 (en) * 1996-12-16 2001-06-05 Siemens Matsushita Components Gmbh & Co. Kg Electrical component, in particular saw component operating with surface acoustic waves, and a method for its production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02247087A (ja) * 1989-03-17 1990-10-02 Fujitsu Ltd バーコードの書き込み方法
JPH11156565A (ja) * 1997-11-28 1999-06-15 Toshiba Corp 金属層へのマーク付け方法と金属層および半導体装置

Also Published As

Publication number Publication date
WO2001078041A1 (de) 2001-10-18
US20030047806A1 (en) 2003-03-13
DE50114686D1 (de) 2009-03-19
US6838739B2 (en) 2005-01-04
CN1193325C (zh) 2005-03-16
JP2003530771A (ja) 2003-10-14
DE10016867A1 (de) 2001-10-18
EP1269450A1 (de) 2003-01-02
EP1269450B1 (de) 2009-01-28
CN1422418A (zh) 2003-06-04

Similar Documents

Publication Publication Date Title
JP4709463B2 (ja) 銘入り素子
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JPS62216259A (ja) 混成集積回路の製造方法および構造
US20060049516A1 (en) Nickel/gold pad structure of semiconductor package and fabrication method thereof
JPH10163368A (ja) 半導体装置の製造方法及び半導体装置
US6909183B2 (en) Substrate for an electric component and method for the production thereof
JP4413278B2 (ja) 電子部品のフリップチップアセンブリーに適した接触のためのろう接可能な膜を作る方法
KR20040052240A (ko) 전자 발광 디바이스
JP2005109101A (ja) 電磁シールド型可撓性回路基板
JP2002026489A (ja) バンプ付き配線回路基板及びその製造方法
JP2006013496A (ja) バンプが形成された配線フィルム、これを用いたフィルムパッケージ及びその製造方法
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JPH07335992A (ja) 配線基板と配線基板の製造方法
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
JP2005217249A (ja) ランドを備える基板およびその製造方法
KR100740436B1 (ko) 전해 도금 방식을 이용한 세라믹 소자의 전극 형성 방법
TWI291239B (en) Manufacturing method for chip package structure
JP2010010313A (ja) 部品内蔵基板の製造方法
JP3627635B2 (ja) プリント配線板およびそれを使用した電子部品ケース
JPS63283051A (ja) 混成集積回路装置用基板
JP2005045319A (ja) 小型電子部品の製造方法およびそれによって製造された小型電子部品
US6700184B1 (en) Lead frame and semiconductor device having the same
JPH02232947A (ja) 半導体集積回路装置およびその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110318

R150 Certificate of patent or registration of utility model

Ref document number: 4709463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term