JP2016507902A - セラミック基板に設けられたマルチレベル金属被覆部 - Google Patents

セラミック基板に設けられたマルチレベル金属被覆部 Download PDF

Info

Publication number
JP2016507902A
JP2016507902A JP2015556472A JP2015556472A JP2016507902A JP 2016507902 A JP2016507902 A JP 2016507902A JP 2015556472 A JP2015556472 A JP 2015556472A JP 2015556472 A JP2015556472 A JP 2015556472A JP 2016507902 A JP2016507902 A JP 2016507902A
Authority
JP
Japan
Prior art keywords
power region
ceramic substrate
high power
metal coating
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015556472A
Other languages
English (en)
Inventor
アードラー ズィーグアト
アードラー ズィーグアト
ディルシュ ローランド
ディルシュ ローランド
ティム アルフレート
ティム アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ceramtec GmbH
Original Assignee
Ceramtec GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ceramtec GmbH filed Critical Ceramtec GmbH
Publication of JP2016507902A publication Critical patent/JP2016507902A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22FCHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for individual devices of subclass H10D
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Geometry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本発明は、AlNまたはAl23から成るセラミック基板(4)に、銅から成るマルチレベル金属被覆部を製造する方法に関する。この場合、1つの同じセラミック基板(4)に、電流容量が大きい金属被覆部を有する大電力領域(1)と、電流容量が小さい金属被覆部を有する小電力領域(2)とが形成される。本発明によれば、大電力領域において金属被覆部を複数回にわたり印刷することが提案される。

Description

本発明は、AlNまたはAl23から成るセラミック基板に、銅から成るマルチレベル金属被覆部を製造する方法に関する。この場合、1つの同一セラミック基板に、電流容量が大きい金属被覆部を有する大電力領域と、電流容量が小さい金属被覆部を有する小電力領域とを形成する。
電力用エレクトロニクスの用途において、所要電流容量を確保する目的で、厚い銅層(一般に200〜300μm)により金属被覆されたセラミック基板(ボードとも称する)が必要とされる。この厚い銅層の上に、電力用半導体がはんだ付けされる。このような厚い銅層の上であると、比較的大雑把な導体路幅と間隔しか実現できない。
電力用半導体を制御するためには、電子回路が必要とされる。その際に利用されるデバイス(マイクロコントローラ、バスカプラ等)およびそれらの金属被覆支持基板の電気導体路とピッチ間隔は、電力用デバイスのための支持基板よりも微細で狭い。したがって、それらは別個の金属被覆支持基板に取り付けられる。両方の支持基板は、ワイヤを介して互いに電気的に接続される。そのような接続は、老化して故障に至る傾向にあり、それによって電力モジュール全体が故障してしまうことになる。
一般に金属被覆部とは、セラミック基板に設けられた電気導体路と平坦な金属被覆部のことを指し、この場合、電気導体路は電流を流すために用いられ、平坦な金属被覆部は、たとえば電力用半導体および端子部材のはんだ付けに用いられる。また、セラミック基板に設けられたマルチレベル金属被覆部とは、厚さが異なる複数の金属被覆部のことであると理解されたい。さらに金属被覆部の厚さとは、セラミック基板表面に対し垂直な方向での金属被覆部の寸法を意味する。この厚さのことを、「高さ」または「太さ」と表すこともできる。
これまでほとんど用いられていなかった別の方法として挙げられるのは、導体路の薄い銅層の上に、光化学的にまたはスクリーン印刷技術でパターニングされた電気的に絶縁性の層を被着し、被着が行われないまま残された領域に再度、銅を電気化学的に被着することである。これまで、このような多段の基板を製造する場合には、煩雑なガルバニック処理と、ガルバニックレジストおよびフォトオプティカルな現像そして最後にレジスト剥離という複数回にわたるパターニング処理とが必要とされていた。
本発明の課題は、請求項1の上位概念に記載の方法において、簡単な手段を利用して、大電力領域のための金属被覆部と小電力領域のための金属被覆部とを、部分的に互いに電気的に接続して、1つの同一のセラミック基板(セラミックプレート)に共に印刷できるようにし、その際、厚い導体路構造を含む大電力領域が、特に良好な熱伝導性を有するようにし、熱を良好に拡散できるようにすることである。
本発明によればこの課題は、請求項1記載の特徴により解決される。
以下のステップ、すなわち、
a)ガラスを含有する銅ベースペーストから成る、大電力領域と小電力領域のための共通のベース金属被覆部を、スクリーン印刷またはタンポ印刷によって20〜50μmの厚さで印刷するステップと、
b)ガラス成分のない銅補強ペーストを、銅の厚さ全体が300〜500μmになるまでスクリーン印刷またはステンシル印刷によって複数回または多数回、前記ベース金属被覆部に印刷することによって、前記大電力領域において前記ベース金属被覆部を補強するステップと、
c)金属被覆されたセラミック基板を、大電力領域および小電力領域と共に窒素中において850〜950℃で焼成するステップと、
d)粗さRz<5μmの平坦な表面を形成するために、大電力領域を機械的に平坦化するステップと、
を順次実施することによって、簡単な手段を利用して、大電力領域のための金属被覆部と小電力領域のための金属被覆部とを、部分的に互いに電気的に接続して、1つの同一のセラミック基板(セラミックプレート)に共に印刷できるようにし、その際、厚い導体路構造を含む大電力領域が、特に良好な熱伝導性を有するようにし、熱を良好に拡散できるようにすることできる。
窒化アルミニウムまたは酸化アルミニウムから成るセラミック基板の一部分を示す図
はんだ付けをいっそう簡単に行うために、平坦化後、大電力領域および/または小電力領域に、Ni,NiP+Pd+Au,AgまたはNi+Auなどのような金属コーティングを、無電解で設けることができる。
セラミック基板をあとで個別の部分基板に分離するための準備として、印刷の前または後にセラミック基板をレーザスクライブにより加工処理することができる。
大電力領域の金属被覆部に、粗さRz<5μmの平坦な表面をもたせるようにする目的で、つまりはデバイスと金属被覆部との接触面ができるかぎり広くなるようにする目的で、平坦化の際に100〜150μmの研削を行うのが有利である。平坦化は、有利には研磨によって行われる。
セラミック基板上でのガラス状の銅ベースペーストの付着力を向上させるため、ガラス状の銅ベースペーストにおけるガラスの割合を4〜8%とするのが有利であり、特に有利であるのは6%とすることである。
はんだ付けに際して、デバイスと金属被覆部との接触面をできるかぎり大きくするために有利であるのは、平坦化後、大電力領域の金属被覆部の厚さを180〜220μmとすることである。
請求項1から6のいずれか1項記載の方法により製造される本発明によるセラミック基板は、AlNまたはAl23から成り、さらに銅から成るマルチレベル金属被覆部が設けられている。この金属被覆部は、電流容量が大きい金属被覆部を有する大電力領域と、電流容量が小さい金属被覆部を有する小電力領域とを備えている。このように構成された本発明によるセラミック基板は、金属被覆部の厚さが、大電力領域では180〜220μmであり、小電力領域では20〜50μmであり、金属被覆部の付着力は60N/qmmを超えた付近にあることを特徴としている。
大電力領域の金属被覆部のエッジ急峻度は、銅の厚さ全体が200μmであれば、120μm付近にある。
本発明による方法は、複数回にわたり被着される銅ペーストの金属被覆部に関するものである。ここで説明する技術的教示によれば、大電力領域を小電力領域と共に、AlNまたはAl23から成る1つの共通のセラミック支持体もしくはセラミック基板に、並置して被着することができる。
この目的で最初に、ガラスを含有する銅ベースペーストから成る1つの共通のベース金属被覆部(大電力領域と小電力領域)を、スクリーン印刷または類似の技術たとえばタンポ印刷などによって、セラミック基板に被着する。銅ベースペーストにおけるガラス成分は、セラミック上での付着のために必要とされる。このベース金属被覆部の厚さは、本発明によれば20〜50μm付近にある。
次に、やはり回路の大電力領域1(図1の左側の矩形を参照)を複数回または多数回、スクリーン印刷またはステンシル印刷によって、さらに選択的に銅補強ペーストを用いて拡充もしくは強化し、これは有利には厚さが全体で300〜500μmになるまで行われる。この銅補強ペーストは、ガラスを含有する銅ベースペーストの上に被着もしくは印刷されることから、ガラス成分を含有していない。銅ベースペーストがガラスを含有しているとしたならば、そのようなペーストははんだ補強には適していない。なぜならば、はんだの熱伝導性は銅よりも悪いからである。回路の大電力領域は、必要であれば、銅補強ペーストによって何度も重ね刷りされ、このような重ね刷りは必要とされる厚さに達するまで行われる。
次に、金属被覆されたセラミック基板を、大電力領域および小電力領域と共に、N2中において850〜950℃で焼成する。これに続いて、セラミック基板もしくは大電力領域を機械的に平坦化し、必要に応じて、Ni,NiP+Pd+Au,AgまたはNi+Auなどのような金属コーティングを無電解で設けることができる。セラミック基板の印刷の前または後にレーザスクラッチを行うことにより、多面取り基板を分離することができる。一般にできるかぎり薄いはんだ層によって取り付けられるデバイスのために、粗さRz<5μmの平坦な表面を形成する目的で、厚い導体路構造を備えた大電力領域を、たとえば研磨プロセスによって平坦化する必要がある。これによって、デバイスと金属被覆部との接触面積が最大化される。平坦化されて薄くされた金属被覆部の熱伝導性は、平坦化されずそれよりも厚い金属被覆部よりも良好であることが判明した。平坦化に際して、熱伝導性を劣化させることなく、100μm〜150μmの研削を行うことが十分に可能である。
大電力領域と小電力領域を有する金属被覆されたセラミック基板のことを、マルチレベル基板とも称する。当然ながら、この種のマルチレベル基板の下側もパターニングして金属被覆することができ、それによって基板の下側にはんだ付けまたは接着により冷却器を取り付けることができる。
最初に、レーザが放射された厚さ0.63mmのAlNから成るセラミック基板に対し、大電力領域と小電力領域とから構成された電気的なレイアウト全体が、ガラス成分を6%含有する銅ベースペーストによって、高さ50μmで印刷される。セラミック基板にレーザを放射することによって、レーザが放射された目標破断線に沿って折ることにより、後で基板を個別化できるようになる。次に、あとで電力部品がはんだ付けされることになる大電力領域もしくは大電力領域の金属被覆部だけを、ガラス成分のない銅補強ペーストを用いて、さらに多数回にわたりスクリーン印刷プロセスまたはステンシル印刷プロセスを行うことによって、金属被覆部の厚さを350μmにする。その後、金属被覆されたコンポーネントが910℃で8分間、N2中において焼成される。
この実施例では、金属被覆され焼成されたセラミック基板の大電力領域だけが、310μmの高さで金属被覆されている。小電力領域の金属被覆部の高さは40μmである。次に、大電力領域に精度の高い水平面を形成する目的で、大電力領域もしくはその銅が研磨プロセスにより機械的に平坦化される。平坦化後、大電力領域において銅の厚さ全体は200μmとなる。
付着力は、60N/qmmを超えた付近にある。大電力領域のエッジ急峻性は、銅の厚さ全体が200μmであれば、120μm付近にある。
様々な厚さのステンシルまたは印刷スクリーンを用いて印刷プロセスを調整することによって、大電力領域の層厚を所期のように厚くすることができ、もしくは、比較的小さい電流容量しか必要とされないケースでは、印刷プロセスの短縮またはステンシルの高さの低減によって、その間の層厚を実現することができる。
図1には、窒化アルミニウムまたは酸化アルミニウムから成るセラミック基板4の一部分が示されており、この基板には、大電力領域1と小電力領域2を含む金属被覆部が設けられている。図示されている金属被覆部はセラミック基板上で、大電力領域1において何度も同じように被着され、目標破断箇所3に沿って折ることにより個別に分離することができる。
セラミック基板上には、大電力領域1と小電力領域2が並置されて設けられている。ここで大電力領域1とは、その用途ゆえに大きい電流容量と高い熱伝導性を有する領域のことを意味する。大電力領域1には、動作中、著しく熱くなるデバイスおよび/または高い投入電力を有するデバイスたとえばLEDまたは制御トランジスタなどが取り付けられる。このようなデバイスの大きい電力と放出熱を流さなければならず、もしくは排出しなければならない。
小電力領域2とは、熱放出を僅かなものとすることができる金属被覆部もしくは導体路のことである。これはたとえば、多くはロジック回路と呼ばれる回路における本来の導体路である。
本発明の1つの重要な特徴は、Rzが小さく(有利には5μm程度)波立った状態のない高い精度で水平な面を形成するために、大電力領域1が研磨プロセスにより平坦化されることにある。このようにするだけで、薄いはんだ層(有利には10μm程度)によっても電力用デバイスの熱を十分に放出させることができる。

Claims (8)

  1. AlNまたはAl23から成るセラミック基板(4)に、銅から成るマルチレベル金属被覆部を製造する方法であって、1つの同じセラミック基板(4)に、電流容量が大きい金属被覆部を有する大電力領域(1)と、電流容量が小さい金属被覆部を有する小電力領域(2)とを形成する、
    マルチレベル金属被覆部を製造する方法において、
    以下のステップを以下の順序で実施する、すなわち、
    e)ガラスを含有する銅ベースペーストから成る、前記大電力領域(1)と前記小電力領域(2)のための共通のベース金属被覆部を、スクリーン印刷またはタンポ印刷によって20〜50μmの厚さで印刷するステップと、
    f)ガラス成分のない銅補強ペーストを、銅の厚さ全体が300〜500μmになるまでスクリーン印刷またはステンシル印刷によって複数回または多数回、前記ベース金属被覆部に印刷することにより、前記大電力領域(1)において前記ベース金属被覆部を補強するステップと、
    g)金属被覆された前記セラミック基板(4)を、前記大電力領域(1)および前記小電力領域(2)と共に窒素中において850〜950℃で焼成するステップと、
    h)前記大電力領域(1)を機械的に平坦化して、粗さRz<5μmの平坦な表面を形成するステップと、
    を実施することを特徴とする、
    マルチレベル金属被覆部を製造する方法。
  2. 前記平坦化の後、前記大電力領域(1)および/または前記小電力領域(2)に、Ni,NiP+Pd+Au,AgまたはNi+Auなどの金属コーティングを無電解で設ける、
    請求項1記載の方法。
  3. 前記セラミック基板(4)をあとで個別の部分基板に分離するための準備として、印刷の前または後に前記セラミック基板(4)をレーザスクライブ(3)により加工処理する、
    請求項1または2記載の方法。
  4. 前記平坦化において100〜150μmの研削を行う、
    請求項1から3のいずれか1項記載の方法。
  5. ガラスを含有する前記銅ベースペーストにおけるガラスの割合は4〜8%であり、有利には6%である、
    請求項1から4のいずれか1項記載の方法。
  6. 前記平坦化の後、前記大電力領域(1)の金属被覆部の厚さは180〜220μmである、
    請求項1から5のいずれか1項記載の方法。
  7. 請求項1から6のいずれか1項記載の方法により製造される、AlNまたはAl23から成るセラミック基板(4)であって、
    銅から成るマルチレベル金属被覆部が設けられており、該マルチレベル金属被覆部は、電流容量が大きい金属被覆部を有する大電力領域(1)と、電流容量が小さい金属被覆部を有する小電力領域(2)とを備えている、
    セラミック基板(4)において、
    前記金属被覆部の厚さは、前記大電力領域(1)では180〜220μmであり、前記小電力領域(2)では20〜50μmであり、前記金属被覆部の付着力は、60N/qmmを超えた付近にあることを特徴とする、
    セラミック基板。
  8. 前記大電力領域(1)の金属被覆部のエッジ勾配は、銅の厚さ全体が200μmであれば、120μm付近にある、
    請求項7記載のセラミック基板。
JP2015556472A 2013-02-07 2014-02-05 セラミック基板に設けられたマルチレベル金属被覆部 Pending JP2016507902A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013202008 2013-02-07
DE102013202008.2 2013-02-07
PCT/EP2014/052177 WO2014122137A1 (de) 2013-02-07 2014-02-05 Mehrebenenmetallisierung auf einem keramiksubstrat

Publications (1)

Publication Number Publication Date
JP2016507902A true JP2016507902A (ja) 2016-03-10

Family

ID=50280346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015556472A Pending JP2016507902A (ja) 2013-02-07 2014-02-05 セラミック基板に設けられたマルチレベル金属被覆部

Country Status (9)

Country Link
US (2) US20150366075A1 (ja)
EP (1) EP2954554B1 (ja)
JP (1) JP2016507902A (ja)
CN (1) CN105074913B (ja)
DE (1) DE102014202007A1 (ja)
ES (1) ES2630371T3 (ja)
PH (1) PH12015501631B1 (ja)
TW (1) TWI636716B (ja)
WO (1) WO2014122137A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108735707B (zh) * 2018-04-18 2020-11-06 华为技术有限公司 一种陶瓷基板、陶瓷基板的制备方法及功率模块
DE102018127075B4 (de) * 2018-10-30 2021-12-30 Auto-Kabel Management Gmbh Hochstromschaltung
CN119874409B (zh) * 2025-02-10 2025-11-21 先导薄膜材料(江苏)有限公司 一种丝网印刷金属化膏体的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167094A (ja) * 1983-03-12 1984-09-20 松下電工株式会社 回路基板の製法
JPS62278702A (ja) * 1986-05-28 1987-12-03 富士通株式会社 導電性ペ−スト
JPH08298359A (ja) * 1995-04-26 1996-11-12 Kyocera Corp 銅厚膜回路基板
JP2001353716A (ja) * 2000-06-13 2001-12-25 Murata Mfg Co Ltd セラミック集合基板へのブレーク溝形成方法
JP2004172182A (ja) * 2002-11-18 2004-06-17 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP2007180399A (ja) * 2005-12-28 2007-07-12 Dowa Holdings Co Ltd 金属−セラミックス回路基板およびその製造方法
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
WO2008081758A1 (ja) * 2006-12-28 2008-07-10 Tokuyama Corporation 窒化アルミニウムメタライズド基板の製造方法
JP2010050164A (ja) * 2008-08-19 2010-03-04 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2011216533A (ja) * 2010-03-31 2011-10-27 Dowa Metaltech Kk 金属セラミックス接合回路基板とその製造方法
JP2012142318A (ja) * 2010-12-28 2012-07-26 Mitsuboshi Belting Ltd パターン基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3074143A (en) * 1960-02-01 1963-01-22 Baynard R Smith Method of making metalized ceramic bodies
US3504223A (en) * 1967-09-07 1970-03-31 Litton Precision Prod Inc High power wide band cross field amplifier with ceramic supported helix
US3809797A (en) * 1971-11-16 1974-05-07 Du Pont Seal ring compositions and electronic packages made therewith
US5156903A (en) * 1989-12-21 1992-10-20 Sumitomo Metal Ceramics Inc. Multilayer ceramic substrate and manufacture thereof
US5126206A (en) * 1990-03-20 1992-06-30 Diamonex, Incorporated Diamond-on-a-substrate for electronic applications
US5202153A (en) * 1991-08-23 1993-04-13 E. I. Du Pont De Nemours And Company Method for making thick film/solder joints
JPH0897553A (ja) * 1994-09-21 1996-04-12 Toyo Commun Equip Co Ltd 導電パターンの構造
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
JP3315649B2 (ja) 1998-08-11 2002-08-19 富士通株式会社 電子機器
US7239219B2 (en) * 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
CN101238598B (zh) * 2005-06-15 2012-07-11 京瓷株式会社 层叠型压电元件及使用其的喷射装置
KR101391924B1 (ko) * 2007-01-05 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지
TWI396492B (zh) * 2007-09-25 2013-05-11 Ngk Spark Plug Co 配線基板之製造方法
DE102009000491B4 (de) * 2009-01-29 2017-02-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Metallisierte, hermetische Durchkontaktierungen und Verfahren zu ihrer Herstellung
CN102850091B (zh) * 2011-06-28 2014-04-30 比亚迪股份有限公司 一种陶瓷表面选择性金属化方法和一种陶瓷

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167094A (ja) * 1983-03-12 1984-09-20 松下電工株式会社 回路基板の製法
JPS62278702A (ja) * 1986-05-28 1987-12-03 富士通株式会社 導電性ペ−スト
JPH08298359A (ja) * 1995-04-26 1996-11-12 Kyocera Corp 銅厚膜回路基板
JP2001353716A (ja) * 2000-06-13 2001-12-25 Murata Mfg Co Ltd セラミック集合基板へのブレーク溝形成方法
JP2004172182A (ja) * 2002-11-18 2004-06-17 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP2007180399A (ja) * 2005-12-28 2007-07-12 Dowa Holdings Co Ltd 金属−セラミックス回路基板およびその製造方法
JP2007201346A (ja) * 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
WO2008081758A1 (ja) * 2006-12-28 2008-07-10 Tokuyama Corporation 窒化アルミニウムメタライズド基板の製造方法
JP2010050164A (ja) * 2008-08-19 2010-03-04 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2011216533A (ja) * 2010-03-31 2011-10-27 Dowa Metaltech Kk 金属セラミックス接合回路基板とその製造方法
JP2012142318A (ja) * 2010-12-28 2012-07-26 Mitsuboshi Belting Ltd パターン基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022162875A1 (ja) * 2021-01-29 2022-08-04 サンケン電気株式会社 半導体パワーモジュール

Also Published As

Publication number Publication date
US20170290169A1 (en) 2017-10-05
PH12015501631A1 (en) 2015-10-19
ES2630371T3 (es) 2017-08-21
EP2954554B1 (de) 2017-04-12
US20150366075A1 (en) 2015-12-17
CN105074913A (zh) 2015-11-18
US10568214B2 (en) 2020-02-18
EP2954554A1 (de) 2015-12-16
PH12015501631B1 (en) 2018-09-28
DE102014202007A1 (de) 2014-08-07
WO2014122137A1 (de) 2014-08-14
TWI636716B (zh) 2018-09-21
TW201442582A (zh) 2014-11-01
CN105074913B (zh) 2018-05-22

Similar Documents

Publication Publication Date Title
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
RU2014148797A (ru) Печатная плата, в частности, для сильноточного электронного модуля, содержащего электропроводящую подложку
JP4819150B2 (ja) セラミック基板の電極パターン形成方法
US20140190732A1 (en) Carrier Device, Electrical Device Having a Carrier Device and Method for Producing Same
WO2016016140A1 (de) Schaltungsträger, elektronische baugruppe, verfahren zum herstellen eines schaltungsträgers
US10568214B2 (en) Method for producing multi-level metalization on a ceramic substrate
US12108540B2 (en) Ceramic substrate manufacturing method
US9232645B2 (en) High speed differential wiring in glass ceramic MCMS
KR101097670B1 (ko) 인쇄회로기판 및 이의 제조방법
JP4564820B2 (ja) 多数個取り配線基板およびその製造方法
US20120160549A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
JP7478569B2 (ja) 配線基板、電子装置及び電子モジュール
JP5145036B2 (ja) セラミック導体路板の形成方法
JPH0575255A (ja) 混成基板とこれを搭載する回路モジユールおよびその製造方法
US20080105972A1 (en) Method for making a circuit plate
JP2007173586A (ja) 複数個取り配線基板の検査方法および複数個取り配線基板
KR101116134B1 (ko) 엘이디 패키지용 기판 및 그의 제조 방법
JP2005191141A (ja) 多数個取り配線基板
JP2010183117A (ja) 多数個取り配線基板およびその製造方法
JP2011249593A (ja) 多数個取り配線基板
JP4738220B2 (ja) 複数個取り配線基板
JP2001155901A (ja) 金属皮膜チップ抵抗器およびその製造方法
JPH0763109B2 (ja) セラミック回路基板の製造方法
CN103426993A (zh) 电子模块、照明装置和制造该电子模块的方法
KR20200096285A (ko) 전력 부품과 회로 캐리어의 금속 층 간의 열 전도성 연결부 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190701